MẠCH ĐỊNH THỜI DÙNG ĐỂ HẸN GIỜ TẮT

SƠ ĐỒ MẠCH:

Cấu tạo bên trong gồm có: Hai Op-amp, một fliplop, cổng đảo, transistor, điện trở mắc theo sơ đồ khối ở trên. Bảng sự thật của fliplop: R 0 0 1 1 S 0 1 0 1 Q Q0 1 0 Cấm(Không sử dụng) NOT Q = Q\ Q0\ 0 1

Phân tích sự hoạt động: v Sau khi nhấn công tắc nguồn: - Đối với U1 : V+ < V- ( vì V- = 2/3 VCC, còn V+ ≈ 0 V ( điện trở R lớn quá trình nạp tụ chưa đầy) ). => nên ngõ ra R = 0 - Đối với U2: V+ < V- ( V+ = 1/3 VCC, còn V- = VCC) => nên ngõ ra S = 0 Theo bảng trên R=0,S=0 thì Q = Q0 =0, hay Q0 = Q0\ =1 nên ngõ ra ( chân 3 của IC 555 ) = 0. Do đó transistor không dẫn, rơle không đóng. v Sau khi nhấn nút Start thì: - Đối với U1: vẫn như cũ ( R=0 ) - Đối với U2: V+ > V- (vì V+ = 1/3 VCC, V- = 0 V ), nên S = 1 R=0, S=1 ta có: Q\ = 0 nên ngõ ra ở chân số 3 là mức cao, lúc này transistor dẫn, rơle

đóng. v Song song theo đó thì tụ C1 nạp qua R, hiệu điện thế hai đầu tụ tăng lên. Va quá trình tiếp diễn cho đến khi tụ được nạp đến giá trị mà V+ (U1) > V- (U1), lúc đó chân R=1, và S=0, cho nên Q\ = 1 và ngõ ra là mức 0 Lúc này transistor ngưng dẫn, role trở về vị trí hở mạch. Vì Q\ ở mức cao nên kíck dẫn transistor Q làm cho áp chân 7,6 gần bằng 0. Vì áp chân 7 bằng 0 nên tụ C1 xả nhanh chóng. Lúc này áp chân 6 ≈ 0, và áp chân 2 ≈ VCC nên quay về trạng thái ban đầu đó là R=0,S=0, và ngõ ra lúc này là mức 0 trạng thái này ổn định nếu không có sự tác động từ bên ngoài.

Sign up to vote on this title
UsefulNot useful