Un ciclo de fase cerrada o bucle de bloqueo de fase (PLL) es un sistema de control que genera una salida de seal cuya

fase est relacionada con la fase de una seal de entrada. Si bien hay varios tipos diferentes, es fcil de visualizar inicialmente como un circuito electrnico que consiste en una frecuencia variable del oscilador y un detector de fase . El oscilador genera una seal peridica. El detector de fase compara la fase de la seal con la fase de la seal peridica de entrada y ajusta el oscilador para mantener las fases emparejados. Llevar la seal de salida de nuevo hacia la seal de entrada para la comparacin se llama un bucle de retroalimentacin desde la salida se 'realimenta' hacia la entrada de la formacin de un bucle. Mantener la fase de entrada y salida en el paso de bloqueo tambin implica mantener la entrada y frecuencias de salida de la misma. Por consiguiente, adems de las seales de sincronizacin, un ciclo de fase cerrada puede rastrear una frecuencia de entrada, o puede generar una frecuencia que es un mltiplo de la frecuencia de entrada. Estas propiedades se utilizan para la sincronizacin de reloj de ordenador, demodulacin , y sntesis de frecuencia , respectivamente.