Professional Documents
Culture Documents
BÀI 1.
KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP
I. MỤC ĐÍCH VÀ YÊU CẦU
Khảo sát các cổng logic cơ bản dùng các vi mạch tích hợp TTL và CMOS, khảo sát hoạt động
của các FLIP-FLOP, thực hiện một số mạch điều khiển đơn giản: mạch điều khiển bus dữ liệu,
mạch chia tần số sử dụng JKFF, DFF…
Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình
Kỹ Thuật Số về đại số Boole, các cổng logic và Flip-Flop.
x y
x y
0 0
1 1
x y
x y
0 1
1 0
x1
x1 x2 y y
0 0 0
0 1 0 x2
1 0 0
1 1 1
x1
x1 y
y
x2 x2
Cổng OR thực hiện phép toán cộng logic 2 tín hiệu vào, với phương trình toán học như sau:
y = x1 + x2
x1
y
x1 x2 y
x2 0 0 1
0 1 1
1 0 1
x1
y 1 1 0
x2
x1 x2 y
x1 0 0 0
y 0 1 1
1 0 1
x2 1 1 0
x1 x2 y
x1 0 0 1
y 0 1 0
1 0 0
x2 1 1 1
a. Họ TTL (Transistor-Transistor-Logic)
Trên hình vẽ là cấu tạo của cổng NAND 2 ngõ vào họ TTL:
Vcc
R4 R5
R1
Q4
Q1
x1 Q2 D1 y
x2
Q3
R2
R3
Khi ngõ ra có mức logic 1 (mức cao – HIGH): Q4 dẫn bão hòa và Q3 tắt, cổng cấp dòng ra, dòng
ngõ ra lúc này gọi là dòng ngõ ra mức cao IOH, điện áp của ngõ ra y lúc này có giá trị VOH gọi là
điện áp ngõ ra mức cao.
Khi ngõ ra có mức logic 0 (mức thấp – LOW): Q3 dẫn bão hòa và Q4 tắt, cổng hút dòng vào,
dòng ngõ ra lúc này gọi là dòng ngõ ra mức thấp IOL, điện áp của ngõ ra y lúc này có giá trị VOL gọi
là điện áp ngõ ra mức thấp.
Bài 1 – Digital Logic Fundamentals Trang 4
Nguồn cung cấp của các vi mạch họ TTL là nguồn +5V DC. Họ TTL thuộc họ logic dương. Một
cách lý tưởng mức logic 1 sẽ tương ứng với giá trị điện áp 5V, và mức logic 0 tương ứng giá trị
điện áp 0V. Thực tế giá trị điện áp các mức ‘1’ và ‘0’ thay đổi trong một dải điện áp cho phép, có
thể được biểu diễn trên hình vẽ sau:
5V
VNH
Logic 1
Logic 1
VOH (min)
Điện áp ( 2.4 V) VIH (min)
Dải
( 2.0 V) Dải không xác định
không cho phép
( 0.8 V)
( 0.4 V) VIL (max)
VOL (max) Logic 0
Logic 0
0V VNL
Dải điện áp ra Dải điện áp vào
Từ hình vẽ này ta thấy: mức điện áp logic 0 cho phép ở ngõ vào thay đổi từ 0(V) đến 0.8 (V),
mức điện áp logic 1 ở ngõ vào thay đổi từ 2.0(V) đến 5(V).
Các giá trị điện áp lề nhiễu:
• VNH = 0.4 (V): điện áp lề nhiễu mức cao (high-state noise margin).
• VNL = 0.4 (V): điện áp lề nhiễu mức thấp (low-state noise margin).
Về cấu tạo ngõ ra có 3 loại ngõ ra khác nhau là: ngõ ra cột chạm (totem-pole), ngõ ra cực thu hở
(open-collector) và ngõ ba trạng thái (three-state).
Đối với ngõ ra cột chạm tuyệt đối không được nối chung ngõ ra của các cổng lại với nhau có thể
gây nên hiện tượng quá dòng và làm hỏng cổng.
Đối với ngõ ra cực thu để hở khi sử dụng cần mắc thêm một điện trở từ ngõ ra của cổng kéo lên
nguồn để đảm bảo mức 1, giá trị điện trở khoảng từ vài trăm Ohm đến vài kΩ. Ngõ ra cực thu để hở
có thể nối chung các ngõ ra lại với nhau và khi nối chung như vậy có thể tạo ra các cổng logic mới.
Đối với các cổng ngõ ra 3 trạng thái có thể được ứng dụng để chế tạo các bus đệm dữ liệu 2
chiều, được ứng dụng rất nhiều trong các hệ vi xử lý và vi điều khiển.
Họ TTL các ngõ vào để trống tương đương mức logic 1. Các ngõ ra không dùng đến của vi mạch
TTL có thể nối đất hoặc nối lên nguồn thông qua điện trở có giá trị khoảng vài kΩ.
Họ vi mạch TTL được ký hiệu: 74xxx, 54xxx.
Khả năng chống nhiễu của CMOS rất tốt. Giá trị điện áp lề nhiễu tỉ lệ thuận với điện áp nguồn
cung cấp VDD, thường khoảng 30%VDD. Các giá trị điện áp ngõ vào và ngõ ra của một vi mạch
CMOS tiêu biểu (họ 40xx) như sau:
• VOL (max) = 0 (V)
• VOH (min) = VDD
• VIL (max) = 30%VDD
• VIH (min) = 70%VDD
Với điện áp cấp VDD = +5V, CMOS vẫn làm việc bình thường với sự mất ổn định của điện áp
cung cấp hay điện áp nhiễu đến 1V.
Cấu tạo ngõ ra của vi mạch CMOS cũng gồm 3 dạng tương tự họ TTL: ngõ ra cột chạm (totem-
pole), ngõ ra cực thu để hở (open-collector) và ngõ ra 3 trạng thái (three-state). Các lưu ý khi sử
dụng 3 loại ngõ ra này hoàn toàn giống như đối với họ TTL.
Vo Vo
5V
3V
TTL phân cực VCC = +5V CMOS phân cực VDD = +5V
Từ đặc tính này cho thấy mức điện áp ngưỡng của họ TTL khoảng 1.5 ÷ 1.6 (V), trong khi mức
điện áp ngưỡng của họ CMOS cao hơn xấp xỉ bằng VDD/2. Chứng tỏ rằng đặc tính chuyển của
CMOS tốt hơn so với TTL, cũng như khả năng chống nhiễu của CMOS cũng tốt hơn.
• Những ngõ vào không dùng đến nên được nối lên nguồn VDD hay nối đất thông qua điện
trở 1MΩ. Tuyệt đối không được để hở bất kỳ một ngõ vào nào của vi mạch CMOS.
• Đối với các ngõ vào nhận tín hiệu từ ngõ ra của các vi mạch khác nên mắc thêm 1 điện
trở 1MΩ từ ngõ vào xuống đất để đảm bảo MOSFET không bị tự kích dẫn khi ngõ ra
nguồn tín hiệu hở mạch và tạo đường xả nhanh cho các điện tích trong vùng cổng G.
• Ổn áp và lọc thật sạch nguồn điện áp VDD cung cấp cho IC.
3. Flip-Flop
FLIP-FLOP (FF) là mạch dao động đa hài hai trạng thái bền, được xây dựng trên cơ sở các cổng
logic và hoạt động theo một bảng trạng thái cho trước.
Xét về tín hiệu điều khiển có thể chia các thành 2 loại là: FF không đồng bộ (không có tín hiệu
điều khiển đồng bộ Ck) và FF đồng bộ (có tín hiệu Ck). Thực tế các FF được sử dụng thường là FF
đồng bộ.
Tín hiệu đồng bộ Ck có thể kích khởi theo mức hay theo sườn của tín hiệu. Nếu kích khởi theo
sườn tín hiệu ta có: FF được kích khởi theo sườn lên của tín hiệu Ck và FF được kích khởi theo
sườn xuống của tín hiệu Ck (gọi tắt là sườn lên và sườn xuống, hoặc sườn trước và sườn sau).
Xét về chức năng có thể phân chia các FF thành 4 loại sau đây:
S Q
Qn + 1 = Sn + RnQn
SR = 0 Ck
R Q
T Q Tn Qn+1
0 Qn
Ck 1 Qn
Q
Ck Dn Qn+1
0 0
Q
1 1
d. JKFF
J Q
J K Qn+1 Hoạt động
Ck 0 0 Qn Giữ nguyên trạng thái
0 1 0 Xóa ngõ ra
K Q 1 0 1 Thiết lập ngõ ra
1 1 Qn Đảo trạng thái
• Dùng VOM đo giá trị điện áp ra của nguồn xung clock là: V1 = ...............
• Dùng VOM đo giá trị điện áp tại chân số 3 của IC NE555, giá trị đo được V2 = ..............,
so sánh giá trị V2 và V1 có kết luận gì ? IC NE555 thực hiện vai trò là mạch dao động gì?
• Quan sát hình dạng của xung clock bằng cách sử dụng kênh 1 (kênh X) của dao động ký.
Từ dạng sóng quan sát được trên dao động ký hãy xác định chu kỳ và tần số dao động
của xung clock:
Thời gian có xung: TON = ..........................
Thời gian không có xung: TOFF = ..........................
Chu kỳ dao động: T = TON + TOFF = .........................
Tần số dao động: f = 1/T = ........................
• Sử dụng thêm kênh 2 (kênh Y) của dao động ký quan sát dạng sóng tại chân số 6 của IC
NE555 để hiểu rõ về quá trình nạp xả của tụ điện C. Hãy giải thích vì sao điện áp nạp của
tụ không tăng tuyến tính? Nếu muốn tạo ra điện áp nạp tuyến tính (điện áp có dạng tam
giác) phải cải tiến mạch dao động này như thế nào?
• Hãy tính giá trị điện áp trung bình của nguồn xung clock theo công thức:
1T T
VTB = ∫ v(t )dt = ON VCC = ..............................................................................(V)
T0 T
• So sánh giá trị điện áp trung bình VTB với giá trị điện áp đo được khi sử dụng VOM ? Hãy
giải thích kết quả ?
• Kiểm tra mức logic ‘0’ và ‘1’ của các ngõ vào input A, B bằng cách sử dụng VOM và
hoàn thành bảng sau:
Mức Điện áp đo được bằng VOM
Logic Input A Input B
Logic 0
Logic 1
Sử dụng các dây nối, các connector lần lượt cấp tín hiệu logic ‘0’ và ‘1’ cho các đầu vào A và B
của các cổng logic AND. Dùng các công tắc thay đổi mức logic ở các ngõ vào A, B. Quan sát trạng
thái đèn LED tại ngõ ra của cổng AND và dùng VOM đo điện áp ngõ ra tương ứng cho mỗi trường
hợp để kiểm tra lại bảng chân trị (bảng trạng thái) của cổng AND. Ứng với mỗi trường hợp của tổ
hợp 2 biến A, B ghi kết quả đo được vào bảng sau:
Tiến hành tương tự cho các cổng logic khác: NAND, OR, NAND, NOR, XOR, XNOR và hoàn
thành các bảng chân trị tương ứng sau đây:
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 9
• Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào : A = ...........
• Cổng AND và NAND không cho tín hiệu đi qua khi ngõ vào: A = ...........
• Sự khác nhau của dạng sóng ngõ ra Y1 và Y2 khi sử dụng cổng AND và NAND để đóng
mở tín hiệu xung clock ?
• Hãy vẽ các dạng sóng quan sát được?
5V
+V
A AND
Y1
NAND
Y2
B
Nếu thời gian cho phép, tiến hành khảo sát vai trò đóng mở tín hiệu của cổng OR và
NOR tương tự như đã làm với cổng AND và NAND ở trên.
5V
+V
A XOR
X1
XNOR
X2
B
Trong đó: A đóng vai trò là ngõ vào điều khiển (control) và B đóng vai trò là ngõ vào dữ liệu
(data).
Sử dụng 2 kênh của dao động ký để quan sát các tín hiệu sau:
• Kênh 1 quan sát tín hiệu ngõ vào B
• Kênh 2 quan sát tín hiệu ngõ ra X1
Lần lượt thay đổi vị trí của công tắc A để thay đổi mức logic của ngõ vào tín hiệu điều khiển A
và quan sát các tín hiệu ngõ vào B và ngõ ra X1. Từ dạng sóng quan sát được hãy cho biết:
• Có thể dùng cổng XOR để đóng/mở tín hiệu dữ liệu được không ? .......................
• Khi ngõ vào điều khiển A = 1 thì: X1 = .......
• Khi ngõ vào điều khiển A = 0 thì: X1 = .......
Từ các kết quả trên đối với cổng XOR hãy thử trả lời các câu hỏi sau khi sử dụng cổng XNOR
(lưu ý không thực hiện mạch) :
• Có thể dùng cổng XNOR để đóng/mở tín hiệu dữ liệu được không ? ....................
• Khi ngõ vào điều khiển A = 1 thì: X2 = .......
• Khi ngõ vào điều khiển A = 0 thì: X2 = .......
Hãy thực hiện mạch với cổng XNOR để kiểm chứng lại những kết luận trên.
Câu hỏi: Hãy đưa ra những kết luận của bạn sau khi thực hiện 2 bài thí nghiệm d và e ở trên ?
Tập hướng dẫn thí nghiệm KỸ THUẬT SỐ Trang 11
VUTP
VLTP
Rõ ràng khi sử dụng cổng đảo Schmitt Trigger đối với các tín hiệu biến thiên chậm (tần số thấp)
dạng sóng ngõ ra sẽ tốt hơn, loại bỏ được các nhiễu không mong muốn tác động vào mạch.
Đặc tuyến truyền đạt của cổng ĐẢO loại Schmitt Trigger như sau:
Vo
VUTP : Upper-Trip-Point Voltage
VLTP : Lower-Trip-Point Voltage
VOH VOL : Low-state Output Voltage
VOL : High-state Output Voltage
VOL
VLTP VUTP Vi
Yêu cầu của thí nghiệm: SV xác định được các giá trị điện áp VUTP và VLTP của cổng đảo
Schmitt Trigger 74LS14, và vẽ được đặc tuyến truyền đạt của vi mạch đảo 74LS14.
Bài 1 – Digital Logic Fundamentals Trang 12
74LS14
A Y
+
V Schmitt
Trong đó V là nguồn điện áp được lấy từ khối TTL/CMOS COMPARISON và có thể thay đổi
giá trị điện áp bằng cách điều chỉnh trimmer POSITIVE SUPPLY trên đế cắm board mạch thí
nghiệm (Base Unit).
Các bước tiến hành:
• Lắp mạch thí nghiệm như hình vẽ.
• Dùng VOM đo điện áp ở ngõ vào A, điều chỉnh điện áp vào VA có giá trị nhỏ nhất (xấp
xỉ 0V) tương ứng với mức logic ngõ vào A là mức logic 0.
• Quan sát điện áp ngõ ra Y trên kênh 1 của dao động ký, sẽ thấy điện áp VY tương ứng
mức logic 1 (xấp xỉ 5V). Giải thích vì sao?
• Điều chỉnh trimmer nguồn cung cấp để tăng dần điện áp vào VA và quan sát trên dao
động ký cho đến khi ngõ ra Y vừa chuyển xuống mức logic 0 thì dừng lại. Điện áp ngõ
vào VA đo được bằng VOM chính là điện áp VUTP, có giá trị là:
VUTP = ..........................(V)
• Tiếp tục tăng điện áp vào VA, ngõ ra Y có thay đổi mức logic không? Vì sao? Giá trị điện
áp ngõ ra lúc này bằng bao nhiêu? VOL = ..........................(V)
• Tiếp tục xác định mức ngưỡng thấp VLTP bằng cách giảm điện áp ngõ vào VA cho đến khi
ngõ ra Y chuyển từ mức logic 0 lên mức logic 1 thì dừng lại, đo các giá trị điện áp VY và
VLTP ta có:
VOH = ..........................(V), VLTP = ..........................(V)
• Trên cơ sở đó hãy vẽ đặc tuyến truyền đạt của cổng đảo Schmitt 74LS14 ?
+V
A Y1
X1
X2
B Y2
A Y1 VY1 B Y2 VY2
0V 0V
5V 5V
• Hãy giải thích các kết quả điện áp đo được trong bảng ? Để cổng logic ngõ ra cực thu để
hở hoạt động được cần phải có điều kiện gì?
• Bây giờ dùng CONNECTOR nối X1 và X2 (lúc này Y1 = Y2). Thay đổi các giá trị logic
ngõ vào A và B, dùng VOM đo điện áp logic ngõ ra, ghi các kết quả vào bảng sau:
A B Y1 VY1
0 0
0 1
1 0
1 1
• Hãy giải thích các kết quả trên ? Mạch logic trên thực hiện hàm chức năng gì?
• Mức tích cực của tín hiệu cho phép ngõ ra (B – Output enable) là mức logic:...........
• Ngõ ra 3 trạng thái có thể ứng dụng ở những mạch nào? Hãy vẽ sơ đồ các mạch đó?
• Để mức tích cực của tín hiệu Output Enable (B) là mức logic ‘0’ cần cải tiến mạch trên
như thế nào? Hãy thực hiện việc cải tiến đó bằng cách sử dụng các cổng logic cần thiết có
sẵn trên board thí nghiệm và kiểm tra lại hoạt động của mạch đã cải tiến ?
• Từ trạng thái sáng/tắt của LED cho biết các LED ở đầu ra có thể được mắc như thế nào?
Bài 1 – Digital Logic Fundamentals Trang 14
3. Mạch điều khiển bus dữ liệu ứng dụng ngõ ra 3 trạng thái
Quan sát mạch thí nghiệm trên khối DATA BUS CONTROL.
Ý nghĩa các đường tín hiệu điều khiển:
• CS (Chip Select): Tín hiệu chọn chip, cho phép mạch điều khiển bus hoạt động
• RD (Read): Tín hiệu điều khiển đọc dữ liệu từ thiết bị vào CPU.
• WR (Write): Tín hiệu điều khiển ghi dữ liệu từ CPU ra thiết bị ngoài.
Bảng trạng thái mô tả hoạt động của mạch:
CS RD WR Hoạt động
0 X X Không hoạt động
1 1 0 Đọc dữ liệu từ thiết bị vào CPU (Read Mode)
1 0 1 Ghi dữ liệu từ CPU ra thiết bị (Write Mode)
Trên cơ sở đó hãy giải thích hoạt động của mạch điều khiển bus dữ liệu này ở 2 chế độ:
• Chế độ đọc dữ liệu (Read Mode)
• Chế độ ghi dữ liệu (Write Mode)
Tiến hành thí nghiệm để kiểm tra lại hoạt động của mạch ở các chế độ nêu trên. Trong từng chế
độ hoạt động hãy thử thay đổi dữ liệu đọc vào (DATA IN) và dữ liệu xuất ra (DATA OUT) bằng
các công tắc S2 và S1 để thấy được vai trò của các cổng đệm có cấu tạo ngõ ra 3 trạng thái.
Cho biết nhiệm vụ của cổng ĐẢO trong mạch điều khiển BUS này ?