ARDIŞIL DEVRELER

• Ardışıl Devreler konusunda

– Temel bellek elemanları
• Tutucu (Latch)
• Flip-flop
– Ardışıl devrelerin analizi
– Ardışıl devrelerin sentezi
– Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan ardışıl devreleri
inceleyeceğiz.

Girişler Kombinezonsal Çıkışlar

devre

Bellek
 Bellek nedir?

• Bir bellek şu üç önemli özelliği sağlamalıdır:

1. Bir değeri tutabilmelidir (saklayabilmelidir).
2. Biz belleğe kaydedilen değeri okuyabilmeliyiz.
3. Biz belleğe kaydedilen değeri değiştirebilmeliyiz.
SR Tutucu (SR Latch)

• NOR kapıları ile tasarlanmış olan şu basit devreyi inceleyelim. SR latch devresinde iki tane
giriş vardır: S ve R. Bunlar Q ve Q’ olmak üzere iki tane olan çıkışları kontrol
etmektedirler:

• Burada Q ve Q’ çıkışları devreye tekrar girmektedir. Yani sadece çıkış değil aynı zamanda
girişlerdir!

• Q ve Q’ nün nasıl değiştiğini incelemek için sadece S ve R girişlerini ele almak yeterli
değildir aynı zamanda Q ve Q’ nün şimdiki değerlerine de bakmak gerekir:
Qgelecek = (R + Q’şimdiki)’

Q’gelecek = (S + Qşimdiki)’

• Değişik giriş değerlerinin bunları nasıl etkilediğine bakalım:

SR = 00

• Eğer S = 0 ve R = 0 ise?
• Denklemler:
Qgelecek = (0 + Q’şimdiki)’ = Qşimdiki
Q’gelecek = (0 + Qşimdiki)’ = Q’şimdiki

• O halde SR = 00 ise, Qgelecek = Qşimdiki olmaktadır. Qgelecek = (R + Q’şimdiki)’

Yani Q’nun değeri ne ise o aynen kalır. Q’gelecek = (S + Qşimdiki)’

• Bu durum latch içinde değer saklamaya karşılık

gelir.
SR = 10
• Eğer S = 1 ve R = 0 ise?
• R = 0 olduğundan, Qgelecek = (0 + Q’şimdiki)’ = Qşimdiki
• Ancak, S = 1 olduğundan, Q’gelecek = 0, (Qşimdiki’den
bağımsız olarak)

Q’gelecek = (1 + Qşimdiki)’ = 0

• Q’ nün yeni değeri R=0 ile birlikte üstteki NOR kapısına

gelir. Qgelecek = (R + Q’şimdiki)’
Q’gelecek = (S + Qşimdiki)’
Qgelecek = (0 + 0)’ = 1

• O halde, SR = 10 ise, Q’gelecek = 0 ve Qgelecek = 1 0 1 2 3 4

• Bu durum latchi 1’e set etmeye karşılık gelir. Bir S

anlamda S girişi “set” yeridir.
R
• Not: Bu işlemde iki adım dolayısıyla da iki kapı gecikmesi
söz konusudur. (S nin 1 olması ile Qgelecek ‘in 1 olması Q
arasında geçen süre)
Q’
• Fakat bir kez Qgelecek 1 olunca, çıkışların değişimi
duracaktır. Bu bir kararlı durumdur. (Başlangıçta: Q=0 Q’=1)
SR = 01
• Eğer S = 0 ve R = 1 ise?
• R = 1 olduğundan, Qgelecek = 0 olacaktır: (Qşimdiki’den
bağımsız olarak)

Qgelecek = (1 + Q’şimdiki)’ = 0

• Q nun yeni değeri alttaki NOR kapısına gelir.

Orada S = 0 olduğundan:
Qgelecek = (R + Q’şimdiki)’
Q’gelecek = (0 + 0)’ = 1 Q’gelecek = (S + Qşimdiki)’
• Böylece SR = 01 ise, Qgelecek = 0 ve Q’gelecek = 1
olmaktadır.

• Bu durum latch’i 0’a resetleme (veya clear)

işlemine karşılık gelir. Bir anlamda R girişi “reset”
yeridir.

• Yine, R ile birlikte Q’gelecek ‘deki değişimin

gerçekleşmesi için iki kapı gecikmesi söz
konusudur.
SR latch‘leri ...

S R Q Giriş Şimdiki Gelecek

0 0 Değişmez S R Q Q’ Q Q’
0 1 0 (reset) 0 0 0 1 0 1
1 0 1 (set) 0 0 1 0 1 0
0 1 0 1 0 1
• SR latch’leri birer bellektir! 0 1 1 0 0 1
1 0 0 1 1 0
• Yukarıdaki tablo latchlerin bir belleğin 1 0 1 0 1 0
sağlaması gerekli olan tüm özellikleri
sağladığını göstermektedir. Set edilebilir, • SR latch’leri ardışıldır!
resetlenebilir ve ayrıca üzerindeki değeri
tutabilir.
• Dikkat edilirse SR = 00 iken, Q nun gelecek
değeri Q nun şimdiki değerine bağlı olarak 0
• Q çıkışı latch de tutulmuş olan veriyi da olabilir 1 de olabilir.
gösterir. Aynı zamanda latch için durum
olarak da adlandırılır. • O halde daha önce de belirtildiği gibi aynı
giriş değerleri farklı çıkış değerlerine
• Bu tablo durum tablosu şeklinde sebep olabilmektedir.
genişletilebilir. Durum tablosunda Q ve Q’
nün şimdiki değerleri ve S ve R giriş • Ardışıl devrelerin bu özelliği kombinezonsal
değerleri ile birlikte bunlara bağlı olarak devrelere göre fark yaratmaktadır.
hesaplanmış olan Q ve Q’ nün gelecek
değerleri yer almaktadır.
SR = 11 olursa? S’R’ latch
• Hem Qgelecek ve hem de Q’gelecek 0 • Latch lerin çeşitli tipleri vardır.
olacak!
• NOR yerine NAND kapıları kullanılırsa
• Ancak bu durum Q ve Q’ nün her zaman S’R’ latch elde edilir.
birbirinin tümleyeni olması gerçeğine
ters düşmektedir.

• Ayrıca, bir adım daha ilerletirsek de bu

durum düzelmiyor:
Qgelecek = (1 + 0)’ = 0
Q’gelecek = (1 + 0)’ = 0

• Sonuç olarak hiçbir zaman SR=11 S’ R’ Q

olmamalı! 1 1 Değişmez
S R Q 1 0 0 (reset)
0 0 Değişmez 0 1 1 (set)
0 1 0 (reset) 0 0 Kullanılmaz!
1 0 1 (set)
1 1 Kullanılmaz!
SR latch için kontrol girişi

C S R S’ R’ Q
0 x x 1 1 Değişmez
1 0 0 1 1 Değişmez
1 0 1 1 0 0 (reset)
1 1 0 0 1 1 (set)
1 1 1 0 0 Kullanılmaz!

• Kontrol girişinin işlevi etkin (enable) girişine benzemektedir.

D latch

• Son olarak göreceğimiz D latch’in temelinde S’R’ latch vardır. Eklenmiş olan
kapılar S’ ve R’ sinyallerini üretir. D: “data” ve C “control”.
– C = 0 ise, S’ ve R’ nin ikisi de 1 dir ve Q durumu değişmez.
– C = 1 ise, latch’in Q çıkışı D girişine eşit olur.
• Set ve reset girişi gibi karışıklıklar yoktur.

C D Q
0 x Değişmez
1 0 0
1 1 1

• Ayrıca, bu latch tipinde kaçınılması gereken “kötü” girişler söz konusu değildir.
C ve D ye ait dört kombinasyon da geçerlidir.