Logique Combinatoire

ROYAUME DU MAROC
Office de la Formation Professionnelle et de la Promotion du Travail

DIRECTION RECHERCHE ET INGENIERIE DE FORMATION
OFPPT
SECTEUR ELECTROTECHNIQUE
R E S U ME S D E T H E O R I E E T
T RA V A UX PRA T I Q UES
Module n 19:
LOGIQUE COMBINATOIRE
SPECIALITE : LECTROMECANIQUE DES
SYSTEMES AUTOMATISES
NIVEAU : TECHNICIEN SPECIALISE
ANNE : 2001
Remerciements
La DRIF remercie les personnes qui ont particip ou permis
llaboration de ce Module (Logique combinatoire).
Pour la supervision
M. Mustapha ESSAGHIR :
M. Brahim KHARBOUCH :
M. Ren LAPIERRE :
M. Jocelyn BERTRAND :
Chef de la Division Modes et Mthodes de

Formation
Chef de projet marocain PRICAM-RGE
Chef de projet canadien PRICAM-RGE
Expert canadien
Pour l'laboration
Mme Najat FARHANE

Mme Carmen DINCA
Mme Naima EL KORNO
Mme Meryem SKALI
M. A. EL YAKOUTI
Responsable CFF/lectrotechnique(ISIC)
Formatrice au CFF/lectrotechnique(ISIC)
Formateur au CFF/lectrotechnique(ISIC)
Pour le secrtariat
Melle Fatima Zahra MOUTAWAKIL
Les utilisateurs de ce document sont invits

communiquer la DRIF toutes les remarques et
suggestions afin de les prendre en considration
pour lenrichissement et lamlioration de ce
programme.
Mme EL ALAMI
DRIF
ii
SOMMAIRE
Prsentation du module
Page 4
Contenu du document
Page 10
Projet synthse
Rsums de thorie des :
- Objectifs oprationnels de premier niveau et leur dure
- Objectifs oprationnels de second niveau et leur dure
Exercices pratiques des:
- Objectifs oprationnels de premier niveau et leur dure
- Objectifs oprationnels de second niveau et leur dure
iii
PRESENTATION OU PREAMBULE
Ltude du module 18 : Logique combinatoire. permet dacqurir les savoirs, savoirs-faire et
savoirs-tre ncessaires la matrise de la comptence.
Ce rsum de thorie et recueil de travaux pratiques est compos des lments suivants :
Le projet synthse faisant tat de ce que le stagiaire devra savoir-faire la fin des
apprentissages raliss dans ce module, est prsent en dbut du document afin de bien le
situer. La comprhension univoque du projet synthse est essentielle lorientation des
apprentissages.
Viennent ensuite, les rsums de thorie suivis de travaux pratiques raliser pour chacun des
objectifs du module.
Les objectifs de second niveau (les pralables) sont identifis par un prfixe numrique alors
que les objectifs de premier niveau (les prcisions sur le comportement attendu) sont marqus
dun prfixe alphabtique.
Le concept dapprentissage repose sur une pdagogie de la russite qui favorise la motivation
du stagiaire, il sagit donc de progresser petits pas et de faire valider son travail.
Les apprentissages devraient se raliser selon les schmas reprsents aux pages qui suivent :
SCHMA DAPPRENTISSAGE DUN OBJECTIF
Lecture du rsum de
thorie de l'objectif " n "
Ralisation du travail
pratique de l'objectif " n "
valuation
formative de
l'atteinte de
l'objectif " n "
Passage l'objectif " n + 1 "
SCHMA DE LA STRATGIE D'APPRENTISSAGE
I ACTIVIT PARTICULIRE
VALUATION FORMATIVE
ENSEIGNEMENT CORRECTIF
II ACTIVIT PARTICULIRE
VALUATION FORMATIVE
ACTIVIT GLOBALE
VALUATION FORMATIVE
VALUATION SOMMATIVE
ENRICHISSEMENT
MODULE 18 :
LOGIQUE COMBINATOIRE
Code :
Dure :
45 h
OBJECTIF OPRATIONNEL DE PREMIER NIVEAU

DE COMPORTEMENT
COMPORTEMENT ATTENDU
Pour dmontrer sa comptence le stagiaire doit
appliquer des notions de logique combinatoire
selon les conditions, les critres et les prcisions qui suivent.
CONDITIONS DVALUATION
partir :
- de directives;
- dune quation non simplifie.
laide :
- de manuels techniques;
- de fiches techniques;
- de composants logiques;
- doutils et dinstruments de mesure;
- de matriaux dassemblage;
- de lquipement de protection individuelle.
CRITRES GNRAUX DE PERFORMANCE
Travail mthodique et minutieux.

Utilisation approprie du matriel et des instruments de mesure.
Montage oprationnel et conforme lquation.
( suivre)
OBJECTIF OPRATIONNEL DE PREMIER NIVEAU

DE COMPORTEMENT(suite)
PRCISIONS SUR LE
COMPORTEMENT ATTENDU
CRITRES PARTICULIERS
DE PERFORMANCE
A. Appliquer des notions dalgbre boolenne.
- Respect des rgles.
B. Effectuer des conversions entre des bases

numriques et des codes.
- Exactitude des conversions.
C. tablir les tables de vrit dun circuit.
- Construction selon les rgles prescrites.

- Exactitude des rsultats.
D. Rduire des quations par la mthode de

Karnaugh.
- Regroupement optimal des variables.

- Clart du schma.
E. Traduire des quations en schmas.
- Conformit du schma avec lquation.

- Clart du schma.
F. Monter des circuits de base.
- Slection judicieuse des composants en

fonction des directives de dpart.
- Conformit du montage avec le schma.
- Respect des rgles de sant et de scurit
au travail.
- Qualit du montage.
OBJECTIFS OPRATIONNELS DE SECOND NIVEAU

LE STAGIAIRE DOIT MATRISER LES SAVOIRS, SAVOIR-FAIRE, SAVOIR PERCEVOIR OU SAVOIR TRE JUGS
PRALABLES AUX APPRENTISSAGES DIRECTEMENT REQUIS POUR LATTEINTE DE LOBJECTIF DE PREMIER
NIVEAU, TELS QUE :
Avant dapprendre appliquer des notions dalgbre boolenne (A) :

1.
numrer les rgles de lalgbre de Boole.
Avant dapprendre effectuer des conversions entre des bases numriques et des
codes (B) :
2.
Expliquer sommairement les systmes de numration.
Avant dapprendre tablir des tables de vrit dun circuit (C) :

3.
Expliquer les fonctions logiques de base ainsi que leur table de vrit.
Avant dapprendre monter des circuits de base (F) :

4.
5.
Reconnatre diffrents composants partir des codes didentification.

Utiliser une sonde logique.
ESA
MODULE : 18
PROJET SYNTHESE
Le stagiaire doit pour un circuit de base choisi (additionneur, codeur, dcodeur etc.) :
tablir sa table de vrit conformment aux conditions de marche et selon les rgles prescrites;
Transposer avec justesse les variables dans le tableau de Karnaugh et rduire les quations des
sorties;
Traduire ces quations en schmas clairs, propres et conformes aux quations de dpart;
Choisir les composants correspondants aux fonctions logiques attendues ;
Raliser le montage du circuit choisi avec vrification du fonctionnement qui doit tre
conforme aux donnes de dpart.
ESA18PS
RSUM DE THORIE
OBJECTIF : N1
DURE :
30 min.
- Objectif poursuivi : numrer les rgles de lalgbre de Boole.
- Description sommaire du contenu :

Ce rsum thorique comprend lnumration des lois, thormes et postulats de lalgbre de
Boole.
- Lieu de lactivit : Salle de cours.
- Directives particulires :
ESA1801RT
RSUM DE THORIE
OBJECTIF : N1
DURE :
30 min.
I- Les lois de lalgbre de Boole :
Commutativit
Associativit
Distributivit
Absorption
Expansion
De Morgan
Similitude
ESA1801RT
L1
L2
L3
L4
L5
L6
L7
L8
L9
AB =B A
A+B=B+A
Lois
L 10
(A B ) C = A ( B C )
( A + B ) + C = A +( B+ C )
A ( B +C )= A B + A C
( A + B ) ( A + C )= A+ B C
A + ( A B ) = A
A ( A + B ) = A
( A B )+ ( A B )= A
( A + B ) (A + B ) = A
L 11
A B = A + B
L 12
A+B = A B
L 13
A + B = A B
L 14
A B = A+ B
L 15
A+ A B = A+ B
L 16
A A + B = A B
RSUM DE THORIE
II- Les Thormes de lalgbre de Boole :
Invariance
lment neutre
Idempotence
Complmentarit
Involution
T1
T2
T3
T4
T5
T6
T7
A 0= 0
A + 1 =1
A 1= A
A+0 = A
A A= A
A+ A = A
T8
A + A =1
T9
A=A
Thormes
A A = 0
III- Postulats de lalgbre de Boole :
Postulats
P1
P2
P3
P4
P5
P6
P7
0 0=0
0 1 =1 0 = 0
1 1 =1
0 +0 = 0
1 + 0 = 0 + 1 =1
1 + 1 =1
P8
1= 0
ESA1801RT
0 =1
EXERCICE PRATIQUE
OBJECTIF : N1
DURE :
15 min.
- Objectif poursuivi : numrer les rgles de lalgbre de Boole.
- Description sommaire de lactivit :

Le stagiaire doit : numrer les lois, thormes et postulats de lalgbre de Boole avec respect des
rgles.
- Liste du matriel requis :
ESA1801TP
EXERCICE PRATIQUE
OBJECTIF : N1
DURE :
15 min.
Le stagiaire doit complter les lois, thormes et postulats de lalgbre de Boole et donner
leurs noms ou leurs numros.
A +1 =
A 1=
A+0=
A+ A=
A+ A=
A A=
A0 =
A A =
1 0 =
1+1=
11 =
00=
0=
A+ B =
A B =
A+ A B =
A A + B =
ESA1801TP
EXERCICE PRATIQUE
(A + B ) ( A + C ) =
A+ ( A B ) =
( A B ) + (A B
)=
( A + B ) ( A + B
)=
ESA1801TP
RSUM DE THORIE
OBJECTIF : N A
DURE :
120 min.
- Objectif poursuivi : Appliquer des notions dalgbre de Boole.
- Ce rsum thorique montre lapplication des notions dalgbre de Boole pour mettre en
quation un problme donn.
ESA180ART
RSUM DE THORIE
OBJECTIF : NA
I-
DURE :
120 min.
Identits boolennes
1-1 Variables boolennes
Une variable boolenne est une grandeur physique qui ne peut prendre que deux tats
stables.
Exemples :
-
Appareils de commande : - un interrupteur peut tre ferm ou ouvert;

- un bouton poussoir peut tre actionn ou non actionn.
Rcepteurs :
- une lampe dclairage peut tre allume ou teinte;
- un lectro-aimant peut tre excit ou non excit.
1.2 tat logique dune variable boolenne
Ce sont les deux tats stables dune variable. Par convention, chaque tat stable est dsign
par un chiffre qui est zro (0) ou un (1).
Exemples :
Appareil de commande
Situation
tat logique
Rcepteur ou sortie
Situation
tat logique
Passant
(ferm)
Aliment
Non passant
(ouvert)
Non aliment
ESA180ART
RSUM DE THORIE
1.3 Identification technologique dune variable boolenne

Tout contact est repr par une lettre qui rappelle son appartenance lorgane qui le
commande : - Bouton poussoir;
- Interrupteur;
- Relais etc.
Par convention la diffrenciation technologique est traduite :
- Graphiquement par le symbole de la complmentation trait au-dessus de la lettre didentification
pour les contacts ouverture.
- Numriquement en affectant :
Le chiffre 0 au contact ouverture;
Le chiffre 1 au contact fermeture.
Contact ouverture : 0 (se lit a barre).
Contact fermeture : a 1
1.4 Conventions daffectation des tats logiques

-
Quelle que soit la nature du contact on affecte :

Ltat logique 1 la continuit du circuit (contact ferm) ;
Ltat logique 0 la discontinuit du circuit (contact ouvert).
Situation du circuit
tat logique
Contact ouverture au repos

La continuit lectrique est
assure
La continuit lectrique nest

assure
Contact fermeture au
travail
Contact ouverture au
travail
Contact fermeture au repos
ESA180ART
RSUM DE THORIE
II-
Constitution gnrale dun circuit lectrique
F1
S1
S2
KA
KA
Figure 1
(1) Alimentation;
(2) Organe de protection;
(3) Borne dentre du diple de commutation;
(4) Diple de commutation;
(5) Borne de sotie du diple de commutation;
(6) Rcepteur ou organe de sortie.
Un diple de commutation qui peut comporter :

- Un seul contact;
- Plusieurs contacts en association :
Srie;
Parallle;
Mixte.
est considr comme une variable boolenne.
-
Le diple est passant : la continuit lectrique est assure entre ses bornes dentre et de sortie.
Le diple est non passant: le circuit lectrique est interrompu entre ses deux bornes.
ESA180ART
RSUM DE THORIE
III-
Mise en quation dun problme
Lquation dun rcepteur (sortie) exprime la relation conditionnelle qui existe entre ce rcepteur et
les entres qui le commandent.
Exemples :
1- Soit le schma contacts ci-dessous :
a
Sortie rcepteur : - la lampe (L)

Entres : - Commutateurs a
- Commutateurs b
La lampe sallume quand on actionne le commutateur a ET le commutateur b.

On crit donc : L = a ET b ou encore L = a b
a
La lampe sallume quand on actionne le commutateur a OU le commutateur b.

On crit donc lquation correspondante : L = a OU b ou encore L = a + b
c
a
b
e
Diple X
Sortie
Entres
ESA180ART
:
:
Rcepteur R
a , b , c , d, e, f.
RSUM DE THORIE
Le diple X peut se dcomposer en trois diples lmentaires :

Diple X2
d
c
a
e
Diple X1
Diple X3
Dont les quations respectives sont :

X1 = a b
;
X 2 =cd
;
X 3 =e f
Ltat de la sortie R dpend des tats des diples X1, X2 et X3

R = f (X1, X2, X3)
Chaque diple est assimilable une variable boolenne ou binaire.
Le schma ci-dessous montre que R est aliment :
- Quand X1 est passant.
- ET si X2 OU si X3 sont passants.
X2
X1
X3
Cest dire R = X1 ET (X2 OU X3 ) ou encore R = X1 . (X2 + X3 )

Do lquation de la sortie R en fonction des entres (a, b , c , d, e, f) :
R = a b (c d + e f )
ESA180ART
RSUM DE THORIE
OBJECTIF : N2
DURE :
120 min.
- Objectif poursuivi : Expliquer sommairement le systmes de numration.
Description sommaire du contenu :

Ce rsum thorique comprend Lexplication des diffrentes bases et codes ainsi que les
oprations arithmtiques.
ESA1802RT
RSUM DE THORIE
OBJECTIF : N2
DURE :
120 min.
I - Bases :
Base
Symboles
Dcimal
10
09
Binaire
2
01
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P
R
O
G
R
E
S
S
I
O
N
Octal
Hexadcimal
16
0F
8
07
0
1
10
11
100
101
110
111
1000
1001
1010
1011
1100
1101
1110
1111
10000
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
20
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
II - Oprations arithmtiques avec la base binaire:
2-1 Addition Binaire : Les rgles de base sont :

0+0=0
0+1=1
1+0=1
1 + 1 = 0 reporte 1
Exemple :
1101
Reports
0
1011
11000
1
1
111
ESA1802RT
RSUM DE THORIE
2-2 Soustraction Binaire :
Les rgles de base sont
0-0=0
0 - 1 = 1 Emprunte 1
1-0=1
1-1=0
Exemple :
11011
Emprunt
1
110
10101
1
0
2-3 Multiplication Binaire : Les rgles de base sont :

0*0=0
0*1=0
1*0=0
1*1=1
Exemple :
101
*
110
000
101
101
11110
2-4 Division Binaire : Les rgles de base sont :
0 / 0 = Indtermin
0/1=
0
1 / 0 = Impossible
1/1=
1
Exemple :
1010
- 10
001
- 00
10
- 10
00
ESA1802RT
/ 10
101
RSUM DE THORIE
III - Les codes :

3-1 Code binaire :
Dcimal
0
1
2
3
4
5
6
7
8
9
Binaire
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
3-2 Code B C D : (Binary coded dcimal) en franais ( Dcimal cod Binaire)

Dcimal
0
1
2
3
4
5
6
7
8
9
BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Dans ce code les chiffres binaire jusqu' 9 s'crivent de la mme faon que le binaire naturel,
de 4 chiffre prcd des dizaines cods en binaire de 4 chiffres, prcd des centaines cods en
binaire de 4 chiffres, prcd des milliers cods en binaire de 4 chiffres et ainsi de suite.
Exemple : (115) 102
= (0001 0001 0101) BCD
ESA1802RT
RSUM DE THORIE
3-3 Code ASC II (American standard code for information interchange)

ou code amricain pour l'change d'information : c'est un code alphanumrique qui permet de
reprsenter des chiffres, des lettres ainsi que divers caractres spciaux. Il traduit ces caractres en
langage machine.
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
000
001
002
003
004
005
006
007
010
011
012
013
014
015
016
017
020
021
022
023
024
025
026
027
030
031
032
033
034
035
036
037
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
nul
soh
stx
etx
eot
enq
acq
bel
BS
HT
LF
VT
FF
CR
SO
SI
dle
dc1
dc2
dc3
dc4
nak
syn
etb
can
em
sub
esc
fs
gs
rs
us
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
040
041
042
043
044
045
046
047
050
051
052
053
054
055
056
057
060
061
062
063
064
065
066
067
070
071
072
073
074
075
076
077
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
sp
!
#
$
%
&
`
(
)
*
+
.
/
0
1
2
3
4
5
6
7
8
9
:
;
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
100
101
102
103
104
105
106
107
110
111
112
113
114
115
116
117
120
121
122
123
124
125
126
127
130
131
132
133
134
135
136
137
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
@
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
[
96
97
98
99
10
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
140
141
142
413
144
145
146
147
150
151
152
153
154
155
156
157
160
161
162
163
164
165
166
167
170
171
172
173
174
175
176
177
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
a
b
c
d
e
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
<
=
>
?
\
]
^
-
{
|
}
~
del
Colonne C: caractre ASCII ou fonction de contrle particulire.

Colonne D: dcimal.
Colonne O: octal.
Colonne H: hexadcimal.
ESA1802RT
RSUM DE THORIE
3-4 Code Gray : Code binaire rflchi, ne peut tre utilis pour les oprations arithmtique.
Nb Dcimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Binaire
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Gray
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
C'est une autre forme de la base binaire.

Un seul bit la fois change d'tat lorsqu'on passe d'un nombre au suivant.
ESA1802RT
EXERCICE PRATIQUE
OBJECTIF : N2
DURE :
60 min.
- Objectif poursuivi : Expliquer sommairement les systmes de numration.
- Le stagiaire doit : Expliquer les systmes de numration tels que les bases, les codes et les
oprations arithmtiques en effectuant les exercices qui suivent.
ESA1802TP
EXERCICE PRATIQUE
OBJECTIF : N2
DURE :
60 min.
Exercice 1 :
Donner dans quelles bases sont crits les nombres suivants :
(10011) :
(AB34) :
(701) :
(613) :
(3D2E) :
(3F) :
(110101) :
Exercice 2 :
Donner le code correspondant chaque criture :
(14) 10 = 01110 :
(10) 10 = (00010000) :
(07) 10 = (0100) :
(03) 10 = (0011) :
(30) 10 = (r s) :
( = (0101000) :
/ = (0101111) :
Exercice 3 :
Effectuer les oprations arithmtiques suivantes :
0011
+
1101
0010
1101
10110110
+
1011101
ESA1802TP
1111/11
11
1010111
-
1110111
+ 101101
+
1011
110
*
1001
100000/110
*
10101
1100
10110101
1001
1000010/1011
*
1110101
1100
RSUM DE THORIE
OBJECTIF : B
DURE :
2h 30 min.
- Objectif poursuivi :Effectuer des conversions entre des bases numriques et des codes.

Ce rsum thorique montre comment effectuer les conversions inter base, inter code, base/code,
code/base avec exactitude.
ESA180BRT
RSUM DE THORIE
OBJECTIF : B
DURE :
2h 30min.
I Conversion entre bases

1-1 Conversion des bases 2, 8 ou 16 en base 10
Pour convertir un nombre de la base 2, 8 ou 16 en nombre de base 10, il suffit de
dcomposer le nombre en ses quantits et den faire la somme.
Exemples :
3
2
1
0
-1
-2
(10110, 01)2 = 1 x 24 + 0 x 2 + 1 x 2 + 1 x 2 + 0 x 2 + 0 x 2 + 1 x 2
= 1 x 16 + 0 x 8 + 1 x 4 + 1 x 2 + 0 x 1 + 0 x 0, 5 + 1 x 0, 25
= (22, 25)10
2
-1
-2
(372, 06)8
=3x8 +7x8 +2x8 +0x8 +6x8

= 3 x 64 + 7 x 8 + 2 x 1 + 0 x 0, 125 + 6 x 0, 015625
= (250, 09375)10
(FD, 2A)16
= F x 16 + D x 16 + 2 x 16 + A x 16
= 15 x 16 + 13 x 1 + 2 x 0, 0625 + 10 x 0, 00390625
=(253, 1640625)10
-1
-2
1-2- Conversion de la base 10 aux bases 2, 8 et 16

Cette conversion se fait en deux parties :
1- La partie entire.
2- La partie fractionnaire.
Exemple 1 : Conversion du nombre 91, 2 en base 2 :
- On traite dabord la partie entire :
On divise le nombre 91 par 2 successivement. Les restes de la division correspondent
0
aux symboles composant le nombre binaire, le premier reste occupant la position 2 .
Position
0
2
1
2
2
2
3
2
4
2
5
2
6
2
Reste
1
1
0
1
1
0
1
91/2
45/2
22/2
11/2
5/2
2/2
1/2
0
on lcrit dans le sens.

(91)10 = (1011011)2
ESA180BRT
RSUM DE THORIE
On traite aprs la partie fractionnaire :

0, 4 x 2 =
0_ , 8
0, 8 x 2 =
1, 6
0, 6 x 2 =
1, 2
0, 2 x 2 =
0, 4
0, 4 x 2 =
0,8
Do (0, 4)10 = (0, 01100)2

Rsultat : (91, 4)10 = (1011011, 01100)2
Exemple 2 :
(459, 3)10 le convertir en base 8.
* Partie entire :
Position
0
8
1
8
2
8
Reste
3
1
7
459/8
57/8
7/8
0
(459)10 = (713)8
* Partie fractionnaire :
0, 3 x 8 =
0, 4 x 8 =
0, 2 x 8 =
0, 6 x 8 =
2, 4
3, 2
1, 6
4, 8
(0, 3)10 = (0, 2314)8

Rsultat : ( 459, 3)10 = (713, 2314)8
ESA180BRT
RSUM DE THORIE
Exemple 3 : Conversion du nombre (751, 1)10 en base 16.

* Partie entire :
Position
0
16
1
16
2
16
Reste
15
14
2
751/16
46/16
2/16
0
(751)10 = (2EF)16
* Partie fractionnaire :
0, 1 x 16 =
0, 6 x 16 =
0, 6 x 16 =
0, 6 x 16 =
1, 6
9, 6
9, 6
9, 6
(0, 1)10 = (0, 1999)16

Rsultat :
(751, 1)10 = (2EF, 1999)16
1-3- Conversion de la base binaire la base octale

On obtient lquivalent octal du nombre binaire en le partageant en tranche de 3 chiffres de
droite gauche pour la partie entire et de gauche droite pour la partie fractionnaire, puis en
remplaant chaque tranche par son quivalent octal.
Exemple :
(011/010/101/110 , 001/011/100)2
=(3 2 5
6 , 1 3 4 )8
On peut faire lopration linverse du octal au binaire :
Exemple :
(2 4 3, 2 1)8
(010 100 011, 010 001)2
ESA180BRT
RSUM DE THORIE
1-4 Conversion de la base 2 la base 16

On obtient lquivalent hexadcimale du nombre binaire en le partageant en tranches de 4
chiffres de D G pour la partie entire et de G D pour la partie fractionnaire et en remplaant
chaque tranche par son quivalent hexadcimal.
Exemple :
*
(0011/1101/0010/1110 , 1101/0100)2
=( 3
D 2
E , D 4 )16
On peut faire lopration inverse de la base 16 la base 2.

Exemple :
(B 3 0, 1 A)16
(1011 0011 0000, 0001 1010)2
II- Conversions Intercode

1-1 Conversion du code binaire (naturel) en code de Gray (binaire rflchi)
Pour chaque chiffre du nombre transformer, on le transcrit tel que ou bien on le remplace
par son complment selon que ce chiffre est prcd dun 0 ou dun 1.
Exemple :
Binaire :
Gray
001101
0100100
01011
110110
2-2 Conversion du code de Gray au code binaire

On part de gauche droite, on transcrit chaque chiffre tel que ou on le remplace par son
complment selon que le chiffre prcdent obtenu de lquipement binaire est un 0 ou un 1.
Exemple :
Gray
10110
100101100111
Binaire :
011011
0111001000101
ESA180BRT
EXERCICE PRATIQUE
OBJECTIF : B
DURE :
120 min.
- Objectif poursuivi : Effectuer des conversions entre des bases numriques et des codes.
Description sommaire de lactivit :
- Le stagiaire doit : Effectuer les conversions interbase, intercode, base / code, code / base avec
exactitude en effectuant des exercices.
ESA180BTP
EXERCICE PRATIQUE
OBJECTIF : B
DURE :
120 min.
Exemple 1 : Donner lquivalent dcimale des nombres octaux suivants :

a/
b/
c/
d/
= ()10
(72)8
(1251)8 = ()10
(17,3)8 = ()10
(512,65)8 = ()10
Exemple 2 : Donner lquivalent octal des nombres dcimaux suivants :

a/
b/
c/
d/
(96)10
(19,25)10
(728,5)10
(129)10
= ()8
= ()8
= ()8
= ()8
Exemple 3 : Donner lquivalent octal des nombres binaires suivants :

a/
b/
c/
d/
(11)2
= ()8
(10110)2
= ()8
(100011011000,1101)2 = ()8
(11111101101)2
= ()8
Exemple 4 : Trouver lquivalent binaire des nombre octaux suivants :

a/
b/
c/
d/
(5)8
(63)8
(674)8
(152)8
= ()2
= ()2
= ()2
= ()2
Exemple 5 : Convertir les nombres hexadcimaux suivants en dcimale :

a/
b/
c/
d/
(18)16
= ()10
(A2)16
= ()10
(FEE)16 = ()10
(AC,2)16 = ()10
Exemple 6 : Trouver lquivalent hexadcimale des nombres dcimaux suivants :

a/
b/
c/
d/
(72)10
(86,31)10
(122)10
(716,40)10
ESA180BTP
= ()16
= ()16
= ()16
= ()16
EXERCICE PRATIQUE
Exemple 7 : Donner lquivalent hexadcimale des nombres binaires suivants :

a/
b/
c/
d/
(101)2
(11011)2
(101110111,1100)2
(111101111,1011101)2
= ()16
= ()16
= ()16
= ()16
Exemple 8 : Donner lquivalent binaire des nombres hexadcimaux suivants :

a/
b/
c/
d/
(18)16
(A2)16
(CAFE)16
(A25,5E)16
= ()2
= ()2
= ()2
= ()2
Exemple 9 : Donner lquivalent BCD des nombres dcimaux suivants :

a/
b/
c/
d/
(8)10 = ()BCD
(17)10 = ()BCD
(128)10 = ()BCD
(92)10 = ()BCD
Exemple 10 : Trouver lquivalent dcimale des codes BCD suivants :

a/
b/
c/
d/
(101)BCD
(110100)BCD
(10100110111)BCD
(1000100111)BCD
= ()10
= ()10
= ()10
= ()10
Exemple 11 : Donner lquivalent en code Gray des nombres binaires suivants :

a/
b/
c/
d/
(11)2
(1011)2
(10111)2
(11111011101)2
= ()Gray
= ()Gray
= ()Gray
= ()Gray
Exemple 12 : Donner lquivalent binaire des codes Gray suivants :

a/
b/
c/
d/
(11)Gray
= ()2
(1011)Gray = ()2
(10111)Gray = ()2
(110110)Gray = ()2
ESA180BTP
EXERCICE PRATIQUE
Exemple 13 : Faites la conversion binaire dcimale des nombres fractionnaires suivants :

a/
b/
c/
d/
(1,1)2
(10,1011)2
(111,111101)2
(1011,00101)2
= ()10
= ()10
= ()10
= ()10
Exemple 14 : Faites la conversions dcimal binaire des nombres suivants :

a/
b/
c/
d/
(12,5)10
(154,75)10
(26)10
(172,125)10
ESA180BTP
= ()2
= ()2
= ()2
= ()2
RSUM DE THORIE
OBJECTIF : N3
DURE :
1H 30min.
- Objectif poursuivi : Expliquer les fonctions logiques de base ainsi que leur table de vrit.

Ce rsum thorique comprend lexplication des fonctions de base telles que les fonctions OUI,
ET, OU, NON, OU EXCUSIF, NON ET, NON OU, la symbolisation utilise, le tableau des
combinaisons ainsi que les tables de vrits.
ESA1803RT
RSUM DE THORIE
OBJECTIF : N3
I-
DURE :
1H 30 min.
Principales fonctions logiques

1-1-
Fonction galit OUI
Soit le schma contacts suivant :

L
La lampe est ltat 1 (allume) si, et seulement si, a est ltat 1 (ferm).
On crit : F = a
Conclusion : La sortie est ltat 1 si, et seulement si lentre est ltat 1.
1-2-
Fonction inverse NON

a
La lampe L est ltat 1 (allum) si, et seulement si, il ny a pas daction sur la variable a
(donc ferm).
On crit : F = a
Conclusion : La sortie est ltat 1 si, et seulement si, lentre est ltat 0.
1-3-
Fonction produit logique ET

a
La lampe L est ltat 1 (allum) si, et seulement si, a ET b sont ltat 1 (ferms).
On crit : F = a b
Conclusion : La sortie est ltat 1 si, et seulement si, toutes les entres sont ltat1.
ESA1803RT
RSUM DE THORIE
1-4-
Fonction somme logique OU

a
La lampe L est ltat 1 (allum) si , et seulement si, a OU b sont ltat 1(ferm).

On crit : F = a + b
Conclusion : La sortie est ltat 1 si, et seulement si, une ou plusieurs entres sont ltat 1.
1-5-
Fonction OU EXCLUSIF

a
ou encore :
b
a
a
Cest le schma dun montage va et

vient
La lampe L est ltat 1 (allum) si, et seulement si, il y a une action sur a ou sur b .
On crit : F = a b
Conclusion : La sortie est ltat 1 si, et seulement si, une seule entre est ltat 1.
ESA1803RT
RSUM DE THORIE
1-6-
Fonction NON ET (NAND)
a
L
La lampe L est ltat 0 (teinte) si, et seulement si, les deux variables a et b sont ltat 1
(actionnes).
Conclusion : La sortie est ltat 0 si, et seulement si, toutes les entres sont ltat 1.
1-7-
Fonction NON OU (NOR)
La lampe L est ltat 1 si, et seulement si, les deux variables a et b sont ltat 0 (non
actionnes).
Conclusion : La sortie est ltat 1 si, et seulement si, toutes les entres sont ltat 0.
ESA1803RT
RSUM DE THORIE
II-
Symbolisation
Symboles
Fonction
NFC03-212
F= A
OUI :
F= A
NON :
Amricain
A
ET :
(AND)
F = A B
A
B
&
F
B
OU :
(OR)
F = A+ B
F
B
NON ET :
(NAND)
F = A B
NON OU :
(NOR)
F = A+ B
A
B
OU exclusif :
F = A B
&
F
B
F
B
A
B
ESA1803RT
F
B
RSUM DE THORIE
III-
Tableau des combinaisons

Une fonction F peut dpendre de n variables dentres.
2n combinaisons possibles de ces n variables dentres.

On peut construire un tableau de ces combinaisons comportant autant de colonnes que de
variables dentres et autant de lignes que de combinaisons.
Pour le remplir, il suffit dcrire pour chaque ligne lquivalent binaire des nombres dcimaux
n
compter de 0 (2 1).
Exemple :
a)
2 variables A et B 2 = 4 combinaisons compter de 0 3.

A
0
0
1
1
b)
B
0
1
0
1
Lquivalent binaire de 0
3 variables A, B et C 2 = 8 combinaisons compter de 0 7.
0
1
2
3
4
5
6
7
ESA1803RT
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
RSUM DE THORIE
IV-
Tables de vrit
On appelle table de vrit, un tableau qui indique pour chacune des combinaisons possibles
des variables dentre la valeur de la variable de sortie.
Exemples :
A/ Fonction OUI :
A
0
1
F
0
1
F
0
1
A
1
0
B/ Fonction NON :
C/ Fonction ET 2 variables :
A
0
0
1
1
B
0
1
0
1
F
0
0
0
1
B
0
1
0
1
F
0
1
1
1
D/ Fonction OU 2 variables :
A
0
0
1
1
ESA1803RT
RSUM DE THORIE
E/ Fonction OU EXCLUSIF 2 variables :

A
0
0
1
1
B
0
1
0
1
F
0
1
1
0
F/ Fonction NON ET 2 variables :

A
0
0
1
1
B
0
1
0
1
F
1
1
1
0
G/ Fonction NON OU 2 variables :

A
0
0
1
1
ESA1803RT
B
0
1
0
1
F
1
0
0
0
EXERCICE PRATIQUE
OBJECTIF : N3
DURE :
60 min.
- Objectif poursuivi : Expliquer les fonctions logiques de base ainsi que leur table de vrit.

- Le stagiaire doit : raliser de schmas contacts pour expliquer les fonctions de base telles que
OUI, NON, ET, OU, OU exclusif, NON ET, NON OU et tablir le tableau des combinaisons ainsi
que leur table de vrit.
- Lieu de lactivit : Atelier dlectricit.

-
2 commutateurs va et vient C6;

Une lampe 220V, 60W;
Une source dalimentation 220V AC;
2 interrupteurs C1.
- Directives particulires : - Le travail se fait en quipe de 2 stagiaires pour lexercice 4.
ESA1803TP
EXERCICE PRATIQUE
OBJECTIF : N3
DURE :
60 min.
Exercice 1 :
L
1.
2.
3.
4.
5.
Raliser le montage.
Distinguer les entres et les sorties de ce montage.
Dresser le tableau de combinaisons correspondant.
Raliser chacune de ces combinaisons et noter ltat de la sortie.
Dresser donc la table de vrit correspondante.
Exercice 2 :
a
Mmes questions que lexercice 1.

Exercice 3 :
a

Exercice 4 :
b
a
a
ESA1803TP
RSUM DE THORIE
OBJECTIF : C
DURE :
1h 30min.
- Objectif poursuivi : tablir les tables de vrit dun circuit.

Ce rsum thorique permet au stagiaire de construire selon les rgles prescrites les tables de
vrit dun circuit avec exactitude des rsultats et dtablir les quations logiques correspondantes.
- Lieu de lactivit : Salle de cours .
ESA180CRT
RSUM DE THORIE
OBJECTIF : C
DURE :
1h 30 min.
I Rgles de construction
La table de vrit est une compilation, sous forme de tableau, de tous les tats
logiques de la sortie en fonction des tats logiques des entres.
Les tapes suivre pour construire une table de vrit :
-
crire, sur une premire ligne, le nom des variables dentres et celui de variable de
sortie;
Diviser le tableau en un nombre de colonnes gal au total des entres et de la sortie;
Dterminer le nombre de combinaisons possibles laide des variables dentre : soit
2nombre dentre
Tracer des lignes horizontales en un nombre gal au nombre de combinaisons possibles;
Remplir chaque ligne par une combinaisons possible des variables dentre : a revient
n
compter en binaire de 0 (2 1);
Inscrire, dans la colonne sortie , la valeur de la fonction pour chaque combinaison.
Exemple : Soit S = A B + B C table de vrit 3 variables dentre.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
0
0
1
0
0
1
1
II- criture dune quation partir dune table de vrit

Il existe 2 mthodes :
2-1 Produit de sommes :
On considre les lignes de la table de vrit dont la sortie est ltat logique 0
sous forme dune somme logique OU .
Les parties dquation ainsi obtenues peuvent tre runies par le produit logique ET .
ESA180CRT
RSUM DE THORIE
Exemples :
1- Soit la table de vrit suivante 2 variables :
A
0
0
1
1
B
0
1
0
1
1E ligne :
S
0
1
1
0
( A+ B )
4 ligne : A + B
quation :
S = A+ B ( A+ B )
2- Soit la table de vrit suivant 3 variables :

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
1
0
1
0
1
1
0
1
2e ligne : A + B + C
quation :
) (
S = A + B +C A + B +C
(A+ B +C )
Remarque :
Variable = 1
Variable = 0
Variable
Variable
2-2 Somme de produits :

On considre les lignes de la table de vrit dont la sortie est ltat logique 1
sous forme dun produit logique ET .
Les parties dquation ainsi obtenues peuvent tre runies par la somme logique OU .
Exemples :
1.
A
0
0
1
1
ESA180CRT
B
0
1
0
1
S
0
1
1
0
( )
3 ligne : ( A B )
2e ligne : A B
)( )
Lquation : S = A B + AB
RSUM DE THORIE
2.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
1
0
1
0
1
1
0
1
(
)
3 ligne : ( A B C )
5 ligne : ( A BC )
6 ligne : ( A BC )
1eligne : A BC
e
lquation :
(
) (
) (
( ABC ) + ( ABC )
S = A B C + A B C + A B C +
8eligne : ( A BC )
III quivalence entre le rsultat dun produit de sommes est gal celui dune somme
de produits
Le rsultat dun produit de sommes est gal celui dune somme de produits.
Exemple :
A
0
0
1
1
B
0
1
0
1
S
0
1
0
1
Somme de produits
S = A B + A B
Produit de sommes
S =( A+ B ) A+ B
(1)
(2)
Preuve de lgalit de ces deux quations (1) et (2) :

(1)
ou bien :
ESA180CRT
S = A B + A B
= A+ A B
(Distributivit L5)
= 1 B
= B
( T8 : Complmentarit)
( T3 : lment neutre)
S = A B + A B
=B
( L9 : Expansion)
RSUM DE THORIE
(2)
S =( A+ B ) A+ B
=B
(L10 : Expansion)
ou bien :
S =( A+ B ) A+ B
ESA180CRT
= A A+ A B + A B + B B
(Distributivit L6)
= 0 + A B + A B + B
= B+B
=B
(T7, T5)
(L9 : Expansion)
(T6 : Idempotence)
EXERCICE PRATIQUE
OBJECTIF : C
DURE :
60 min.
- Objectif poursuivi : tablir de tables de vrit dun circuit.

- Le stagiaire doit construire selon des rgles prescrites les tables de vrit dun circuit, et dtablir
les quations logiques correspondantes avec exactitude des rsultat en effectuant les exercices qui
suivent.
ESA180CTP
EXERCICE PRATIQUE
OBJECTIF : C
DURE :
60 min.
Exercice 1
Construire les tables de vrit des quations suivantes :
a)
S = A B
c)
S = A( B + C
b)
S = A+ B
d)
S = A+ BC
Exercice 2
A partir des tables de vrit suivantes, crire lquation laide de la mthode de la somme
de produits et celle du produit de sommes.
a)
A
0
0
1
1
B
0
1
0
1
S
1
0
1
1
B
0
1
0
1
C
1
0
0
1
Somme de produits :
Produit de sommes :
b)
A
0
0
1
1
Somme de produits :
Produit de sommes :
c)
A
0
0
0
0
1
1
1
1
ESA180CTP
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
0
Somme de produits :
Produit de sommes :
EXERCICE PRATIQUE
Exercice 3
A partir de la description du circuit, tablir la table de vrit correspondante et tablir
son quation logique en choisissant le type dcriture (S. O. P. ou P. OS. )
a) Une lampe claire si on agit sur un bouton poussoir A ou si on agit sur un bouton poussoir
B. Elle nclaire pas sil ny a pas daction ni sur A ni sur B, ou sil y a action la fois sur A
et sur B.
b) Une perceuse peut fonctionner (c--d que lon peut mettre son moteur en marche) dans les
seuls cas suivants :
-
Sil y a une pice, dans un tau et si cet tau est serr.

Sil ny a pas de pice, tau serr ou non.
c) Le systme de commande de louverture de la porte du garage dun htel :

-
ESA180CTP
Pour lentre dans le garage : avec lautorisation dentre dlivre depuis son
bureau, par le rceptionniste et la demande de laccs du client, le systme
douverture de la porte est actionn.
Pour la sortie du garage : seul la demande de sortie du client est ncessaire
pour ouvrir la porte.
RSUM DE THORIE
OBJECTIF : D
DURE :
4H
- Objectif poursuivi : Rduire des quations par la mthode de Karnaugh.
- Le stagiaire doit : rduire des quations logiques par la mthode de Karnaugh en utilisant un
regroupement optimal des variables.
ESA180DRT
RSUM DE THORIE
OBJECTIF : D
DURE :
4H
I- Transposition dune quation logique dans un diagramme de Karnaugh

1-1 Diagramme de Karnaugh
Cest un diagramme qui reprend les indications de la table de vrit pour les mettre
sous une autre forme. Le nombre de cases est gal au nombre de lignes de la table de vrit, ou
encore au nombre de combinaisons des variables dentre.
Exemples :
a)
1 variable dentre A
2 combinaisons = 2 cases.
b)
2 variables dentre A et B
A
B
c)
3 variables dentre A, B, et C
AB
C
d)
4 variables dentre A. B. C. et D
AB
CD
ESA180DRT
RSUM DE THORIE
1-2 Disposition des combinaisons lintrieur du diagramme de Karnaugh

Pour pouvoir simplifier par suite lquation partir du diagramme de Karnaugh, il faut
quune seule variable change dtat pour deux cases adjacentes. On utilise donc le code Gray au lieu
du code binaire.
Exemples :
1.
A
A
0
0
1
1
1234-
B
0
1
0
1
0
0
1
00
AB
10
AB
01
AB
11
AB
2.
A
12345678-
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
AB
C
00
0 000
01
1
010
11
3
110
10
7
100
ABC ABC A BC ABC
1 001
011
101
ABC A BC A BC ABC
111
3.
12345678910111213141516-
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
ESA180DRT
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
AB
CD
00
01
1
11
10
13
00 0000 0100 1100 1000

A BC D A B C D A B C D A B C D
2
14
10
01 0001 0101 1101 1001
A B C D ABC D A B C D A B C D
4
16
11 0011 0111 1111 1011

A B C D A B C D A BC D
3
10
0010
15
0110 1110
12
AB C D
1010
11
A B C D A BC D A B C D A B C D
RSUM DE THORIE
1-3 Transposition dune quation logique dans un diagramme de Karnaugh

Exemples :
a/ Soit lquation : S = A+ B
- Table de vrit
1
2
3
4
A
0
0
1
1
- Diagramme de Karnaugh
B
0
1
0
1
S
0
1
1
1
A
B
1
1
1
2
b/ Soit lquation : S = AC + BC
- Diagramme de Karnaugh
- Table de vrit
AB
1
2
3
4
5
6
7
8
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
0
1
0
1
0
1
0
00
01
1
10
7
1
4
11
3
1
8
II Simplification dune quation par le diagramme de Karnaugh

2.1
Cases adjacentes
Deux cases sont adjacentes lorsquelles sont situes cte cte, que ce soit lhorizontale
ou la verticale. De plus, une seule variable doit changer dtat pour que deux cases soient
considres comme adjacentes.
ESA180DRT
RSUM DE THORIE
Exemples :
AB
CD
00
01
11
10
00
01
Cases adjacentes
11
10
cases adjacentes
2.2
cases non adjacentes
Rgles de regroupement
Le regroupement des cases adjacentes permet de rduire une quation logique le plus
simplement possible. Pour ce faire, certaines rgles doivent tre respectes :
Rgle 1 : Le regroupement des cases adjacentes doit se faire par puissance de deux :
0 1 2 3
2 , 2 , 2 , 2 , .(1, 2, 4, 8 .)
Exemples :
a)
b)
A
B
A
0
case unique
groupement de deux
c)
AB
C
00
01
11
10
groupement de quatre
ESA180DRT
RSUM DE THORIE
d)
AB
CD
00
01
11
10
00
01
11
10
groupement de huit
Rgle 2 : Les cases appartenant au mme groupement doivent avoir la mme valeur binaire
de la variable de sortie. (voir les exemples prcdents).
Rgle 3 : La longue et la hauteur des groupement doivent tre des puissances de deux.
Exemple :
AB
CD
00
01
11
10
00
01
11
10
2 ou 4
2 ou 1
ESA180DRT
2 ou 2
RSUM DE THORIE
Rgles 4 : Les regroupements de quatre casses ou plus doivent tre disposs symtriquement
par rapport lun des axes du diagramme.
Exemples :
A ne pas faire
A faire
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
00
01
01
11
11
10
10
Rgles 5 : Les cases des extrmits de gauche peuvent tre regroupes avec celles de droite,
avec celles des bords haut ou encore avec celles du bas.
Exemples :
a)
b)
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
00
01
01
11
11
10
10
ESA180DRT
RSUM DE THORIE
Rgle 6 : Les quatre cases des 4 coins dun diagramme de Karnaugh peuvent tre
regroupes.
Exemples :
A faire
AB
CD
00
A ne pas faire
01
11
10
AB
CD
00
01
11
10
00
00
01
01
11
11
10
10
III criture des quations partir de regroupement

A/ Somme de produits
Chaque regroupement de 1 donne le produit logique des variables dentre qui nont pas
chang dtat. Lensemble de ces regroupements est une somme logique.
Rgle : B = 1
B=0
On la reprsente par B ;
On la reprsente par B .
Exemples :
a)
AB
CD
00
groupement 2
01
11
10
00
01
11
10
groupement 1
groupement 3
ESA180DRT
RSUM DE THORIE
Groupement 1 : A et B changent dtat

Lquation du groupement : C D
C = 0 et D = 1 ne changent pas dtat
Groupement 2 : A et D changent dtat
Lquation du groupement : BC
B = 1 et C = 0 ne changent pas dtat
Groupement 3 : A = 0, B = 0, C = 1 et D = 0
ne change pas dtat
Lquation du groupement :
A BC D
S =C D + BC + A BC D
Do lquation finale :
b)
AB
CD
00
01
11
10
00
01
groupement 1
11
groupement 2
10
groupement 3
Groupement 1 : A D
Groupement 2 : C D
S = A D +C D + A B
Groupement 3 : A B
ESA180DRT
RSUM DE THORIE
B/ Produit de sommes
Chaque regroupement de 0 donne la somme logique des variables dentre qui nont pas
chang dtat. Lensemble de ces regroupements est un produit logique.
On la reprsente par B ;
On le reprsente par B.
Rgle : B = 1
B=0
Exemples :
a/
AB
CD
00
01
11
10
00
01
11
10
groupement 1
groupement 2
Groupement 1 : A, B ne changent pas dtat (A = 0, B = 0)

Lquation du
groupement : A+ B
C et D changent dtat
Groupement 2 : A, B ne changent pas ltat (A = 1, B = 1)
Lquation du
groupement : A+ B
C et D changent
Do lquation finale : S =( A+ B ) A+ B
ESA180DRT
10
RSUM DE THORIE
b/
AB
CD
00
01
11
10
00
01
11
10
Un seul groupement : A change dtat

B, C et D ne changent pas dtat
(B = 1, C = 1, D = 0)
Lquation du
groupement :
B +C + D
Do lquation finale : S = B +C + D
ESA180DRT
11
EXERCICE PRATIQUE
OBJECTIF : D
DURE :
4H
- Objectif poursuivi : Rduire des quations par la mthode de Karnaugh.
- Le stagiaire doit : rduire des quations logiques par la mthode de Karnaugh en utilisant un
regroupement optimal des variables.
ESA180DTP
EXERCICE PRATIQUE
OBJECTIF : D
DURE :
4H
Ex 1 : laborer des diagrammes de Karnaugh la droite des tables de vrit qui suivent :
A/
A
0
0
1
1
B
0
1
0
1
S
1
1
0
1
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
1
0
1
1
0
0
1
0
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
0
1
1
0
1
0
1
B/
C/
ESA180DTP
EXERCICE PRATIQUE
Ex 2 : tablir le diagramme de Karnaugh correspondant lquation suivant :

S = AC + A B + A BC
Ex 3 : crire les quations correspondants aux regroupements de cases des diagrammes de

Karnaugh suivants :
a/
AB
CD
00
01
11
10
00
01
11
10
S=
b/
A
B
S=
c/
A
B
S=
d/
A
B
ESA180DTP
S=
EXERCICE PRATIQUE
e/
A
B
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
S=
f/
AB
C
S=
g/
AB
C
S=
h/
AB
C
S=
i/
AB
C
ESA180DTP
S=
EXERCICE PRATIQUE
j/
AB
CD
00
01
11
10
00
01
11
10
01
11
10
S=
k/
AB
CD
00
00
01
11
10
01
11
10
S=
l/
AB
CD
00
ESA180DTP
00
01
11
10
S=
EXERCICE PRATIQUE
Ex 4 : A partir des diagrammes de Karnaugh suivant, effectuer les regroupements et crire

lquation logique correspondante :
a/
A
B
00
01
11
10
00
01
11
10
00
01
11
10
S=
b/
AB
C
S=
c/
AB
C
S=
d/
AB
C
ESA180DTP
S=
EXERCICE PRATIQUE
e/
AB
C
00
01
11
10
S=
f/
AB
CD
00
01
11
10
00
01
11
10
01
11
10
S=
g/
AB
CD
00
ESA180DTP
00
01
11
10
S=
EXERCICE PRATIQUE
h/
AB
CD
00
01
11
10
00
01
11
10
01
11
10
S=
i/
AB
CD
00
00
01
11
10
S=
Ex 4 : Pour chacune des quations logiques suivantes, tablir le diagramme de

Karnaugh. Effectuer les regroupements et crire lquation logique simplifie correspondante.
a)
S = A BC + A BC + A BC + A BC
b)
S = A BC D + A BC D + A BC D + A BC D + A BC D + A BC D + A BC D
c)
S = A B + A B + A B
ESA180DTP
RSUM DE THORIE
OBJECTIF : E
DURE :
180 min.
- Objectif poursuivi : Traduire des quations en schmas.

- Ce rsum thorique permet au stagiaire de traduire des quations en schmas clairs avec
conformit du schma avec lquation.
- Lieu de lactivit : Salle du cours.
ESA180ERT
RSUM DE THORIE
OBJECTIF : E
I-
DURE :
180 min.
Schmas logiques : Gnralits
Un schma logique est la reprsentation graphique de lquation dune ou plusieurs

variables de sortie grce aux oprateurs de base vus prcdemment (ojectif3).
On distingue 3 types de schmas logiques :
- Le 1er type comprend des oprateurs NON, ET, OU;
- Le 2me type ne comprend que des oprateurs NON ET (NAND);
- Le 3me type ne comprend que des oprateurs NON OU (NOR).
II-
Diffrents types de schmas logiques
2-1 Schma logique comprenant des oprateur NON, ET,OU

-
Pour traduire une quation en schma logique avec ces oprateurs, il faut :
Dterminer le nombre doprateurs NONcompter le nombre des variables complimentes.
Dterminer le nombre doprateurs ET compter le nombre de groupes de produits logiques et

dduire le nombre dentres ncessaires sur chaque oprateur.
Dterminer le nombre doprateur OU compter le nombre de groupes de sommes logiques et

dduire le nombre dentres ncessaires sur chaque oprateur.
Relier les diffrents oprateurs de base.

Exemples :
a)
R1 = B1B2 B3 + B4 B1B5 + B4 B2 B3
Nombre doprateurs NON : 4;

Nombre doprateurs ET : 3 3 entres;
Nombre doprateurs OU : 1 3 entres.
)(
)(
R1 = B1B2 B3 + B4 B1B5 + B4 B2 B3
K
K
{
NON
K
K
{
NON
K
K K
K
{
{
NON
NON
K
K
K
K K
K
K
K K
K
K
K
1
4
2
4
3
1
4
2
4
3
1
4
2
4
3
ET
ET
ET
K
K
K4
K4
K2
KK
K4
K4
K3
K
1K
4K
4
4
4K
4K
4
OU
Lquation comporte deux fois B3 ; pour les obtenir, il suffit dutiliser un seul oprateur NON ,
do 3 oprateurs NON au lieu de 4.
ESA180ERT
RSUM DE THORIE
Schma logique :
B5
B4 B3
B2 B1
B1
B4 B1 B5
B1 B2 B3
R1
B3
B3 B2 B4
B4
ESA180ERT
RSUM DE THORIE
b)
R1 = B1B2 (B3 + B4 )+ B5 (B3 + B4 + B1 )
Nombre doprateurs NON : 1;

Nombre doprateurs OU : 3;
Nombre doprateurs ET : 2.
R1 = B1B2 (B3 + B4 )+ B5 (B3 + B4 + B1 )

K
K K
K3
K
{
12
NON
K
KK
K
1K
42
43
OU
OU
K
KK
K KKKKKK
1K
4K
42
4K
4
3
142
4 43
4
ET
ET
K
K
K4
K4
K2
KK
K4
K4
K3
K
1K
4K
4
4
4K
4K
4
OU
Schma logique
B5
B4 B3 B2 B1
B2
B3+B4
B1 B2 ( B3+B4 )
B1
R1
B1+B3+B4
B5
ESA180ERT
B5 (B1+B2 +B4)
RSUM DE THORIE
2-2 Schma logique ne comprenant que des oprateurs NON ET

Pour raliser ce schma, il faut les deux conditions suivantes :
- lquation ne doit comporter que des ET logiques
transformer lquation en
appliquant les thormes de De Morgan.
- lquation doit tre entirement recouverte par une barre
utiliser les proprits de la
ngation S=S .
Exemples :
R1 = B1B2 B3 + B4 B1B5 + B4 B2 B3
a)
Transformation des OU logiques en ET logique en appliquant le thorme de De Morgan :
R1 = R1 = B1B2 B3 + B4 B1B5 + B4 B2 B3 = B1B2 B3B4 B1B5 B4 B2 B3

Il y a huit barres
8 oprateurs NON ET.
R1= B1B2 B3B4 B1B5B4 B2 B3

K
K
{
NON ET
K
K K
K
{
{
NON ET
NON ET
K
K
{
NON ET
K
K
K
K K
K
K
K K
K
K
K
1
4
2
4
3
1
4
2
4
3
1
4
2
4
3
NON ET
NON ET
NON ET
K
K
K4
K4
K2
KK
K4
K4
K3
K
1K
4K
4
4
4K
4K
4
NON ET
ESA180ERT
RSUM DE THORIE
Schma logique
B5 B4 B3 B2
B1
B4
B4 B2 B3
B2
B3
B1 B2 B3
B2
R1
B1
B1
B4
B5
B4 B1 B5
R1 = B1B2 (B3 + B4 )+ B5 (B3 + B4 + B1 )
b)
Transformation :
)
( ) (
R = B B (B B )+ B (B B B )
R = R = B B (B B )+ B (B B B )
R = B B ( B B ) B ( B B B )
R1 = B1B2 B3 + B4 + B5 B3 + B4 + B1
1
NON ET NON ET NON ET NON ET NON ET
K
K K
K
K
K
{
1
4
2
4
3
NON ET
NON ET
K
KK
K
1K
42
43
NON ET
K
KK
K K
KK
K
1K
4K
42
4K
4
3
1K
4K
42
4K
4
3
NON ET
NON ET
K
K
K4
K4
K2
KK
K4
K4
K3
K
1K
4K
4
4
4K
4K
4
NON ET
ESA180ERT
RSUM DE THORIE
Schma logique
B5 B4 B3 B2 B1
B5
B1
B5 (B1 B3 B4)
B3
B1 B3 B4
B4
R1
B3 B4
B2
B1
B1 B2 (B3 B4)
2-3 Schma logique ne comprenant que des oprateurs NON OU

Pour raliser ce schma il faut les deux conditions suivantes :
- lquation ne doit comporter que des ou logiques
transformer lquation en
appliquant les thormes de Morgan.
- lquation doit tre entirement recouverte par une barre
utiliser les proprits de la
ngation : S=S
Exemples :
a)
ESA180ERT
R1 = B1B2 B3 + B4 B1B5 + B5 B2 B3
RSUM DE THORIE
R1 = B1B2 B3 + B4 B1B5 + B4 B2 B3
R1 = B1 + B2 + B3 + B4 + B1 + B5 + B4 + B2 + B3
R1 = R1 = B1 + B2 + B3 + B4 + B1 + B5 + B4 + B2 + B3
K
{
NON OU
K
{
NON OU
K
{
NON OU
K
{
NON OU
K
{
NON OU
K
KK
K K
KK
K K
KK
K
1K
42
43
1K
42
43
1K
42
43
NON OU
NON OU
NON OU
K
K
K4
K4
KK
K
K4
K4
K4
KK
K
K
1K
4K
4
4
4
4
2
4K
4K
4
4
3
NON OU
K
K
K4
K4
KK
K
K4
K4
K4
KK
K
K
1K
4K
4
4
4
4
2
4K
4K
4
4
3
NON OU
Schma logique
B5B4B3B2 B1
B4
B3
B4+B2+B3
B2
B1
B1+B2+B3
R1
R1
B3
B4
B1
B4+B1+B5
B5
ESA180ERT
RSUM DE THORIE
b)
R1 = B1B2 (B3 + B4 )+ B5 (B3 + B4 + B1 )
Transformation :
R1 = B1B2 (B3 + B4 ) + B5 (B3 + B4 + B1 )
R1 = B1 + B2 + B3 + B4 + B5 + B3 + B4 + B1
R1 = R1 = B1 + B2 + B3 + B4 + B5 + B3 + B4 + B1
K
{
NON OU
K
K3
K
12
NON OU
K
{
NON OU
K
KK
K
1K
42
43
NON OU
K
K
K4
K4
K3
K K
K
K4
K4
K3
K
1K
4K
4
2
1K
4K
4
2
NON OU
NON OU
K
K
K4
K4
KK
KK
K4
K4
K4
K3
K
1K
4K
4
4
42
4K
4K
4
NON OU
K
K
K4
K4
KK
KK
K4
K4
K4
K3
K
1K
4K
4
4
42
4K
4K
4
NON OU
Schma logique
B5 B4
B3 B2 B1
B1
B2
B1+B2+(B +B4)
3
B3+B4
R1
R1
B5
B5+(B3+B +B1)
4
B3+B4+B1
ESA180ERT
EXERCICE PRATIQUE
OBJECTIF : E
DURE :
2H
- Objectif poursuivi : Traduire des quations en schmas logiques.

Le stagiaire doit : traduire des quations logiques en schmas logiques clairs avec une slection
des oprateurs.
- Lieu de lactivit : Salle du cours.
ESA180ETP
EXERCICE PRATIQUE
OBJECTIF : E
DURE :
2H
Le stagiaire doit faire les exercices suivants :
Exemple1 :
Traduire les quations suivantes en schmas logiques comprenant des oprateurs NON,
ET,OU :
a) S = A B + BC +C D
b) S = A B + A BC + A BC
c) S = BC D + AC D + AC D + A BC + A BC + A B D
d) S = AC + BC
Exemple 2 :
Traduire les mmes quations que lexercice 1 en schmas logiques ne comprenant que des
oprateurs NON ET (NAND).
Exemple 3 :
Traduire les mmes quations que lexercice 1 en schmas logiques ne comprenant que des
oprateurs NON OU (NOR).
ESA180ETP
RSUM DE THORIE
OBJECTIF : N 4
DURE :
2H 30min
- Objectif poursuivi : Reconnatre diffrents composants partir des codes didentification.
Description sommaire du contenu :
Ce rsum thorique reprsente les diffrents composants TTL et CMOS type A et B,

configuration des broches ainsi que la rfrence des fabricants.
- Lieu de lactivit : Salle de cours ou atelier dlectronique.
Directives particulires :
- Montrer aux stagiaires des C.I. type T.T.L et type C.M.O.S avec leurs fiches techniques pour
connatre lordre de numration des broches.
ESA1804RT
RSUM DE THORIE
OBJECTIF : N 4
I)
DURE :
2H 30min
Les familles logiques et code didentification

Les composants lectroniques peuvent tre de deux familles : TTL ou CMOS.
I-1) Famille TTL (transistor transistoc logic)

a) Elle fait principalement usage de combinaisons de transistors bipolaires pour la fabrication
des circuits intgrs CI.
Ces C.I. sont constitus dun botier qui contient la puce, laquelle est relie lextrieur par
un certain nombre de pattes (ou broches). Ce nombre varie gnralement entre 14 et 28. La
tension dalimentation est +5V.
Figure 1 - Circuit intgr
ESA1804RT
RSUM DE THORIE
b) On peut remarquer quil y a encoche sur des cts du botier. Elle permet de localiser
rapidement le numro de chaque patte et dobtenir un branchement simple et rapide.
Il existe plusieurs formes de botiers pour les circuits intgrs (figure 2).
Figure 2 - Types de botiers
ESA1804RT
RSUM DE THORIE
c) Suivant la gamme de temprature dutilisation, on distingue deux sries des C.I TTL :
- La srie 5400 : gamme de temprature dutilisation militaire indique par 5 (-55, +125C);
- La srie 7400 : gamme de temprature dutilisation gnrale indique par 7 (0,+70C).
d) la famille TTL se subdivise en cinq sous groupes, dont chacun possde ses propres
caractristiques de fonctionnement.
Rien = standard
H=rapide (Hi - Speed)
LS=Schottky faible
L = Faible consommation S= Schottky(Ultra Hi - Speed)
consommation (Lo Pwr Schottky)
(Low Speed)
Exemples :
a) SN 54L121N
SN
5
4
L
121
N
:
:
:
:
:
:
prfix standard;
gamme militaire;
circuit logique;
sous groupe faible consommation;
fonction du circuit intgr;
botier de plastique enfichable 14 ou 16 broches.
b) SN 74LS10J
SN
7
4
LS
10
J
:
:
:
:
:
:
prfix standard;
gamme gnrale;
circuit logique;
sous groupe, Schottky faible consommation;
fonction du circuit intgr (NON ET);
type de botier : botier cramique enfichable DIL 14 ou 16 broches.
c) SN 74LS00
SN
7
4
LS
00
ESA1804RT
:
:
:
:
:
prfix standard;
gamme gnrale;
circuit logique;
(sous groupe), Schottky faible consommation;
fonction du circuit logique (NON ET).
RSUM DE THORIE
I-2) Famille CMOS (Comptementary Mtal Oxyde Semiconductor)

Elle drive principalement des transistors effet de champ. Cette famille se divise en deux
sous groupes :
- le type A, qui peut fonctionner des tensions variant de + 3V +12 V (+15V maximum);
- le type B, qui peut fonctionner des tension variant de +3V + 18V (+20V maximum).
II)
Configuration des broches pour les diffrents modles des C.I

II-1) Circuit intgrs portes NON
Six portes NON : 4069
(CMOS) [CD4069UB]
V DD
14
13
12
11
10
7
V SS

(TTL) [SN74LSD4]
ESA1804RT
V CC
6A
6Y
14
13
12
1A
1Y
5A
5Y
4A
4Y
11
10
2A
2Y
3Y
GND
3A
RSUM DE THORIE

(TTL) [SN74LSD5)]
V CC
6A
6Y
14
13
12
1A
1Y
5A
5Y
4A
4Y
11
10
2A
2Y
3Y
GND
3A
II-2) Circuit intgr Portes ET
Quatre portes ET deux entre : 7408 (TTL) [SN74LSD8]
ESA1804RT
V CC
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
1A
1B
1Y
2A
2B
2Y
GND
RSUM DE THORIE
Trois portes ET trois entres : 7411 (TTL) [SN74LS11]
V CC
1C
1Y
3C
3B
3A
3Y
14
13
12
11
10
1A
1B
2A
2B
2C
2Y
GND
Deux portes ET quatre entres : 7421 (TTL) [SN74H21]
VC C
14
1
1A
ESA1804RT
2D
13
2
1
B
2C
12
3
N
C
NC
11
4
1
C
2A
2Y
10
2B
1
D
1Y
7
GN
D
RSUM DE THORIE
Quatre portes ET deux entres : 4081 (CMOS) [CD4081]
V DD
InD
InD
OutD
OutC
InC
InC
14
13
12
11
10
InA
InA
OutA
OutB
InB
InB
Vss
Trois portes ET trois entres : 4073 (CMOS) [CD4073B]
ESA1804RT
OutA
InA
10
InB
InB
OutB
VSS
VD D
InC
InC
InC
OutC
14
13
12
11
InA
InA
InB
RSUM DE THORIE
Deux portes ET quatre entres : 4082 B (CMOS) [CD4082B]

OutB
InB
InB
InB
InB
NC
14
13
12
11
10
InA
InA
InA
InA
NC
VSS
VD D
OutA
II-3) Circuits intgrs portes OU
Quatre portes OU deux entres : 7432 (TTL) [SN74LS32]
VCC
ESA1804RT
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
1A
1B
1Y
2A
2B
2Y
GND
RSUM DE THORIE
Quatre portes OU deux entres : 4071 (COMS) [CD4071B]
InD
OutD
13
12
InA
InA
VDD
14
InD
OutA
OutC
InC
11
10
OutB
InB
InB
InC
8
7
VSS
Trois portes OU entres : 4075 (CMOS) [CD4075B]
VDD
InC
14
13
12
11
10
InA
InB
InB
InB
InA
ESA1804RT
InC
InC
OutC
OutA
9
InA
8
OutB
VSS
10
RSUM DE THORIE
Deux portes OU quatre entres : 4072 (CMOS) [CD4072B]

OutB
InB
InB
InB
InB
NC
14
13
12
11
10
InA
InA
InA
InA
NC
VSS
VD D
OutA
II-4) Circuits intgrs NON ET

Quatre portes NON ET 2 entres : 4011 (C-MOS) [CD4011
V DD
ESA1804RT
InD
InD
OutD
OutC
InC
InC
14
13
12
11
10
InA
InA
OutA
OutB
InB
InB
Vss
11
RSUM DE THORIE
Trois portes NON ET 3 entres : 4023 (C-MOS) [CD4023]
VD D
InC
InC
InC
OutC
OutA
InA
14
13
12
11
10
InA
InA
InB
InB
InB
OutB
VSS
Deux portes NON ET 4 entres : 4012 (C-MOS) [CD4012]
OutB
InB
InB
InB
InB
NC
14
13
12
11
10
InA
InA
InA
InA
NC
VSS
VD D
OutA
ESA1804RT
12
RSUM DE THORIE
Quatre portes NON ET entres : 7400 (TTL) [SN74LS00]
4B
4A
4Y
3B
14
13
12
11
1B
1Y
V CC
1A
3A
3Y
10
2A
2B
2Y
GND
Trois portes NON ET 3 entres : 7410 (TTL) [SN74LS10]
1Y
3C
3A
3Y
13
12
11
10
1B
2A
2B
2C
2Y
1A
ESA1804RT
1C
14
V CC
3B
GND
13
RSUM DE THORIE
Deux portes NON ET 4 entres : 7420 (TTL) [SN74LS20]
Vss
2D
2C
NC
2B
2A
2Y
14
13
12
11
10
1B
NC
1C
1D
1Y
GND
II-5) Circuits intgrs portes NON OU

Quatre portes NON OU 2 entres : 7402 (TTL) [SN74LS02]
ESA1804RT
Vcc
4Y
4B
4A
3Y
14
13
12
11
10
1Y
1A
2B
2Y
2A
2B
3B
3A
7
GND
14
RSUM DE THORIE
Trois portes NON OU 3 entres : 7427 (TTL) [SN74LS27]
Vcc
1C
1Y
3C
3B
14
13
12
11
10
1B
2A
2B
2C
2Y
GND
1A
3A
3Y
Quatre portes NON OU 2 entres : 4001 (C-MOS) [CD4001]

VDD
ESA1804RT
InD
InD
OutD
OutC
InC
InC
14
13
12
11
10
InA
InA
OutA
OutB
InB
InB
VSS
15
RSUM DE THORIE
Trois portes NON OU 3 entres : 4025 (C-MOS) [CD4025]

VDD
InC
InC
InC
OutC
14
13
12
11
10
InA
InA
InB
InB
InB
OutA
InA
OutB
VSS
Deux portes NON OU 4entres : 4002 (C-MOS) [CD4002]

OutB
InB
InB
InB
InB
NC
14
13
12
11
10
InA
InA
InA
InA
NC
VSS
VD D
OutA
ESA1804RT
16
RSUM DE THORIE
II-6) Circuits intgrs portes Ou exclusif :

Quatre portes OU exclusif 2 entres : 7486 (TTL) [SN 74LS86]
VCC
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
1A
1B
1Y
2A
2B
2Y
GND
Quatre portes OU exclusif 2 entres : 74386 (TTL) [SN74LS386]

VCC
14
ESA1804RT
4B
4A
4Y
3Y
3B
3A
13
12
11
10
1A
1B
1Y
2Y
2A
2B
GND
17
RSUM DE THORIE
Quatre portes OU exclusif 2 entres : 4030 (C-MOS) [CD4030B]
V DD
14
13
12
11
10
GND
II-7) Circuits intgrs portes OUI

Six portes OUI : 4010 (C-MOS) [CD4010B]
VDD
16
15
14
13
12
11
10
GND
ESA1804RT
18
RSUM DE THORIE
Six portes OUI : 4050 (C-MOS) [CD4050B]
NC
NC
16
15
14
13
12
11
10
VDD
Vss
Six portes OUI : 7407/7417 (TTL) [SN7407/SN7417]
ESA1804RT
Vcc
6A
6Y
5A
5Y
4A
14
13
12
11
10
1A
1Y
2A
2Y
3A
3Y
4Y
GND
19
EXERCICE PRATIQUE
OBJECTIF : N 4
DURE :
45min
- Objectif poursuivi : Reconnatre diffrents partir des codes didentification.

Le stagiaire doit : Reconnatre les diffrents composants TTL et C-MOS, configuration des
broches.
- Lieu de lactivit : Atelier dlectronique
Liste du matriel requis :

C.I. TTL : 7400-7402-7404-7405-7408-7407-7411-7420-7421-7427-7432-7486;
C.I. C-MOS : 4001-4002-4011-4012-4023-4010-4030-4069-4071-4072-4073-4075-40814082;
Fiches techniques.
Le travail se fait en quipe de deux stagiaires.

Le rle des formateurs est daider les stagiaires atteindre la comptence attendue.
ESA1804TP
EXERCICE PRATIQUE
OBJECTIF : N 4
DURE :
45min
Les stagiaires doivent reconnatre les diffrents composants prsents par le formateur, les
classer par famille et par type de portes logiques en utilisant les codes didentification.
ESA1804TP
RSUM DE THORIE
OBJECTIF : N 5
DURE :
30 min.
- Objectif poursuivi : Utiliser une sonde logique.

- Ce rsum thorique montre comment utiliser une sonde logique pour dtecter les niveaux
logiques dun circuit et dcider du mode dutilisation de la sonde TTL ou CMOS.
- Lieu de lactivit : Salle de cours ou Atelier dlectronique.
- Si possible, montrer aux stagiaires une sonde logique mode TTL et une autre mode CMOS
(dans ce cas lactivit peut se drouler en atelier).
ESA1805RT
RSUM DE THORIE
OBJECTIF : N 5
1-
DURE :
30min
Gnralits
La sonde logique est un appareil de vrification pour les circuits intgrs portes logiques.
Elle permet de dterminer le niveau (haut ou bas) des entres et des sorties simplement et
rapidement.
La sonde contient gnralement deux DEL (c--d diodes lectroluminescentes) qui sallument
suivant le niveau dtect. Une DEL sallumera donc au niveau haut (high), tandis que lautre
indiquera le niveau bas (low), certains sondes comportent une troisime DEL pour dtecter les
trains dimpulsions (Pulse).
2-
Utilisations
Pour utiliser cet appareil (figure 1), il suffit de placer la pointe directement sur le point de
contact quon dsire mesurer. Il est noter quon ne doit pas laisser traner la pointe de la
sonde sur le circuit, car cela cre des niveaux de tension qui peuvent endommager les circuits
intgrs CMOS non protgs ou produire de mauvais signaux.
Il est noter que lappareil ne peut dtecter des signaux qui changent rapidement (oscillations).
ESA1805RT
RSUM DE THORIE
Figure 1
3-
Les modes TTL, CMOS :
Les niveaux logiques varient selon la famille de C.I. employ. On devra donc dcider du mode
dutilisation de la sonde (ITL ou CMOS) avant de prendre des mesures.
Lutilisation dune sonde TTL sur un circuit CMOS aurait pour effet dendommager la sonde,
alors que dans le cas contraire, la sonde ne pourrait dtecter le niveau haut.
ESA1805RT
EXERCICE PRATIQUE
OBJECTIF : N 5
DURE :
45 min.
- Objectif poursuivi : Utiliser une sonde logique.

Le stagiaire doit : Utiliser une sonde logique pour dtecter les niveaux logiques dun circuit.
- Lieu de lactivit : Atelier dlectronique.

Un circuit logique dj mont disponible TTL ou CMOS ;
Source dalimentation convenable suivant la famille du circuit ;
Sonde logique compatible avec le circuit disponible TTL ou CMOS.
Le travail se fait en quipe de deux stagiaires ;
Le rle des formateurs est daider les stagiaires atteindre la comptence attendue.
ESA1805TP
EXERCICE PRATIQUE
OBJECTIF : N 5
DURE :
45 min.
Pour le circuit logique propos par le formateur, le stagiaire doit :
1- Alimenter le circuit logique en choisissant la source convenable ;

2- En utilisant une sonde logique, dtectez les niveaux des entres et sorties du circuit logique.
Cette dtection doit se faire pour plusieurs positions des interrupteurs logiques qui ralisent
la simulation des entres.
ESA1805TP
RSUM DE THORIE
OBJECTIF : F
DURE :
5H
- Objectif poursuivi : Monter des circuits de base.

- Ce rsum thorique reprsente les techniques de montage des circuits avec une slection
judicieuse des composants, conformit du montage avec le schma et respect des rgles de sant et
de scurit ou travail.
- Lieu de lactivit : Atelier.
-
ESA180FRT
Le formateur doit montrer aux stagiaires une plaque perfore.

Le formateur doit faire le montage et le dmontage de certains
composants sur une plaque perfore.
RSUM DE THORIE
OBJECTIF : F
Dure :
5H
I) Montage des circuits
1-1 Plaque de montage (fig. 1)
Les plaques de montage perfores sont spcialement conues pour les montages temporaires.
Elles sont idales pour exprimenter certains circuits logiques utilisant des circuits intgres TTL
ou C-MOS.
Cette plaque possde des trous perfors interrelis qui forment des lignes indpendantes. Les lignes
verticales sont gnralement employes pour les sources (Vcc pour les circuits intgres TTL et
VDD-Vss pour les C-I.C-MOS), tandis que les lignes horizontales servent au branchement des
divers composants.
ESA180FRT
RSUM DE THORIE
Figure 1
ESA180FRT
RSUM DE THORIE
1-2 Interrupteurs logiques

La simulation des entres se fait laide dun groupe dinterrupteurs miniatures (DIP suitch)
(figure 2). Ce type de composants permet de faire parvenir des signaux hauts (1) ou bas (0)
lentre des portes logiques du circuit.
Figure 2
ESA180FRT
RSUM DE THORIE
1-3 Choix de logique positive ou ngative, visualisation des sorties

La forme que prend la sortie dun circuit permet de faire la diffrence entre les logiques
positive et ngative.
a)
Logique positive
Un circuit est en logique positive lorsque la sortie est branche la massece qui donne
directement la valeur de la sortie.
Cette valeur peut tre visualise par une DEL (diode lectrolumicescente) qui sallume en prsence
dun niveau haut (1) et steint pour un niveau bas (0).
EXEMPLE :
Figure 3
Mais dans ce cas la sortie dbite un courant de charge lev
b)
logique peu recommande.
Logique ngative
Un circuit est en logique ngative lorsque la sortie est relie la source (Vcc) ce qui donne la
valeur de la sortie inverse quon peut rtablir en utilisant un inverseur.
EXEMPLE :
ESA180FRT
RSUM DE THORIE
Figure 4
La rsistance RL limite le courant qui passe par la DEL afin dviter dendommager le circuit :
RL min =
5 V 1 ,5 V
Tension aux bornes de RL
=
= 220
16 m A
Courant maximal des portes logiques
1,5 V = U aux bornes de la DEL.
ESA180FRT
RSUM DE THORIE
1-4 Technique de travail

a- Positionnement des composants
En raison de la commodit et de lesthtique, il est recommand de monter les pices 90
lune par rapport lautre. On ne devrait pas voir de pices places en oblique sur une plaque
perfore (figure 5).
Figure 5 Montage sur plaque perfore
ESA180FRT
RSUM DE THORIE
Lorsquon utilise des C.I. (circuits intgres) , on doit les placer de faon quil ny ait aucun
contact entre les pattes. La faon de faire consiste les placer entre les deux groupes de lignes
horizontales comme sur la figure 6).
Figure 6 Branchement dun C.I.

b- Particularits des montages C.I.
Les fils de branchement doivent tre le plus court possible pour viter les interfrences et
restreindre lencombrement (figure 7).
Figure 7 Longueur des fils
ESA180FRT
RSUM DE THORIE
Les entres flottantes (libres, non utilis) ne sont pas recommandes. On peut soit les brancher
la source en passant par une rsistance de 1K (le meilleur choix), on les branche ensemble
pour nen faire quune (figure 8).
Entr
Sortie
Porte
logique
Entr
Sortie
Porte
logique
1K
+
Source
Figure 8
Branchement la source
(assure un niveau 1)
Branchement une autre entre

(copie le signal dentre)
c- Comment procder pour monter un circuit

-
Sur une feuille simulant la plaque perfore, trouver le meilleur croquis de disposition possible
tout en respectant les techniques de montage des composants et en numrotant les diffrentes
bornes des composants.
Monter les composants sur la plaque perfore en respectant le croquis de disposition finale.
Raliser les branchements entre les composants tout en respectant les techniques de travail (b)
avec une facilit de lire le brochage des C.I et une bonne esthtique.
Figure 9
ESA180FRT
RSUM DE THORIE
1-5 Tension Courant

Lors de la ralisation dun montage, il est important de connatre les possibilits lectriques
dune porte ou tout autre lment logique
Les fiches techniques des circuits TTL donnent les caractristiques suivantes :
Vcc
VDD, et Vss
VIL
VIH
VOL
VOH
= alimentation pour les circuits TTL (+5V);

= alimentation des circuits CMOS (gnralement Vss = 0, VDD =5,ou 10 ou
15 V);
= Low - Level Input Voltage, la tension dentres maximale pour assurer le
niveau bas (0);
= High - Level Input Voltage, la tension dentre minimale pour assurer le
niveau haut (1);
= Low - Level Output Voltage, la tension de sortie maximale pour assurer le
niveau bas (0);
= Low - Level Output Voltage, la tension de sortie minimale pour assurer le
niveau haut (1).
Valeurs des tensions des circuits TTL

Tension
0,8 V(max)
2 V (min)
0,4 V (max)
2,4 V(min)
VIL
VIH
VOL
VOH
Valeurs des tensions des circuits (CMOS)
VIL
VIH
VOL
VOH
ESA180FRT
VDD (5V)
1,5 V
3,5 V
0,05 V
4,95 V
VDD (10V)
3,0 V
7,0 V
0,05 V
9,95 V
VDD (15V)
4,5 V
10,5 V
0,05 V
14,95 V
10
RSUM DE THORIE
On constate que :
VIL = 0,3 VDD
VIH = 0,7 VDD
VOL = 0,05 V
VOH = VDD -0,05 V
Les courants qui assurent le bon fonctionnement des portes logiques sont :
IIL = Low - Level Input Curent dentres maximale pour assurer le niveau de tension VIL
IIH = High - Level Input Curent, le courant dentre maximal pour assurer le niveau de tension
VIH
IOL = Low - Level Output Current, le courant de sortie maximal pour assurer le niveau de
tension VOL
IOH = High - Level Output Curent, le courant de sortie maximal pour assurer le niveau de
tension VOH
Valeurs de courant des circuits TTL
IIL
IIH
IOL
IOH
Courant
-1,6 mA
40 A
16 mA
- 400 A
Valeurs de courant des circuits (MOS)
IIL
IIH
IOL
IOH
ESA180FRT
VDD (5V)
-10 A
10 A
0,05 mA
-0,2 mA
VDD (10)
-10 A
10 A
1,3 mA
-0,5 mA
VDD (15V)
-10 A
10 A
3,6 mA
-1,4 mA
11
RSUM DE THORIE
II) Circuits de base

2-1
Additionneur
Cest un circuit logique qui permet deffectuer laddition des nombres binaires.
a)
Demi-Additionneur
Il ne peut additionner que deux bits ou entres. On lidentifie par DA (Figure 10).
-
Schma logique
Reprsentation simplifie
Figure 10
- Table de vrit
Entres
A
B
0
0
0
1
1
0
1
1
donne la somme ( )= A B
donne le report (C )= A B
Le montage possde 2 sorties
ESA180FRT
Sorties
S
C
0
0
1
0
1
0
0
1
12
RSUM DE THORIE
Exemples daddition :
1
1
+ 1
10
1
+ 0
01
Report (C)
Somme()
Report (C)
Somme()
Pour pouvoir additionner de plus grands nombres binaires, on doit combiner plusieurs DA
pour former des additionneurs complets, quon identifie par AC.
b)
Additionneurs complets
Cest une volution du DA, il possde 3 entes (figure 11).
Figure 11
ESA180FRT
13
RSUM DE THORIE
Table de vrit :
A
0
0
0
0
1
1
1
1
Entres
B
0
0
1
1
0
0
1
1
Sorties
Co
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
C1
0
0
0
1
0
1
1
1
Il est possible de refaire le mme travail en combinant plusieurs AC et en utilisant le report

du premier tage en guise dentre C du second et ainsi de suit. La figure 12 traite laddition de
deux nombres de 4 bits en utilisant des AC.
Figure 12
ESA180FRT
14
RSUM DE THORIE
Les familles CMOS et TTL comportent des additionneurs sous la forme des C.I pour viter
de manipuler une quantit norme de portes logiques (figure 13).
Additionneur complet 4bits CMOS (4008)
Additionneur complet 4 bits TTL (7483A)

Figure 13
ESA180FRT
15
RSUM DE THORIE
2-2 Soustracteurs logiques

Ils ne sont pas trs utiliss dans les domaines industriels. Leur fonctionnement ressemble
normment celui des additionneurs.
a)
Demi-soustracteur
Il est obtenu en ajoutant une porte NON un demi-additionneur.
On lidentifie par les lettres DS (figure 14).
- Schma logique
- Reprsentation simplifie
Figure 14
- Table de vrit
Entres
X
0
0
1
1
On a deux sorties :
Sorties
Y
0
1
0
1
D
0
1
1
0
B
0
1
0
0
D quon pourrait reprsenter par D = X Y

B quon pourrait reprsenter par B = X Y
ESA180FRT
16
RSUM DE THORIE
b)
Soustracteurs complets
Le soustracteur complet est une combinaison de deux DS auquel on a ajout un OU

logique la sortie de la retenue (figure 15).
Figure 15
- Table de vrit
X
0
0
0
0
1
1
1
1
ESA180FRT
Entres
Y
0
0
1
1
0
0
1
1
Sorties
Bo
0
1
0
1
0
1
0
1
D
0
1
1
0
1
0
0
1
B1
0
1
1
1
0
0
0
1
17
RSUM DE THORIE
Il est possible de refaire le mme travail en combinant plusieurs SC en cascade pour raliser
une soustraction binaire de 4 bits ou plus (Figure 16).
Figure 16
Malheureusement, on ne trouve pas des C.I. pour les soustracteurs. Il est cependant possible
dutiliser un artifice mathmatique pou transformer la soustraction en addition et ainsi utiliser des
additionneurs logiques(figure 17).
Figure 17
Il est possible de se servir, par exemple dun C.I TTL 7483 pour monter un circuit
soustracteur.
ESA180FRT
18
RSUM DE THORIE
2-3 Multiplicateur
Exemple de multiplicateur de 2 bits par 4 bits (Figure 18).
Figure 18
ESA180FRT
19
RSUM DE THORIE
Le montage partir des portes logiques de base serait trs difficile et coteux. On utilise
donc des C.I qui contiennent tous les composants ncessaires la ralisation de lopration.
Voici un tableau qui numrer les divers C.I qui servent la multiplication.
TTL
CMOS
Fonction
2 bits par 4 bits
4 bits par 4 bits
4 bits
Multiplicateur BCD
Multiplicateur binaire
Numro
74LS261
74284, 74285, 74S274
40181, 4057
4527
4089
Remarque :
Il existe plusieurs autres circuits logiques de base tels que :
-
Le dcodeur : cest un circuit permettant de convertir pour chacune des combinaisons possibles
dentres, une sortie possible.
Le codeur : cest un circuit logique permettant de convertir un code quelconque en un autre
code.
Le comparateur : cest un circuit permettant de comparer deux nombres binaires ses entres
pour ainsi dsigner lequel des deux est le plus grand.
ESA180FRT
20
EXERCICE PRATIQUE
OBJECTIF : F
DURE :
4H
- Objectif poursuivi : Montrer des circuits de base.

Le stagiaire doit : montrer un circuit de base (additionneur complet) avec une slection judicieuse
des composants et conformit du montage avec le schma.
- Lieu de lactivit : Atelier.

- Source de 5 Vcc;
- Interrupteurs logiques;
- Rsistances de W, 220 [5];
- Plaquette de montage, pinces et fils calibre 22;
- DEL (5);
- Portes logiques :
7408 [ ET ];
7432 [ OU ];
74386 [ OU exclusif ];
7404 [ NON ];
- Additionneur complet 7483A;
- Fiches techniques des circuits intgrs;
- Sonde logique.
Le travail doit se faire en quipe de deux stagiaires

Le rle des formateurs est daider les stagiaires atteindre les critres gnraux et particulire
de performance savoir :
Travail mthodique et minutieux;
Utilisation approprie du matriel;
Montage oprationnel et conforme avec le schma;
Qualit du montage.
ESA180FTP
EXERCICE PRATIQUE
OBJECTIF : F
DURE :
4H
Exercice pratique :
Le but de cet exercice est de comparer un additionneur complet sous la forme dun C.I. avec
un additionneur construit avec des portes logiques, tout en appliquant la comptence attendue.
Mise en situation :
Le stagiaire doit monter un additionneur avec des portes, logiques, vrifier son
fonctionnement et comparer les rsultats obtenus avec ceux dun additionneur en C.I.
Marche suivre :
1-
Tracer le circuit dun additionneur complet en utilisant uniquement des portes logiques de
base. Ajouter le circuit dune DEL pour afficher le rsultat des sorties. Prenez soin de
numroter les bornes des composants.
2-
Monter votre circuit sur une plaque perfore.
3-
Simuler diverses conditions dentre et inscrivez les rsultats des additions obtenus dans les
colonnes appropries du tableau suivant.
Entres
A B Co
0 0
0
0 0
1
0
Sorties
Portes
7483
logiques
C2
C1
4-
Remplacer ladditionneur complet par un CI (7483A) ;
5-
Simuler diverses possibilits daddition ;
6-
crivez le rsultat des sorties dans les colonnes appropries du tableau prcdent ;
7-
Comparez les rsultats des deux montages ;
ESA180FTP
EXERCICE PRATIQUE
8-
Modifier votre circuit pour raliser le montage dun additionneur 4 bits ;
9-
Remplissez le tableau en simulant, laide des interrupteurs logiques, diverses conditions

dentre.
Entre (A) Entre (B) Sortie (Somme)

(0100) 2
(0110) 2
(0101) 2
(1100) 2
(1011) 2
(0011) 2
(1101) 2
(0110) 2
(0101) 2
(0101) 2
(1110) 2
(0111) 2
10- Rangez votre poste de travail ainsi que les outils ou accessoires que vous avez utilis.
ESA180FTP

Logique Combinatoire

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Logique Combinatoire

Uploaded by

Copyright:

Available Formats

ROYAUME DU MAROC

Office de la Formation Professionnelle et de la Promotion du Travail

Chef de la Division Modes et Mthodes de

Mme Najat FARHANE

Melle Fatima Zahra MOUTAWAKIL

Les utilisateurs de ce document sont invits

SCHMA DAPPRENTISSAGE DUN OBJECTIF

Passage l'objectif " n + 1 "

SCHMA DE LA STRATGIE D'APPRENTISSAGE

OBJECTIF OPRATIONNEL DE PREMIER NIVEAU

CRITRES GNRAUX DE PERFORMANCE

Travail mthodique et minutieux.

OBJECTIF OPRATIONNEL DE PREMIER NIVEAU

A. Appliquer des notions dalgbre boolenne.

- Respect des rgles.

B. Effectuer des conversions entre des bases

- Exactitude des conversions.

C. tablir les tables de vrit dun circuit.

- Construction selon les rgles prescrites.

D. Rduire des quations par la mthode de

- Regroupement optimal des variables.

E. Traduire des quations en schmas.

- Conformit du schma avec lquation.

F. Monter des circuits de base.

- Slection judicieuse des composants en

OBJECTIFS OPRATIONNELS DE SECOND NIVEAU

Avant dapprendre appliquer des notions dalgbre boolenne (A) :

numrer les rgles de lalgbre de Boole.

Expliquer sommairement les systmes de numration.

Avant dapprendre tablir des tables de vrit dun circuit (C) :

Avant dapprendre monter des circuits de base (F) :

Reconnatre diffrents composants partir des codes didentification.

Choisir les composants correspondants aux fonctions logiques attendues ;

- Objectif poursuivi : numrer les rgles de lalgbre de Boole.

- Description sommaire du contenu :

- Lieu de lactivit : Salle de cours.

I- Les lois de lalgbre de Boole :

II- Les Thormes de lalgbre de Boole :

III- Postulats de lalgbre de Boole :

- Objectif poursuivi : numrer les rgles de lalgbre de Boole.

- Description sommaire de lactivit :

- Lieu de lactivit : Salle de cours.

- Liste du matriel requis :

- Objectif poursuivi : Appliquer des notions dalgbre de Boole.

- Description sommaire du contenu :

- Lieu de lactivit : Salle de cours.

Appareils de commande : - un interrupteur peut tre ferm ou ouvert;

1.3 Identification technologique dune variable boolenne

Le chiffre 0 au contact ouverture;

Le chiffre 1 au contact fermeture.

Contact ouverture : 0 (se lit a barre).

1.4 Conventions daffectation des tats logiques

Quelle que soit la nature du contact on affecte :

Contact ouverture au repos

La continuit lectrique nest

Constitution gnrale dun circuit lectrique

Un diple de commutation qui peut comporter :

Mise en quation dun problme

Sortie rcepteur : - la lampe (L)

La lampe sallume quand on actionne le commutateur a ET le commutateur b.

La lampe sallume quand on actionne le commutateur a OU le commutateur b.

Le diple X peut se dcomposer en trois diples lmentaires :

Dont les quations respectives sont :

Ltat de la sortie R dpend des tats des diples X1, X2 et X3