Professional Documents
Culture Documents
1
Contents
Chƣơng 1. Những khái niệm cơ bản về điện tử số .................................................................. 4
1.1 Đại số Boole ..................................................................................................................... 4
1.2 Hàm và tính chất của các hàm logic cơ bản ..................................................................... 4
1.2.1 Các hàm logic cơ bản ................................................................................................ 4
1.2.2 Tính chất của các hàm logic cơ bản .......................................................................... 5
1.2.3 Định lý De Morgan ................................................................................................... 5
1.2.4 Nguyên lý đối ngẫu .................................................................................................. 6
1.3 Các phƣơng pháp biểu diễn hàm và biến logic ................................................................ 6
1.3.1 Biểu đồ Ven (Ơle) ..................................................................................................... 6
1.3.2 Biểu thức đại số ......................................................................................................... 6
1.3.3 Bảng thật ................................................................................................................... 6
1.3.4 Bìa Các-nô ................................................................................................................ 7
1.3.5 Biểu đồ thời gian ....................................................................................................... 7
1.3.6 Biểu diễn hàm logic dƣới dạng chính quy ................................................................ 7
1.3.7 Biểu diễn hàm logic dƣới dạng số ............................................................................. 9
1.4 Tối thiểu hóa các hàm logic ........................................................................................... 11
1.4.1 Phƣơng pháp đại số ................................................................................................. 11
1.4.2 Phƣơng pháp sử dụng Bìa Các-nô ........................................................................... 12
1.5 Các phƣơng pháp thực hiện hàm logic .......................................................................... 15
1.5.1 Thực hiện phần tử hoặc, và dùng diode. ................................................................. 15
1.5.2 Mạch thực hiện phần tử đảo dùng transistor ........................................................... 16
Chƣơng 2. Các mạch tổ hợp .................................................................................................. 18
2.1 Khái niệm: ...................................................................................................................... 18
2.2 Một số hệ tổ hợp cơ bản. ................................................................................................ 19
2.2.1 Bộ mã hóa................................................................................................................ 19
2.2.2 Bộ giải mã ............................................................................................................... 21
2.2.3 Bộ giải mã BCD (Binary Coding Decimal) ............................................................ 22
2.2.4 Bộ giải mã địa chỉ.................................................................................................... 27
2.2.5 Tạo hàm logic .......................................................................................................... 28
2.2.6 Mắc liên tiếp nhiều bộ giải mã ................................................................................ 28
2.2.7 Bộ chuyển đổi mã .................................................................................................... 30
2.3 Bộ chọn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX) ........... 34
2.3.1 Bộ chọn kênh:.......................................................................................................... 34
2.3.2 Ứng dụng của Bộ chọn kênh ................................................................................... 35
2.3.3 Bộ phân kênh (Demultiplexer – DeMUX) .............................................................. 38
2.4 Các mạch số học ............................................................................................................ 38
2.4.1 Bộ cộng ................................................................................................................... 38
2.4.2 Bộ trừ ....................................................................................................................... 41
2.4.3 Bộ so sánh ............................................................................................................... 42
2.4.4 Bộ nhân ................................................................................................................... 45
2.4.5 Bộ chia..................................................................................................................... 45
Chƣơng 3. Hệ dãy .................................................................................................................. 46
3.1 Khái niệm. ...................................................................................................................... 46
2
3.2 Mô hình hệ dãy .............................................................................................................. 46
3.2.1 Mô hình Mealy ........................................................................................................ 46
3.2.2 Mô hình Moore........................................................................................................ 48
3.2.3 Phân loại hệ dãy ...................................................................................................... 50
3.3 Các phần tử nhớ cơ bản (Flip – Flop): ........................................................................... 51
3.3.1 Trigơ SR (Set - Reset) ............................................................................................. 52
3.3.2 Trigơ D (Delay) ....................................................................................................... 54
3.3.3 Trigơ JK (Jordan và Kelly) ..................................................................................... 55
3.3.4 Trigơ T (Toggle) ..................................................................................................... 56
3.4 Một số ứng dụng của hệ dãy. ......................................................................................... 56
3.4.1 Bộ đếm và chia tần số ............................................................................................. 56
3.4.2 Thanh ghi................................................................................................................. 59
3
Chương 1. Những khái niệm cơ bản về điện tử số
Bài giảng số 1
Thời lượng: 5 tiết.
Tóm tắt nội dung :
Đại số Boole
Các mạch logic cơ bản
Các phương pháp biểu diễn biến và hàm logic
Tối thiểu hóa hàm logic
Các phương pháp thực hiện hàm logic
A B F
0 0 0
0 1 0
1 0 0
1 1 1
4
1.2.1.3 Hàm đảo (phủ định) - (NOT)
F(A) = A
A F
0 1
1 0
d. Tính chất phân phối (Thử chứng minh cái xem sao :D)
(A + B).C = AC + B.C
(A.B) + C = (A + C).(B + C)
A.
A........
A =A
n
A F B
6
VD2: F = A OR B, hay F = A + B
A B F
0 0 0
0 1 1
1 0 1
1 1 1
1.3.4 Bìa Các-nô
- Đây là cách biểu diễn tƣơng đƣơng của bảng thật.
- Trong đó, mỗi ô trên bìa tƣơng ứng với 1 dòng của bảng thật.
- Tọa độ của ô xác định giá trị của tổ hợp biến.
- Giá trị của hàm đƣợc ghi vào ô tƣơng ứng.
VD: F = A AND B
B
A 0 1
0 0 0
1 0 1
1.3.5 Biểu đồ thời gian
- Là đồ thị biểu diễn sự biến đổi theo thời gian của biến và hàm logic.
VD: F = A AND B
Ta có biểu đồ thời gian nhƣ sau:
1
A t
0
1
B
t
0
1
F t
0
F1 = A B C + A B C + A BC + A B C + A B C + AB C + ABC
F2 = A BC + A B C + ABC
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng hội chính quy nhờ áp dụng định
lý Shannon.
b. Cách áp dụng
Cách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm
bằng 0. Với mỗi giá trị bằng 0, ta thành lập biểu thức tổ hợp tổng các biến theo quy tắc
giá trị biến bằng 1 thì đảo, giá trị biến bằng 0 thì giữ nguyên. Biểu thức cuối cùng là tích
của các tổ hợp biến nói trên.
VD:
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
A B F
0 0 0
0 1 0
1 0 0
1 1 1
F = AB
9
VD: F1(A,B)= R(1,3)
Trong đó, 1, 3 tƣơng ứng với tổ hợp biến AB = 01, 11.
A B F1
0 0 0
0 1 1
1 0 0
1 1 1
F1(A,B) = A B + AB
F2(A,B,C) = R(1,2,4,6)
Trong đó, 1, 2, 4, 6 tƣơng ứng với tổ hợp biến ABC = 001, 010, 100, 110.
A B C F2
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
F(A,B,C) =I(0,3,5,7)
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
F = (A + B + C)(A + B + C )( A + B + C )( A + B + C )
10
1.4 Tối thiểu hóa các hàm logic
Một hàm logic đƣợc gọi là tối thiểu hoá nếu nhƣ nó có số lƣợng số hạng ít nhất và số lƣợng
biến ít nhất.
Mục đích của việc tối thiểu hoá: Mỗi hàm logic có thể đƣợc biểu diễn bằng các biểu thức logic
khác nhau. Mỗi 1 biểu thức logic có một mạch thực hiện tƣơng ứng với nó. Biểu thức logic
càng đơn giản thì mạch thực hiện càng đơn giản.
Có hai phƣơng pháp để tối thiểu hoá hàm logic:
o Phƣơng pháp đại số
o Phƣơng pháp bìa Các-nô
1.4.1 Phương pháp đại số
1.4.1.1 Sử dụng các tính chất của đại số Boole
AB + A B =A (A + B)(A + B ) =A
A + AB =A A(A +B) =A
A + AB =A+B A( A + B) = AB
CM:
AB + A B = A(B + B ) = A.1 = A
A + AB = A(1 +B) = A.1 = A
A + AB = (A + A )(A + B)
= 1(A +B)
=A+B
1.4.1.2 Quy tắc tối thiểu hoá
- Sử dụng phƣơng pháp nhóm số hạng
VD:
F(A,B,C,D) = ABC + AB C + A B CD
= AB(C + C ) + A B CD
= AB + A B CD
= A(B + B CD)
= A(B + CD)
= AB + ACD
- Thêm 1 số hạng đã có vào biểu thức:
F(x,y,z) = xyz + x yz + xy z + x y z
= xyz + x yz + xyz + xy z + xyz + x y z
= yz + xy + xz
- Loại bỏ đi số hạng thừa
F(A,B,C) = AB + B C + AC
11
A
AC là số hạng thừa
Ta có:
F = AB + B C + AC (B + B )
= AB + B C + ACB + AC B
= AB + ABC + B C + A B C
= AB(1 + C) + B C(1 + A)
= AB + B C
00 01 11 10
BC
A0
12
c. Bìa Các-nô dành cho 4 biến:
00 01 11 10
CD
AB
00
01
11
10
00
01 11 10
BC
A0 0 1 0 1
1 1 1 1 1
13
VD: Cho hàm logic:
F(A,B,C,D) = A B C D + A B C D + A B C D + ABC D + AB C D + AB C D + A BC D + A B
CD
Biểu diễn hàm bằng bìa Cacno, ta có:
00 01 11 10
CD
AB
00 0 1 0 1
01 0 0 0 1
11 1 1 0 1
10 0 1 0 1
F = C D ABC BCD
1.4.2.3 Rút gọn dùng bìa Các-nô cho các trường hợp không xác định
Ta mới chỉ xét giá trị của hàm là xác định. Tuy nhiên có thể xảy ra trƣờng hợp ứng với tập hợp
biến nào đó, ta không sử dụng, khi đó, giá trị của hàm là không xác định tại tổ hợp biến đó.
- Nếu xác định, giá trị của hàm chỉ là 0 hoặc 1
- Khi tối thiểu hóa bằng bìa Các-nô, ta vẫn nhóm bình thƣờng, và có thể nhóm kèm
các ô 1 với các ô không xác định. Tuy nhiên, không đƣợc có nhóm nào chỉ có toàn
các ô không xác định, vì nếu không sẽ đƣợc biểu thức không tối thiểu.
- Với các ô không xác định, ta kí hiệu –
- Chú ý: Không cần nhóm hết các ô không xác định, chỉ cần nhóm hết các ô bằng 1
và sao cho nhóm càng lớn và số nhóm càng ít càng tốt.
VD:
00 01 11 10
CD
AB
00 1 1
01 1 1
11 - - - -
10 - -
14
1.5 Các phương pháp thực hiện hàm logic
Thành phần cơ bản cấu thành máy tính và các mạch số khác là các phần tử logic.
Phần tử logic có khả năng suy luận, đƣa ra các quyết định ở mức độ đơn giản. Có 3 loại phần tử
logic cơ bản:
o AND
o OR
o NOT.
Một phần tử logic thƣc hiện chức năng rất đơn giản nhƣng việc kết nối nhiều phần tử logic lại
với nhau thì lại tạo thành mạch lớn và thực hiện đƣợc những chức năng phức tạp.
Mạch thực hiện của một phần tử logic là mạch điện tử thực hiện chức năng của phần tử logic
đó.
1.5.1 Thực hiện phần tử hoặc, và dùng diode.
- Ký hiệu diode
Xét mạch:
- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào 2 đầu vào A và B, sau đó đo điện áp tại đầu ra S. Ta đƣợc:
15
UA UB US A B S
0 0 0 DA, DB tắt 0 0 0
0 5 5 DA tắt, DB thông 0 1 1
5 0 5 DA thông, DB tắt 1 0 1
5 5 5 DA, DB thông 1 1 1
Ta có: S = A + B
Kết luận: Đây là mạch thực hiện phần tử hoặc hai đầu vào sử dụng diode.
Xét mạch:
- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào 2 đầu vào A và B, sau đó đo điện áp tại đầu ra S. Ta đƣợc:
UA UB US A B S
0 0 0 DA, DB thông 0 0 0
0 5 0 DA thông, DB tắt 0 1 0
5 0 0 DA tắt, DB thông 1 0 0
5 5 5 DA, DB tắt 1 1 1
Ta có: S = A . B
Kết luận: Đây là mạch thực hiện phần tử và hai đầu vào sử dụng diode.
1.5.2 Mạch thực hiện phần tử đảo dùng transistor
- Có 2 loại transistor:
o NPN
o PNP
16
-Transistor có 3 cực:
o B: Base – cực gốc
o C: Collector – cực góp
o E: Emitter – cực phát
- Chức năng: Dùng để khuếch đại (thông) dòng IC bằng việc điều khiển dòng IB.
- Hoạt động:
o IB = 0, Transistor làm việc ở chế độ Không khuếch đại (tắt), IC = 0.
o IB > 0, Transistor làm việc ở chế độ Khuếch đại (thông), IC = IB, trong
đó, là hệ số khuếch đại.
Xét mạch:
- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào đầu vào A và chọn Rb đủ nhỏ sao cho T thông bão hòa, sau đó đo điện áp
tại đầu ra S. Ta đƣợc:
-
UA US A S
0 5 T tắt 0 1
5 0 T thông 1 0
Ta có: S = A
Kết luận: Đây là mạch thực hiện phần tử đảo một đầu vào sử dụng transistor.
17
Chương 2. Các mạch tổ hợp
Bài giảng số 1
Thời lượng: 10 tiết.
Tóm tắt nội dung :
Khái niệm về mạch số học
Xây dụng bộ mã hóa, giải mã
Xây dựng bộ phân kênh, chọn kênh (Mux-Demux)
Các mạch số học : cộng, trừ, nhân, chia, so sánh..
o Không đƣợc nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau.
18
2.2 Một số hệ tổ hợp cơ bản.
Trên thực tế có rất nhiều các ứng dụng hệ tổ hợp khác nhau. Ở đây chỉ giới thiệu một vài hệ tổ
hợp cơ bản, hay đƣợc sử dụng và xuất hiện nhiều nhất.
2.2.1 Bộ mã hóa
Mã hóa là việc sử dụng ký hiệu để biểu diễn đặc trƣng cho một đối tƣợng nào đó.
Ký hiệu tƣơng ứng với một đối tƣợng đƣợc gọi là từ mã.
- Thí dụ:
- Chức năng: thực hiện việc mã hóa các tín hiệu tƣơng ứng với các đối tƣợng thành các
từ mã nhị phân.
Bộ mã
Đối tƣợng hóa Từ mã
tín tín
hiệu hiệu
- Thí dụ:
A Bộ
B S0
mã
C hóa S1
D
19
Hãy thiết kế bộ mã hóa cho một bàn phím gồm có 9 phím với giả thiết trong một thời điểm chỉ
có duy nhất 1 phím đƣợc nhấn. Mỗi khi có 1 phím đƣợc nhấn, bộ mã hóa phải cho ra 1 từ mã
tƣơng ứng.
- Sơ đồ khối: Một bộ 9 phím, phải sử dụng 4 bit để mã hóa. Vậy có 4 đầu ra, 9 đầu
vào.
Vcc
P1 A
P2
BMH B
bàn
phím C
P9 9 phím
D
- Mã hóa ƣu tiên:
o Nếu 2 hoặc nhiều phím đồng thời đƣợc nhấn, thì bộ mã hóa chỉ coi nhƣ 1
phím đƣợc nhấn, và phím đó có mã cao nhất.
- Nhận xét:
o Mỗi phím đƣợc nhấn, tín hiệu đầu vào tƣơng ứng với phím có mức logic
bằng 1. Ngƣợc lại bằng 0.
o Bộ mã hóa căn cứ vào tín hiệu đầu vào nào bằng 1, tiến hành mã hóa và
cho ra đầu ra là từ mã tƣơng ứng.
o Để mã hóa 9 phím, ta sử dụng 4 bit. Vì vậy, Bộ mã hóa bàn phím 9 phím
sẽ có 9 đầu vào tín hiệu tƣơng ứng với 9 phím, và có 4 đầu ra tƣơng ứng
với từ mã 4 bit cần đƣa ra.
- Bảng mã hóa:
P A B C D
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
20
o B = 1 khi P4 hoặc P5 hoặc P6 hoặc P7 đƣợc nhấn (VÀ CÁC PHÍM P1…P3
KHÔNG NHẤN), tức là khi P4 = 1 hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy B = P4 + P5 + P6 + P7.
o C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 đƣợc nhấn, tức là khi P2 = 1 hoặc P3
= 1 hoặc P6 = 1 hoặc P7 = 1
Vậy C = P2 + P3 + P6 + P7.
o D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 đƣợc nhấn, tức là khi P1 = 1
hoặc P3 = 1 hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1
Vậy D = P1 + P3 + P5 + P7 + P9.
- Vẽ mạch:
P1 1
D
P2
C
1
P3
P4 1
B
P5
P6
P7
A
1
P8
P9
2.2.2 Bộ giải mã
- Chức năng:
o Bộ giải mã thực hiện chức năng ngƣợc với bộ mã hóa.
o Cung cấp thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp các biến nhị phân
ứng với 1 hay nhiều từ mã đã đƣợc chọn.
o Từ từ mã xác định đƣợc tín hiệu tƣơng ứng với đối tƣợng đã mã hóa.
21
Tín hiệu
xác định
Từ mã đối tƣợng
BGM
A
B S
B G
M
S0
A S1
B
G S2
B
M
S3
22
Chữ số thập Từ mã nhị phân
phân
0000
0 0001
1 0010
2 0011
3 0100
4 0101
5 0110
6 0111
7 1000
8 1001
- Xác định đầu vào, đầu ra9 cho bộ giải mã BCD
o Vào: từ mã nhị phân 4 bit
o Ra: các tín hiệu tƣơng ứng với các số nhị phân mà từ mã mã hóa
o Do có 4 bit, nên có 16 tổ hợp. Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp
không sử dụng đến, ta coi là không xác định. Nhờ đó ta có thể tối thiểu hóa
các biểu thức của đầu ra.
A S0
B S1
Bộ GM
C
D BCD S9
23
- Bảng thật:
ABCD S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
0000 1 0 0 0 0 0 0 0 0 0
0001 0 1 0 0 0 0 0 0 0 0
0010 0 0 1 0 0 0 0 0 0 0
0011 0 0 0 1 0 0 0 0 0 0
0100 0 0 0 0 1 0 0 0 0 0
0101 0 0 0 0 0 1 0 0 0 0
0110 0 0 0 0 0 0 1 0 0 0
0111 0 0 0 0 0 0 0 1 0 0
1000 0 0 0 0 0 0 0 0 1 0
1001 0 0 0 0 0 0 0 0 0 1
1010 - - - - - - - - - -
1011 - - - - - - - - - -
1100 - - - - - - - - - -
1101 - - - - - - - - - -
1110 - - - - - - - - - -
1111 - - - - - - - - - -
- Tìm biểu thức của từng đầu ra phụ thuộc vào đầu vào
o S0(A,B,C,D)= A B C D
00 01 11 10
CD
00 1 0 0 0
AB
01 0 0 0 0
11 - - - -
10 0 0 - -
o S1(A,B,C,D)= A B C D
00 01 11 10
CD
00 0 1 0 0
AB
01 0 0 0 0
11 - - - -
10 0 0 - -
24
o S2(A,B,C,D)= B C D
10
00 01 11
CD
AB
00 0 0 0 1
01 0 0 0 0
11 - - - -
10 0 0 - -
o S3= B CD
11
00 01 10
CD
AB
00 0 0 1 0
01 0 0 0 0
11 - - - -
10 0 0 - -
S4=B C D
00 01 11 10
CD
AB
00 0 0 0 0
1
01 0 0 0
11 - - - -
10 0 0 - -
o S5=B C D
00 01 11 10
CD
AB
00 0 0 0 0
1
01 0 0 0
11 - - - -
10 0 0 - -
25
o S6=BC D
00 01 11 10
CD
AB
00 0 0 0 0
01 0 0 0 1
11 - - - -
10 0 0 - -
o S7=BCD
00 01 11 10
CD
AB
00 0 0 0 0
01 0 0 1 0
11 - - - -
10 0 0 - -
o S8=A D
00 01 11 10
CD
AB
00 0 0 0 0
01 0 0 0 0
11
- - - -
10 1 0 - -
26
o S9=AD
00 01 11 10
CD
AB
00 0 0 0 0
01 0 0 0 0
-
11 - - -
10 0 1 - -
- Sơ đồ:
o Vậy mạch cần 4 mạch đảo và 10 mạch và.
27
- Sơ đồ:
S0
0 1 1 0 1 0 0 1
S1
1 0 1 0 1 0 1 1
Phát n BGM
địa
địa
chỉ
chỉ
S2n-1
CS 0 1 1 0 1 0 1 0
S0
A S1
BGM S2
B S3
3-8 S4
S5 F (A, B, C)
C S6
S7
Thí dụ: Cần tạo một bộ giải mã 3-8 từ các bộ giải mã 2-4
- Bộ giải mã 2-4
o Sơ đồ khối:
E1 S0
BGM S1
2-4 S2
E0
S3
o Bảng thật:
E1 E0 S0 S1 S2 S3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
28
o Ta thêm tín hiệu CS vào Bộ giải mã để lựa chọn bộ giải mã hoạt động hay
không.
CS=0, hệ không hoạt động, tất cả các đầu ra =0
CS=1, hệ hoạt động bình thƣờng
E1 S0
BGM S1
2-4 S2
E0
S3
CS
- Bộ giải mã 3-8
o Sơ đồ khối
S0
E2
BGM
E1 3-8
E0
S7
o Bảng thật:
E2 E1 E0 S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
- Nhận xét:
o Khi E2 = 0
S 0 S3 phụ thuộc vào (E1,E0) nhƣ một Bộ giải mã 2-4
S4 S7 = 0
o Khi E2 = 1
S0 S3 = 0
S4 S7 phụ thuộc vào (E1,E0) nhƣ một Bộ giải mã 2-4
- Vậy ta có mạch: sử dụng 2 bộ giải mã 2 đầu vào để lắp thành 1 bộ giải mã 3 đầu
vào.
29
S0
E0
2-4 S1
S2
E1
S3
CS
E2
S4
CS S5
S6
2-4 S7
a
f b
g
e c
abcdefg d
- Bảng thật:
30
A B C D a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 - - - - - - -
1 0 1 1 - - - - - - -
1 1 0 0 - - - - - - -
1 1 0 1 - - - - - - -
1 1 1 0 - - - - - - -
1 1 1 1 - - - - - - -
00
01 11 10
CD
AB
00 1 0 1 1
01 0 1 1 1
11 - - - -
10 1 1 - -
o b = B + C D + CD
00 01 11 10
CD
AB 1
00 1 1 1
01 1 0 1 0
11 - - - -
10 1 1 - -
31
o c=D+ C+B
00 01 11 10
CD
AB
00 1 1 1 0
01 1 1 1 1
11 - - - -
10 1 1 - -
o d = A + C D + B C + B D + BC D
00 01 11 10
CD
AB
00 1 0 1 1
01 0 1 0 1
11 - - - -
10 1 1 - -
o e = B D + CD
00 01 11 10
CD
AB
00 1 0 0 1
01 0 0 0 1
11 - - - -
10 1 0 - -
32
o f = C D + BC + B D
00 01 11 10
CD
00
AB 1 0 0 0
01 1 1 0 1
11 - - - -
10 1 0 - -
o g = A + B C + C D + BC
00 01 11 10
CD
AB
00 0 0 1 1
01 1 1 0 1
11 - - - -
10 1 1 - -
- Sơ đồ mạch:
33
2.3 Bộ chọn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX)
2.3.1 Bộ chọn kênh:
- Có nhiều đầu vào tín hiệu và 1 đầu ra
- Chức năng: chọn 1 tín hiệu trong nhiều tín hiệu đầu vào để đƣa ra đầu ra
- MUX 2-1
o Sơ đồ khối:
E1
S
E0
C0
o Tín hiệu chọn:
C0 S
0 E0
1 E1
- MUX 4-1
o Sơ đồ khối:
E3
E2
S
E1
E0
C1
C0
o Tín hiệu chọn:
C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
E1 E0 00 01 11 10
C0
0 0 1 1 0
1 0 0 1 1
- Sơ đồ mạch:
&
E0
1 S
E1
&
C0
a3 a2 a1 a0 b3 b2 b1 b0
C0
S3 S2 S1 S0
- Khi C0 = 0
o Mux 3 : S3 = a3
o Mux 2 : S2 = a2
o Mux 1 : S1 = a1
35
o Mux 0 : S0 = a0
o Vậy S=A
- Khi C0 = 1
o Mux 3 : S3 = b3
o Mux 2 : S2 = b2
o Mux 1 : S1 = b1
o Mux 0 : S0 = b0
o Vậy S=B
2.3.2.2 Bộ chuyển đổi song song – nối tiếp
- Bộ chuyển đổi kênh thực hiện việc chuyển đổi từ truyền song song sang truyền nối
tiếp
E3 C1
t
E2
S C0
E1
E0 t
S0
E0 E1 E2 E3
t
C1
t0 t1 t2 t3
C0
C1
C0
S = C1 C0 E0 + C1 C0E1 + C1 C0 E2 + C1C0E3.
- Mặt khác áp dụng định lý Shannon để khai triển hàm 2 biến bất kỳ ta có:
F(a,b) = a b f(0,0) + a bf(0,1) + a b f(1,0) + abf (1,1)
- So sánh ta thấy sự tƣơng ứng 1-1 giữa
o S và F(a, b)
o C1 và a
o C0 và b
o E0 và f(0, 0)
o E1 và f(0, 1)
o E2 và f(1, 0)
o E3 và f(1, 1)
36
- Vậy ta có cách tạo hàm 2 biến bất kỳ bằng cách sử dụng bộ chọn kênh 4-1 với sự
tƣơng ứng nhƣ trên.
E3 = 1
E2 = 1
E1 = 1 S F
E0 = 0
A
B
E3 = 1
E2 = 0
S
E1 = 0
F
E0 = 0
A
B
37
2.3.3 Bộ phân kênh (Demultiplexer – DeMUX)
- Có 1 đầu vào tín hiệu và nhiều đầu ra
- Chức năng: đƣa tín hiệu từ đầu vào tới 1 trong những đầu ra
- DeMUX 1-2
o Sơ đồ khối:
S0
E
S1
C0
- DeMUX 1-4
o Sơ đồ khối:
S0
E S1
S2
S3
C1
C0
C1 C0 S0 S1 S2 S3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 1 0 0 0 E
ai HA si
ri+1
bi
- Bảng thật
ai bi ri ri+1
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
& si
bi
- Bảng thật
ai bi ri si ri+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
39
- Biểu thức đầu ra phụ thuộc đầu vào:
o si = ai bi ri
o ri+1= ai.bi + ri(ai bi)
aibi 00 01 11 10
r
0 0 0 1 0
1 0 1 1 1
rn rn-1 r2 r1
sn sn-1 sn-2 s1 s0
- Đặc điểm:
o Ƣu điểm: sử dụng linh kiện đồng nhất làm giảm giá thành, đơn giản trong
việc lắp đặt.
o Nhƣợc điểm: Thời gian thực hiện lâu và phụ thuộc vào n – số bit của 2 số
đƣợc cộng
40
o Khắc phục: tính trƣớc số nhớ
Đặt Pi= aibi ; Gi = ai bi
r0 =0
r1 = a0.b0 = P0.
r2 = a1b1 +r1(a1 b1) = P1 + r1.G1= P1 + P0.G1
r3 = a2b2 +r2(a2 b2) = P2 + P1.G2 + P0.G1G2
…
P1 1
P0 &
r2 Tand + Tor
G1
1
P1 &
P0
& r3 Tand +Tor
G1
G2
o Thời gian thực hiện tính các ri chỉ tƣơng đƣơng với với Tand +Tor
- Vậy, để cộng A + B thì
o Tính Pi, Gi
o Tính ri
o Tính si = Gi ri.
2.4.2 Bộ trừ
a. Bán hiệu (Half-Substractor)
- Dùng để thực hiện phép trừ giữa 2 bit thấp nhất trong phép trừ giữa 2 số nhị phân
- Sơ đồ khối:
ai Di
HS
bi Bi+1
- Bảng thật
ai bi Di Bi+1
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
41
ai =1 Di
&
bi
Bi+1
ai Bi+1
FS
bi
Bi Di
- Bảng thật:
Bi ai bi Bi+1 Di
0 0 0 0 0
0 0 1 1 1
0 1 0 0 1
0 1 1 0 0
1 0 0 1 0
1 0 1 1 0
1 1 0 0 1
1 1 1 1 1
Sơ đồ bộ trừ đầy đủ 2 số nhị phân giống nhƣ sơ đồ bộ cộng đầy đủ 2 số nhị phân nhƣng thay bộ
cộng đầy đủ 2 bit bằng bộ trừ đầy đủ 2 bit.
2.4.3 Bộ so sánh
- Dùng để so sánh 2 số nhị phân
- Có 2 kiểu so sánh
o So sánh đơn giản: kết quả so sánh: bằng nhau, khác nhau
o So sánh đầy đủ: kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau
42
- Có 2 loại bộ so sánh tƣơng ứng thực hiện 2 kiểu so sánh nói trên:
o Bộ so sánh đơn giản
o Bộ so sánh đầy đủ
- Ta có:
a3 b3 a3 b3 0 a3 b3 1
a
b2 a2 b2 0 a2 b2 1
A B 2
a1 b1 a1 b1 0 a1 b1 1
a0 b0 a0 b0 0 a b 1
0 0
ai bi & Gi
&
Li
=1
Ei
44
a2 G2
Bộ so 1
sánh L2
b2 đầy E2 G
đủ
CS
a1 G1
Bộ so
sánh L1
b1 đầy E1 1
đủ
L
CS
a0 G0
Bộ so
sánh L0
b0 đầy E0 E
đủ
2.4.4 Bộ nhân
- Đƣợc sử dụng để nhân 2 số nhị phân
- Giả sử nhân 2 số nhị phân 4 bit, ra kết quả số nhị phân 8 bit
a3 a2 a1 a0
b3 b2 b1 b0
a3 b 0 a2b0 a1b0 a0b0
a3b1 a2b1 a1b1 a0b1 0
a3b2 a2b2 a1b2 a0b2 0 0
a3b3 a2b3 a1b3 a0b3 0 0 0
Tổng
- Từ bảng trên ta có thể thấy rằng để xây dựng bộ nhân ta chỉ cần sử dụng bộ cộng
kết hợp với các mạch and.
- Sơ đồ: tham khảo tài liệu
2.4.5 Bộ chia
- Sử dụng tài liệu tham khảo
45
Chương 3. Hệ dãy
Bài giảng số 1
Thời lượng: 10 tiết.
Tóm tắt nội dung :
Khái niệm về hệ dãy
Các mô hình xây dựng thiết kế hệ dãy : Mealy và Moore
Các phần tử nhớ cơ bản flip-flop: JK, RS, D, T..
Một số ứng dựng của hệ dãy: bộ đếm, bộ chia tần, các thanh ghi và
mođun nhớ.
Vào Hệ Ra
dãy
Trạng thái
Có 2 loại mô hình:
o Meally
o Moore
Một hệ dãy đƣợc mô tả theo mô hình Mealy thì có thể đƣợc chuyển sang mô hình Moore
và ngƣợc lại. Do đó, 2 mô hình này là tƣơng đƣơng.
3.2.1 Mô hình Mealy
Mô hình Mealy mô tả hệ dãy thông qua 5 tham số:
1. X{X1, X2, ..., Xn }
2. Y{Y1, Y2, ..., Yn}
3. S{S1, S2, ..., Sn}
4. FS{S, X}
5. FY{S, X}
46
Trong đó:
X là tập hợp hữu hạn các tín hiệu đầu vào.
Y là tập hợp hữu hạn các tín hiệu đầu ra.
S tập hợp hữu hạn các trạng thái trong của hệ.
FS là hàm biến đổi trạng thái. Đối với mô hình kiểu Mealy thì FS phụ thuộc vào S
và X. FS = FS(S, X)
FY là hàm tính trạng thái đầu ra. FY = FY(S, X)
a. Bảng chuyển trạng thái
X
S
X1 X2 ... Xn
S1 FS(S1,X1), FY(S1, X1) FS(S1,X2), FY(S1, X2) ... FS(S1, Xn), FY(S1, Xn)
S2 FS(S2,X1), FY(S2, X1) FS(S2,X2), FY(S2, X2) ... FS(S2, Xn), FY(S2, Xn)
...
...
Sn FS(Sn, X1), FY(Sn, X1) FS(Sn, X2), FY(Sn, X2) ... FS(Sn, Xn), FY(Sn, Xn)
01, 10/0
00/0
11/0
S0 S1
00/1
11/1
10, 01/0
c. Ví dụ:
Sử dụng mô hình Mealy để mô tả hệ dãy thực hiện phép cộng.
t4 t3 t2 t1 t0
A 0 1 1 0 0
B 0 1 1 1 0
S 1 1 0 1 0
X
S
00 01 10 11
S0 S0, 0 S0, 1 S0, 1 S1, 0
01, 10/0
00/0
11/0
S0 S1
00/1
11/1
10, 01/0
X Y
S
X1 X2 ... Xn
S1 FS(S1,X1) FS(S1,X2) ... FS(S1, Xn) FY(S1)
S2 FS(S2,X1) FS(S2,X2) ... FS(S2, Xn) FY(S2)
...
Sn FS(Sn, F (S )
FS(Sn, X1) FS(Sn, Xn) Y n
X2 )
48
01,10
00
01,10
S00 S01
[0] [1]
00
11 11
00 00
S10 S11
[0] 11 [1]
01, 10
01, 10 11
c. Ví dụ
Sử dụng mô hình Moore để mô tả hệ dãy thực hiện phép cộng.
t4 t3 t2 t1 t0
A 0 1 1 0 0
B 0 1 1 1 0
S 1 1 0 1 0
Giả sử ta đặt trạng thái:
S00
nhớ ra
49
Bảng chuyển trạng thái
X Y
S
X1 X2 ... Xn
S1 FS(S1,X1) FS(S1,X2) ... FS(S1, Xn) FY(S1)
S2 FS(S2,X1) FS(S2,X2) ... FS(S2, Xn) FY(S2)
...
Sn FS(Sn, F (S )
FS(Sn, X1) FS(Sn, Xn) Y n
X2 )
11 11
00 00
S10 S11
[0] 11 [1]
01, 10
01, 10 11
3.2.3 Phân loại hệ dãy
Hệ dãy có 2 loại:
o Hệ dãy đồng bộ
o Hệ dãy không đồng bộ.
Hệ dãy đồng bộ: là hệ dãy mà khi làm việc cần có 1 tín hiệu đồng bộ để giữ nhịp cho
toàn bộ hệ hoạt động.
Hệ dãy không đồng bộ: không cần tín hiệu này để giữ nhịp chung cho toàn bộ hệ hoạt
động.
Hệ dãy không đồng bộ chia làm 2 loại:
o Kiểu xung: tín hiệu vào là các xung.
o Kiểu điện thế: tín hiệu vào là các nút điện thế.
Hệ dãy đồng bộ nhanh hơn hệ dãy không đồng bộ tuy nhiên lại có thiết kế phức tạp
hơn, bởi vì phải chuẩn bị các cổng logic ngõ để đón xung.
50
3.3 Các phần tử nhớ cơ bản (Flip – Flop):
- Phần tử cơ bản của hệ dãy chính là các phần tử nhớ hay còn gọi là các trigơ.
- Đầu ra của trigơ chính là trạng thái của nó.
- Một trigơ có thể làm việc theo 2 kiểu:
o Trigơ không đồng bộ: đầu ra của trigơ thay đổi chỉ phụ thuộc vào tín hiệu
đầu vào.
o Trigơ đồng bộ: đầu ra của trigơ thay đổi phụ thuộc vào tín hiệu vào và tín
hiệu đồng bộ.
- Có 3 kiểu đồng bộ:
o Đồng bộ theo mức: 2 kiểu
Mức cao:
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ nghỉ, giữ nguyên
trạng thái
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ làm việc bình
thƣờng.
Mức thấp:
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ nghỉ, giữ nguyên
trạng thái
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ làm việc bình
thƣờng.
o Đồng bộ theo sƣờn: 2 kiểu
Sƣờn dƣơng:
Khi tín hiệu đồng bộ xuất hiện sƣờn dƣơng (sƣờn đi lên, từ 0 => 1),
hệ làm việc bình thƣờng.
Còn lại, hệ nghỉ, giữ nguyên trạng thái.
Sƣờn âm: sƣờn đi xuống(1 => 0).
Khi tín hiệu đồng bộ xuất hiện sƣờn âm (sƣờn đi xuống, từ 1 => 0),
hệ làm việc bình thƣờng.
Còn lại, hệ nghỉ, giữ nguyên trạng thái.
o Đồng bộ kiểu xung:
51
- Có 4 loại trigơ:
o RS Reset-Set Xóa - Thiết lập
o D Delay Trễ
o JK Jordan và Kelly Tên 2 nhà phát minh ra loại trigơ này
o T Toggle Bập bênh, bật tắt
R Q
S Q
Nhờ vào vòng phản hồi (hồi tiếp) làm cho hệ có tính chất nhớ.
- Trigơ là phần tử cơ bản của hệ dãy. Hệ dãy đƣợc chia thành 2 loại: đồng bộ và
không đồng bộ, thì trigơ cũng có thể hoạt động theo 2 kiểu: đồng bộ và không
đồng bộ. Trigơ SR hoạt động đƣợc ở cả hai chế độ đồng bộ và không đồng bộ.
SET
S Q
R CLR Q
Đồng bộ: Đồng bộ mức cao, đồng bộ mức thấp, đồng bộ sƣờn âm, đồng bộ sƣờn
dƣơng.
52
R
Q
CLK
SQ
Đồng bộ mức cao Đồng bộ mức thấp
QQ
0 0 0 - 1
_
1 1 0 - 1
_
_
Nhớ Xóa Không thiết
xđ lập
Vậy Q = S + q R
- Biểu đồ thời gian khảo sát trigơ RS hoạt động theo chế độ không đồng bộ:
53
- Biểu đồ thời gian khảo sát trigơ RS hoạt động theo chế độ đồng bộ:
CLK 1 2 3 4 5 6 7
D Q
D Q
CLK
Q
Q
D Q
CLK
Q
- Trigơ D đồng bộ theo sƣờn đƣợc gọi là xúc phát sƣờn (Edge trigged)
54
- Bảng chuyển trạng thái trigơ D
D
q 0 1
0 0 1
1 0 1
CLK
- Biểu đồ thời gian khảo sát hoạt động của xúc phát sƣờn dƣơng (kích hoạt sƣờn
dƣơng)
CLK
Q
nghỉ nghỉ nghỉ nghỉ
55
J Q J
SET
Q
CLK
K CLR Q
K Q
0 0 0 1 1
1 1 0 0 1
CLK Q
- Bảng chuyển trạng thái trigơ T:
T
q 0 1
0 0 1
1 1 0
Vậy ta có Q = q T + q T
=T q
1 1 1 1
1 1 1 1
q1
q2
q3
q4
57
Bộ đếm không đồng bộ module 10
- Khi đến xung thứ 10 thì các q bằng 0
- Dùng một tín hiệu Clear làm cho các trigơ = 0
- Ta có:
x = q1q2 q3 q 4 hoặc q2,q4 = 1 tại xung thứ 10
x = 1 x = q2 q 4
1 1 1 1
1 1 1 1
58
xung q3 q2 q1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
3.4.1.4 Bộ đếm lùi không đồng bộ
- Xét bộ đếm lùi không đồng bộ module 8
xung q3 q2 q1 Số đếm
0 1 1 1 7
1 1 1 0 6
2 1 0 1 5
3 1 0 0 4
4 0 1 1 3
5 0 1 0 2
6 0 0 1 1
7 0 0 0 0
8 1 1 1 7
- Ta sử dụng tín hiệu PRESET để thiết lập trƣớc cho tất cả các trạng thái đồng thời
là đầu ra của các trigơ đồng thời bằng 1.
o Đầu tiên cho PRESET = 0, ta có q1,q2,q3 = 1
Sau đó cho PRESET = 1, ta có hệ hoạt động bình thƣờng
- Sơ đồ:
PRESET
1 J 1 J 1 J
q1 q2 q3
Xung
CLK CLK
đếm CLK
1 K q1 1 K q2 1 K q3
59
- Lƣu ý: cả thanh ghi và bộ nhớ đều dùng để lƣu trữ thông tin, nhƣng thanh ghi có
chức năng dịch chuyển thông tin. Do đó, thanh ghi có thể sử dụng làm bộ nhớ,
nhƣng bộ nhớ không thể làm đƣợc thanh ghi.
- Phân loại: Thanh ghi có 4 loại:
o Vào nối tiếp ra nối tiếp
1 0 1 0 1 0 0 1
1 0 1 0 1 0 0 1
1 0 1 0 1 0 0 1
1 0 1 0 1 0 0 1
- Thanh ghi bao nhiêu bit thì sử dụng bấy nhiêu trigơ (mỗi trigơ lƣu trữ một bit)
- Thiết kế thanh ghi 4 bit vào nối tiếp ra song song dùng trigơ D
số liệu
D q4 D q3 D q2 D q1
CLK
CLR
60
- Bảng số liệu khảo sát:
Và Ra
Dòng
CLR sốo liệu CLK A B C D
1 0 0 0 0 0 0 0
2 1 1 0 0 0 0 0
3 1 1 1 1 0 0 0
4 1 1 2 1 1 0 0
5 1 1 3 1 1 1 0
6 1 0 4 0 1 1 1
7 1 0 5 0 0 1 1
8 1 0 6 0 0 0 1
9 1 0 7 0 0 0 0
10 1 0 8 0 0 0 0
11 1 1 9 1 0 0 0
12 1 0 10 0 1 0 0
13 1 0 11 0 0 1 0
14 1 0 12 0 0 0 1
15 1 0 13 0 0 0 0
61