Professional Documents
Culture Documents
********************
MSSV: 20083473
Câu1: Thực hiện thiết kế mạch điện light bằng cách vẽ mạch trực tiếp thay vì sử
dụng mã vhdl:
Trong cách mô tả này, mạch điện tạo nên từ các cổng logic rời rạc, hay các hàm
gồm nhiều cổng logic tích hợp (megafunctions). Để vẽ mạch theo cách này, nhấn
New, chọn tab Device Design Files, chọn Block Diagram/ Schematic File, hiện:
Hình vẽ
Nhấn chọn Symbol Tool để hiện các cổng logic hay các hàm Megafuntions
Khi đã chọn xong các cổng logic hay hàm thì dùng các công cụ nối dây để vẽ mạch
hoàn chỉnh.
ngoài đánh giá xem mạch có chạy đúng hay không thì có thể:
- Biết được lượng thời gian cần thiết để có tín hiệu đúng, ổn định để sử dụng
tiếp. Nếu kết quả đầu ra có sử dụng để làm đầu vào để xử lí tiếp thì cần biết
sau thời gian bao nhiêu thì mới lấy kết quả ở đầu ra đó đưa vào xử lí ở đầu
vào khác hoặc lấy làm kết quả để có kết quả chính xác hơn.
- So sánh từng bit một, thứ tự từ bit cao xuống bit thấp và đưa ra kết quả như
bộ so sánh 3 bit. Cách này có đường đi tín hiệu đi dài, qua nhiều phần tử xử
lí logic nên xử lí chậm, tốc độ thực hiện không nhanh.
- Chuyển số 8 bit thành số 9 bit bằng cách thêm 1 bít váo, sau đó dùng bộ
cộng có dấu để trừ 2 số cho nhau. Xét dấu của kết quả xem là số có dấu hay
không có dấu để kết luận là lớn hơn hay bé hơn. Cách này nếu dùng bộ cộng
thường ripple-carry thì có chậm, do cũng đi qua nhiều phần tử logic. Nếu sử
dụng bộ carry-lookahead thì có thể xét dấu nhanh hơn. Cách này chỉ cần
quan tâm đến dấu, không cần quan tâm đến kết quả là độ lớn nhận được.
Nhưng khi so sánh số bit nhiều hơn thì bộ lookahead sẽ phức tạp,có các vấn
đề về fan-in….
Câu 3: số phần tử được dùng trong bộ so sánh 3 bit này là 9 cổng OR, 18 cổng
AND, 21 cổng NOT.
Ta có thể ghép 2 bộ đếm 4 bit với nhau thành bộ đếm 8 bit, đặt bộ đếm thứ 1 làm 4
bit cao, 4 bit thứ 2 làm 4 bit thấp, với xung clock của bộ 4 bit thứ 1 có chu kì bằng
16 lần xung clock ở bộ đếm thứ 2. Khi đó mỗi khi bộ 4 bit thứ 2 đếm từ 0 đến 15
rồi quay về 0 thì bộ đếm thứ 1 được đếm 1 lần, tạo thành bộ đếm 8 bit. Có thể đặt
xung clock của bộ đếm thứ 1 bằng cách AND tất cả các bit của bộ đếm thứ 2, khi
tất cả 4 bit đều bằng 1 thì sẽ xuất xung clock cho bộ đếm thứ 1 đếm.
Câu 2: Đường đi dài nhất trong bộ đếm 4 bit gồm có: tín hiệu qua cổng NOT, tín
hiệu ra T_2 thông qua 1 cổng chọn tín hiệu, qua 1 cổng NOT, 1 cổng AND và 1
cổng OR, suy ra đường đi dài nhất là 5.
Giả sử qua mỗi cổng LOGIC thì tín hiệu bị trễ thời gian ∆t giống nhau thì qua 4
cổng LOGIC sẽ bị trễ 4.∆t. Từ đó suy ra tốc độ tối đa cho phép là phải lớn hơn 4.∆t
và lớn hơn xung Clock.
Câu 3: Số phần tử Logic được sử dụng trong bộ đếm 4 bit: trong bộ đếm 4 bit tự
thiết kế dựa trên mã VHDL của bài thí nghiệm, do có sử dụng Behavior nên không
biết chính xác cách để lựa chọn tín hiệu cho các temp. Do đó em tự thiết kế bộ
chọn tín hiệu temp bằng cách dùng buffer với tín hiệu điều khiển là T.