GIÁO TRÌNH

ĐIỆN TỬ CƠ BẢN
Chương 4. Mạch logic
LỚP CTT1 – NHÓM 3
I. BIỂU DIỄN SỐ:
Tên hệ đếm Số kí hiệu Cơ số (r)
Hệ nhị phân (Binary) 0, 1 2
Hệ bát phân (Octal) 0, 1, 2, 3, 4, 5, 6, 7 8
Hệ thập phân 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 10
(Decimal)
16
Hệ thập lục phân 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
(Hexadecimal)

Bảng liệt kê tên gọi, số ký hiệu và cơ số của một vài hệ đếm thông dụng

Biểu diễn số tổng quát:

Với cơ số bất kì r bằng hệ số a tùy ý ta sẽ có công thức biểu
diễn số chung cho tất cả các hệ đếm:

N = an-1.r n-1 +…+ a1.r1 + a0.r0 + an-1.r n-1+…+a -m.r -m

1.HỆ THẬP PHÂN:

Tổng quát: N = an -1.10n -1 + ...+a2.102+a1.101+ao.10o

VD: 475 = 4.102+7.101+5.100.
2. HỆ NHỊ PHÂN:

Tổng quát: N = an -1. 2n -1 +... + a2.22+a1.21+ao.2o

VD: (1101)2 = 1.23+1.22+0.12+ 1.20 = 8+4+0+1= (13 )10
3.HỆ BÁT PHÂN:

Tổng quát: N = an -1. 8n -1 +... + a2.82+a1.81+ao.8o

VD:( 123)8 = 1.82+2.81+3.80 = 64+16+3 = (83)10.
4.HỆ THẬP LỤC PHÂN:

Tổng quát: N = an -1. 16n -1 +... + a2.162+a1.161+ao.16o

VD: (3F)16 = 3.161+ F.160 = 48 + 15 = (63)10
II.Định luật của đại số Boole
- Ñaïi soá Boole laø heä thoáng ñaïi soá kín chöùa taäp hôïp K cuûa hai
hoaëc nhieàu phaàn töû vaø coù toaùn töû . vaø +
-Khi kết hợp nhiều mệnh đề logic lại với nhau tạo thành mệnh đề
phức tạp  thiết kế nhiều cổng logic.
-Do đó phải rút gọn các hàm logic  sử dụng ít cổng logic hơn.
-Cách rút gọn bằng nhiều cách : trực tiếp bằng đại số Boole, Bảng
karnaugh…..
-Theo đại số Boole, moât hàm logic có thể biểu diễn bằng 1 trong 2
dạng chính tắc:
là Tổng các tích POS và Tích các tổng SOP
rút gọn nhờ loại được các biến bù kề nhau ( A+A) và ( A.A )
HAØM AND HAØM OR
1a. 0.0 = 0 1b. 0+0 = 0
2a. 0.1 = 0 2b. 0+1 = 1
3a. 1.0 = 0 3b. 1+0 = 1
4a. 1.1 = 1 4b. 1+1 = 1
5a. A.0 = 0 5b. A+0 = A
6a. 0.A = 0 6b. 0+A = A
7a. A.1 = A 7b. A+1 = 1
8a. 1.A = A 8b. 1+A = 1
9a. A.A = A 9b. A+A = A
10a. A.A= 0 10b. A+A=1

Hàm NOT 11. 0 1

12. 1 0

13. A A
 CÁC ĐỊNH LÍ CƠ BẢN:
STT Tên gọi Dạng tích Dạng tổng
1 Đồng nhất A.1=A A+0=A
2 Phần tử 0, 1 A.0=0 A+1=1
3 Bù A.A=0 A+A=1
4 Bất biến A.A=A A+A=A
5 Hấp thụ A+A.B=A A.(A+B)=A
6 Phủ định kép A=A
7 Định lí
DeMorgan (A.B.C…) =A + B + C +…. (A+B+C+…) = A. B. C…..

CAÙC ÑÒNH LUAÄT CÔ BAÛN

+ Hoán vị: A.B = B.A , A+B = B+A
+ Kết hợp: A.(B.C) = (A.B).C , A+(B+C) = (A+B)+C
+ Phân phối: A.(B+C) = A.B+A.C , (A+B).(A+C) = A+B.C
PHẦN III:
CÁC CỔNG LOGIC
 Cổng AND
Cổng AND thực hiện hàm logic
f=f(A,B)=A.B
hoặc nhiều biến
f=f(A,B,C,D,…)=A.B.C.D…

Kí hiệu Bảng chân trị (Mức điện thế)

A B f
0 (0V) 0 (0V) 0 (0V)
0 (0V) 1 (5V) 0 (0V)
1 (5V) 0 (0V) 0 (0V)
1 (5V) 1 (5V) 1 (5V)

(0=0V, 1=5V)
 Đồ thị dạng xung vào, ra của cổng AND

f=A.B
Theo qui ước, logic 1 được thay bằng mức điện thế cao (H), logic 0 được thay
bằng mức điện thế thấp (0)
 Cổng OR
Cổng OR thực hiện hàm logic
f=(A,B)=A+B
Hoặc với hàm nhiều biến
f=(A,B,C,D,…)=A+B+C+D+…
Kí hiệu Bảng chân trị (Mức điện thế)
A B f
0 (0V) 0 (0V) 0 (0V)
0 (0V) 1 (5V) 0 (0V)
1 (5V) 0 (0V) 0 (0V)
1 (5V) 1 (5V) 1 (5V)
0=0V, 1=5V
 Đồ thị dạng xung vào, ra của cổng OR

f=A+B
Theo qui ước, logic 1 được thay bằng mức điện thế cao (H), logic 0 được thay
bằng mức điện thế thấp (0)
 Cổng NOT
Cổng NOT thực hiện hàm logic
f=

Kí hiệu Bảng chân trị (Mức điện thế)

A f
0 (0V) 1 (5V)
1 (5V) 0 (0V)

0=0V, 1=5V
 LOGIC TỔ HỢP
Là tổ hợp các cổng logic cơ bản với nhau ta sẽ thu được mạch logic từ đơn
giản đến phức tạp.
Cổng NAND
Ghép nối tiếp một cổng AND với một cổng NOT ta được cổng NAND

Hàm ra của cổng NAND 2 và nhiều biến vào:

 Kí hiệu cổng NAND

Bảng chân trị

A B f
0 0 1
0 1 1
1 0 1
1 1 0
 Cổng NOR
Cổng NOR được thiết lập bằng cách ghép nối tiếp một cổng OR với một cổng NOT.

Hàm ra của cổng NOR 2 và nhiều lối ra:

Bảng trạng thái của cổng NOR 2 lối vào

A B f
0 (0V) 0 (0V) 1 (5V)
0 (0V0 1 (5V) 0 (0V)
1 (5V) 0 (0V) 0 (0V)
1 (5V) 1 (5V) 0 (0V)
Sơ đồ cấu tạo cổng NOR

Kí hiệu cổng NOR

 Cổng khác dấu

Sơ đồ cổng XOR 2 lối vào

Biểu thức của hàm khác dấu 2 lối vào

Kí hiệu cổng XOR 2 lối vào

Bảng chân trị cổng XOR 2 lối vào

A B f
0 (0V) 0 (0V) 0 (0V)

0 (0V) 1 (5V) 1 (5V)

1 (5V) 0 (0V) 1 (5V)
1 (5V) 1 (5V) 0 (0V)

(Hoạt động cổng XOR nhiều lối vào cũng tương tự cổng XOR 2 lối
vào, nghĩa là nếu số bit 1 trên tất cả các lối vào là một số lẻ, thì hàm lấy
ra logic 1 và ngược lại. Có thể dùng cổng XOR 2 lối vào để thực hiện
hàm XOR nhiều biến.)
 Cổng đồng dấu (XNOR)

Cổng XNOR thực hiện biểu thức logic sau

Kí hiệu của cổng XNOR 2 lối vào

Nếu tổng số bit 0 trên tất cả các lối vào là một số lẻ thì, thì hàm ra của
XNOR sẽ lấy logic 1.
Nếu tổng số bit 0 trên tất cả các lối vào là một số chẵn, thì hàm ra của
XNOR sẽ lấy logic 0.

XOR và XNOR là hai loại cổng có rất nhiều ứng dụng trong kĩ thuật số.
Chúng là phần tử chính hợp thành bộ cộng, trừ, so sánh hai số nhị phân
v.v…
 IV.HOÏ MOSFET
-Baùn daãn tröôøng (MOSFET) cuõng ñöôïc duøng raát phoå bieán
trong caùc loaïi coång logic. Ñaëc ñieåm chung vaø noåi baät cuûa
caùc hoï naøy laø:
+Maïch ñieän chæ bao goàm caùc MOSFET maø khoâng coù
ñieän trôû.
+Daûi ñieän theá coâng taùc roäng, coù theå töø +3 ñeán +5V.
+Ñoä treã thôøi gian lôùn, nhöng coâng suaát tieâu thuï raát beù.
Tuøy theo loaïi MOSFET ñöôïc söû duïng, hoï naøy ñöôïc chia ra
caùc tieåu hoï sau:
1. Loaïi PMOS.
2. Loaïi NMOS.
3. Loaïi CMOS.
1.LOAÏI PMOS:
Maïch ñieän cuûa hoï coång naøy chæ duøng MOSFET coù keânh daãn
loaïi P. Coâng ngheä PMOS cho pheùp saûn xuaát caùc maïch tích hôïp vôùi
maät ñoä cao nhaát.
Sô ñoà coång NOT vaø coång NOR loaïi PMOS. ÔÛ ñaây MOSFET
Q2, Q5 ñoùng chöùc naêng caùc ñieän trôû.
 2.LOAÏI NMOS
Cổng NAND – NMOS tải thụ động
0 = logic 1 = 0V– 0,5V
1=logic 1 = VDD

B A F=Vo
0 0 1
0 1 1

1 0 1
1 1 0
Cổng NAND-NMOS tải động
Bảng chân lí Mạch điện

Vào Vào Ra
B A Y = Vo
0 0 1
0 1 1
0 1 1
1 1 0
Cổng NOR-NMOS tải thụ động
Do 2 NMOS gheùp song song neân chỉ cần coù
1 NMOS daãn thì điện thế ngoõ ra xuống mức
thấp:

B A F=Vo
0 0 1
0 1 0
1 0 0
1 1 0
 Cổng NOR-NMOS tải động
Bảng chân lí Mạch điện

VDD
B A Y=Vo
Q3
0 0 1
0 1 0 vo

Q1 Q2
1 0 0
A B
1 1 0
3.COÅNG CMOS
Maïch ñieän cuûa hoï coång CMOS naøy söû duïng caû hai loaïi
MOSFET keânh daãn P vaø keânh daãn N. Bôûi vaäy coù hieän töôïng buø
doøng ñieän trong maïch. Chính vì theá coâng suaát tieâu thuï cuûa hoï
coång, ñaët bieät trong trang thaùi tính laø raát beù
Ñieåm noåi baät trong maïch ñieän ñieän cuûa hoï coång naøy laø
khoâng toàn taïi vai troø cuûa ñieän trôû. Chöùc naêng logic ñöôïc thöïc
hieän baèng caùch thay ñoåi traïng thaùi caùc chuyeån maïch coù tính
ngöôïc nhau. Daáu tröø vaø daáu coäng treân cöïc cöûa caùc MOSFET chæ
ra cöïc tính ñieàu khieån chuyeån maïch. Nhôø ñaëc ñieåm caáu truùc
maïch, möùc VRL, VRH ñaït ñöôïc gaàn nhö lí töôûng.
 Ñeå minh hoïa , ta tìm hieåu hoaït ñoäng cuûa coång NOT. Töø hình
neáu taùc ñoäng tôùi loái vaøo A logic thaáp thì Q1 seõ thoâng, Q2 seõ
khoùa. Loái ra f gaàn nhö ñöôïc noái taét tôùi VDD vaø caùch ly haún vôùi
ñaát, nghóa laø VRH ~ VDD Ngöôïc laïi, khi laáy A möùc cao, Q1 môû
vaø Q2 ñoùng, do ñoù loái ra f gaàn nhö noái ñaát vaø caùch ly vôùi VDD.
Noùi khaùc ñi, VRL ~ 0.

Coång NOT
 Các cổng logic CMOS khác
a.Cổng NAND - CMOS
B A Q1 Q2 Q3 Q4 Vo

0 0 OFF OFF ON ON 1

0 1 ON OFF ON OFF 1

1 0 OFF ON OFF OFF 1

1 1 ON ON OFF OFF 0
b. Cổng NOR – CMOS
B A Q1 Q2 Q3 Q4 Vo

0 0 OFF OFF ON ON 1

0 1 ON OFF OFF ON 0

1 0 OFF ON ON OFF 0

1 1 ON ON OFF OFF 0
2. Mạch mã hoá
Mạch điện thực hiện việc chuyển tin tức sang mã được gọi
là mạch mã hóa hay mạch ghi mã.
Chuyển đổi mã này  mã khác
mã thập phân  nhị phân
a. Mạch mã hoá 4 sang 2 đường

Io
STP I3 I2 I1 IO Y1 YO
I1 4-2 line Yo
I2 encoder Y1 0 0 0 0 1 0 0
I3
1 0 0 1 0 0 1
2 0 1 0 0 1 0
Y0 = I3+ I1 3 1 0 0 0 1 1
Y1 = I3+I2
 Mạch thực hiện

I0
I1 Y0 = I1 + I3
I2
I3 Y1 = I2 + I3

Có thể sử dụng toàn cổng NAND

Mạch mã hóa 8 đường
3.Mạch giải mã
Mạch điện thực hiện việc chuyển đổi từ mã sang tin tức được
gọi là mạch giải mã.
Bộ giải mã nhị phân:
Mạch giải mã 2 sang 4 đường

Y0
A Y1
2-4 line
B Y2
decoder
Y3

B A Y3 Y2 Y1 Y0
Y0 = /B./A 0 0 0 0 0 1
Y1 = /BA
0 1 0 0 1 0
Y2 = B/A
Y3 = BA 1 0 0 1 0 0
1 1 1 0 0 0
35
 Mạch giải mã 3-8 đường
Qo  C B A
74LS138 Q1  C B A
3 A2 Q7 7 Q 2  CB A
2 A1 Q6 9
1 A0 10 Q 3  CBA
Q5
Q4 11 Q4  C B A
Q3 12
6 E3 Q2 13 Q 5  C BA
5 E2 Q1 14
4 E1 Q0 15 Q 6  CB A
Q 7  CBA
36
Giải mã BCD – 7 đoạn

D a
C b
B
c
A BCD to
d
seven-segment
decoder e

f
g

IC 7447A , CD 4511
37
 D C B A a b c d e f g STP
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
Bảng 0 0 1 0 1 1 0 1 1 0 1 2
chân 0 0 1 1 1 1 1 1 0 0 1 3
trị 0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 0 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 0 0 1 1 9
1 0 1 0 0 0 0 0 0 0 0 tắt hết
III. Phương pháp rút gọn hàm logic

1. Phương pháp dùng đại số Logic

Như Loại bỏ các biến A.(/A) = 0, và A+(/A) =1, nhờ đó
sẽ làm hàm logic F được đơn giản hơn (bớt đi số
cổng không cần thiết)
2. Bảng Karnaugh
Dùng bảng kẻ ô và sắp xếp lần lượt các biến phủ
định nhau (đảo của nhau)
vào các ô gần nhau để tiện loại bỏ nhau.

Sau đây ta chỉ xét phương pháp rút gọn bằng các
định luật đại số Boole.

39
 Thí dụ: Thiết kế hệ thống báo động cho ngân hàng ( họăc cho ô
tô,…) theo yêu cầu sau:
- Trong giờ làm việc, cửa chính và cửa kho mở, mạch không báo
động .
- Sau giờ làm việc, chỉ cần 1 cửa mở là mạch báo động.
Đặt: Cửa chính A = 0 khi đóng
Cửa kho B = 1 khi hở
Khoá C = 0 trong giờ làm việc
= 1 sau giờ làm việc

Mạch báo động Z = 0 khi không hoạt động

= 1 khi hoạt động

Thiết lập bảng hoạt động (bảng chân lý):

40
 Bảng chân lý C B A F
Ta viết được các hàm: 0 0 0 0
F  C BA  CB A  CBA  0 0 1 0
F  CB ( A  A)  C BA  0 1 0 0
F  CB  C BA  C ( B  BA)  0 1 1 0
F  C ( B  A)
1 0 0 0
Mạch thực hiện như trên 1 0 1 1
1 1 0 1
1 1 1 1

41
Thí dụ: Thực hiện cổng XOR
X
OR

Y AND Z=X/Y+/XY

NAND

  
Z   X  Y  . X .Y   X  Y  . X  Y 
 X X  X Y  Y X  YY  X Y  Y X

42
 Hoặc
X U

V Z = A/B+/AB

W
Y

V  XY ; U  X XY ; W  Y XY

Z UW U W  X XY Y XY  X XY Y XY 
 
  X Y  XY   X Y  X Y  X Y  XY
43
 Chứng minh cách khác

V  XY ;
U  X XY  X  XY  X  XY
W  Y XY  Y  XY  Y  XY
 
Z UW  X  XY Y  XY   X  XY Y  XY 

 
 X XY Y XY  X Y  XY  X Y  X Y 
 XY  XY
44
 Ứng dụng cổng EXOR
IC so sánh nhị phân

45
Mạch kiểm tra chẳn lẽ ( parity bit generator)

Y = 1 khi tổng các bit 1 vào là lẻ

46
1.Mạch làm toán
a. Mạch bán tổng – HA (Half Adder)
An Sn = A/B+AB\
HA
Bn Cn=A.B

Theo hàm SOP Bn An Sn Cn

mạch gồm cổng
0 0 0 0
EXOR và AND
0 1 1 0
Sn  An Bn  An Bn 1 0 1 0
Cn  AnCn 1 1 0 1

47
b. Mạch toàn tổng – FA ( Full Adder)

Cn-1 Sn = Cn-1 (/AnBn+AnBn\)
An
Bn FA Cn = AnBn+Cn-1(/AnBn+AnBn\)

Cn-1 Bn An Sn Cn
0 0 0 0 0
0 0 1 1 0
Cn-1 HA 1 Sn
0 1 0 1 0
0 1 1 0 1
An
1 0 0 1 0
HA 2 1 0 1 0 1
Bn Cn
1 1 0 0 1
1 1 1 1 1
48
 Chứng minh được:

Sn  Cn 1 AN Bn  Cn 1 AN Bn  Cn 1 An Bn  Cn 1 An Bn
 Cn 1  An  Bn   Cn 1  AN  
Bn   Cn 1  Dn   Cn 1 Dn
 Cn 1   An  Bn 
Cn  Cn 1 An Bn  Cn 1 An Bn  Cn 1 An Bn  Cn 1 An Bn
  
 An Bn Cn 1  Cn 1  Cn 1 An Bn  An Bn 
 An Bn  Cn 1  An  Bn 

49
Full-Adder
Truth Table Logic Equations

x y z C S C = x’yz + xy’z + xyz’ + xyz

0 0 0 0 0 = z • (x’y+xy’) + xy • (z+z’)
0 0 1 0 1 = z • (x  y) + x • y
0 1 0 0 1 = MAJ (x,y,z)
0 1 1 1 0
1 0 0 0 1 S = x’y’z + x’yz’ + xy’z’ + xyz
1 0 1 1 0 = x’yz’ + xy’z’ + x’y’z + xyz
1 1 0 1 0 = z’(x’y + xy’) + z(x’y’ + xy)
1 1 1 1 1 = z’(x  y) + z(x  y)’
= (x  y)  z
= x  y  z
50
IV . Cổng truyền
Chỉ cho qua tín hiệu khi được cho phép
(điều khiển).
a. Cổng truyền NMOS- đơn
hướng
Khi vi = VDD và c = VDD
cực a hoạt động như cực D ( phân
cựic VDD)và b là cực S ( vì phân
cực 0V), MOSFET dẫn , CL nạp
điện  Vo = VDD-VTH.

51
Khi Vi = 0V và C= VDD a là cực S, b là cực D.
Tụ CL xã qua MOSFET cho đến hết  MOSFET
ngưng, Vo = 0V
xem như cổng cho logic 0 truyền qua
Khi C=0, kênh n ngưng , cổng MOSFET không
cho tín hiệu truyền qua.
Tóm lại:
Khi C = 1( logic 1)cổng cho tín hiệu vào Vi
truyền qua Vo = Vi .
Khi C = 0(logic 0) cổng bị khoá không cho tín
hiệu truyền qua.

52
Cổng truyền đảo
 Mạch có dạng:
C=0  A Không truyền qua B
A B

C
C=1  A được truyền qua B

 Ta cũng có cổng truyền A B

đảo điều khiển bằng C
C=0 : A được truyền qua B
C=1 : A không truyền qua B C

53
Các Cổng truyền khác
a
Cổng truyền đơn cực điều
khiển đảo
Khi C = 1 , /C = 0  Cổng bị
khoá tín hiệu không truyền
qua.
Khi C = 0 , /C = 1  cổng mở ,
tín hiệu được truyền qua Vi Vo
CL
C
54
3.Cổng truyền CMOS - truyền lưỡng cực
Mạch điện
C
 Khi C = 0, /C = 1 và
NMOS
Vi=VDD NMOS ngưng ( VGSN a b

= 0) và PMOS dẫn( VGSP= - VDD

Vi Vo
VDD) d e
PMOS
G
V0 = VDD
 Vi = 0V  NMOS dẫn( VGS /C

= VDD), PMOS ngưng(VGSP C

= 0V) Vo = 0V
Cổng đóng cho truyền qua Vi O/I
= Vo I/O

/C 55
Khi C = 0, /C = 1 và
 Vi = 0V  NMOS ngưng(VGSN=0V)
PMOS ngưng(VGSP = VDD)
Vi = VDD NMOS ngưng(VGSN=-VDD)
PMOS ngưng( VGSP=0V)
 cổng bị hở không cho tín hiệu truyền
qua.
Tóm lại:
Khi C = 1 cổng cho tín hiệu truyền qua
Khi C = 0 cổng không cho tín hiệu qua

56
Do cấu trúc MOSFET có tính đối xứng
,các cực S và D có thể hoán đổi vị trí
nhau, nên khi cho tín hiệu vào từ B tín
hiệu sẽ ra bên A và theo cùng cách điều
khiển trên : nên cổng có thể truyền theo
cả 2 chiều A và đổi lại B A . Cổng
truyền lưỡng cực.
Cổng truyền lưỡng cực được thông dụng
trong kỹ thuật số, truyền số liệu cả 2
chiều ( hướng).

57