Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

BÁO CÁO THỰC HÀNH

KỸ THUẬT SỐ

Tên đề tài: THIẾT KẾ VÀ ỨNG DỤNG

MẠCH HIỂN THỊ ĐỒNG HỒ SỐ

I. Mục đích yêu cầu:

Vận dụng các kiến thức đã học về điện tử cơ bản, kỹ thuật xung,kỹ thuật số,thiết kế
mạch Logic.
Sữ dụng các IC có sẵn tại phòng TN Tin Học Công Nghiệp (PFIEV) và các IC khác
mua thêm, thiết kế lắp ráp các mạch điện tử ứng dụng.
II. Mạch đồng hồ số:
1. Mạch tại xung 1Hz(T=1s)
Mạch tạo xung chuẩn sử dụng thạch anh 32.768khz và chip đếm & chia tần số
CD4060
Thạch anh 32,768khz là thạch anh chuyên dụng cho đồng hồ có kích thước bé xíu
như ruột bút bi. Hầu như ở đâu có sự hiện diện của "anh thạch" này thì ở đó có mạch
đồng hồ...
sau khi chia 2^14 = 16.384 lần qua IC cd4060 ở chân số 3 ta được tần số đầu ra là 2HZ
tiếp tục chia 2 bằng mạh D flip - flop cdc4013 ta được 1Hz .
Ta có sơ đồ sau:

MẠCH TẠO XUNG 1Hz

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Tuy nhiên tần số dao động của thạch anh lại phụ thuộc vào lát cắt ra nó nên dù kỹ
thuật có hiện đại đến đâu thì vẫn có sai số do vậy trong sơ đồ đã dùng thêm trở và tụ vi
chỉnh để tạo mạch cộng hưởng bổ trợ ở chân thạch anh

2. Mạch đếm và hiển thị giờ,phút,giây.

Ta sữ dụng IC74ls90 là IC đếm 10 và IC74ls47 là IC giải mã led 7 đoạn với ngõ
ra tích cực âm dùng cho led 7 thanh có anot chung
2.1 Tìm hiểu về bộ đếm và IC74ls90.
2.1.1 Định nghĩa và phân loại bộ đếm
1. Định nghĩa:
Bộ đếm là một mạch dãy tuần hoàn có một đầu vào đếm và một đầu ra,mạch
có số trạng thái trong bằng chính hệ số đếm(Kd).Dưới tác dụng của tín hiệu vào
đếm,mạch sẽ chuyển từ trạnh thái trong này đến một trạng thái trong khác theo một
thứ tự nhất định.Cứ sau Kd tín hiệu vào đếm,mạch trở lại trạng thái xuất phát ban
đầu.
2. Phân loại bộ đếm
Căn cứ vào sự khác biệt của tình huống chuyển đổi trạng thái các Flip Flop
trong bộ đếm,người ta phân thành 2 loại lớn: bộ đếm đồng bộ và bộ đếm dị
bộ.Trong bộ đếm đồng bộ,các Flip Flop đều chịu tác động điều khiển của một xung
đồng hồ duy nhất,đó là xung đếm đầu vào.Vậy sự chuyển đổi trạng thái của chúng
là đồng bộ.Bộ đếm dị bộ thì khác,có Flip Flop(FF) chịu tác động điều khiển trực tiếp
của xung đầu vào,nhưng cũng có FF chịu tác động điều khiển của xung đầu ra của
FF khác(có vai trò định thời của xung đồng bộ).Sự chuyển đổi trạng thái của FF
không cùng lúc,tức là dị bộ.
Căn cứ vào sự khác biệt về hệ số đếm của bộ đếm,người ta phân thành các
loại: Bộ đếm nhị phân,bộ đếm thập phân,bộ đếm N phân. Nếu gọi n là số chỉ số chỉ
số vị trí trong mã số nhị phân(cũng là số FF trong bộ đếm), gọi N là số trạng thái tích
cực(cũng là số trạng thái mã hóa đã được lập khi giải mã)thì đối với bộ đếm nhị
phân N=2^n đối với bộ đếm nhị phân N=10.
3. Bộ đếm đồng bộ
Thiết kế bộ đếm 10 đồng bộ,đếm lên,mã Gray,sữ dụng JK Flip Flop
Bảng trạng thái:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Bảng chuyển đổi trạng thái:

Trạng thái hiện tại Trạng thái tiếp theo Đầu vào kích thích
các FF
Q3 Q2 Q1 Q0 Q’3 Q’2 Q’1 Q’0 J3K3 J2K2 J1K1 J0J0
0 0 0 0 0 0 0 1 0X 0X 0X 1X
0 0 0 1 0 0 1 1 0X 0X 1X X0
0 0 1 1 0 0 1 0 0X 0X X0 X1
0 0 1 0 0 1 1 0 0X 1X X0 0X
0 1 1 0 1 1 1 0 1X X0 X0 0X
1 1 1 0 1 0 1 0 X0 X1 X0 0X
1 0 1 0 1 0 1 1 X0 0X X0 0X
1 0 1 1 1 0 0 1 X0 0X X1 X0
1 0 0 1 1 0 0 0 X0 0X 0X X1
1 0 0 0 0 0 0 0 X1 0X 0X 0X

Biểu diễn các hàm trên bảng Karnaugh và tối thiểu hóa:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

00 01 11 10 00 01 11 10
00 X X X X
X X X 1 X X X
01
X X X X X X X
11
1
10

J3=Q2 K3=Q1Q0

00 01 11 10
00 01 11 10
1 X X X X
X X X X X X X
X X X X X X X 1
X X X X

J2=Q1Q0Q3 K2=Q3

00 01 11 10
00 01 11 10
1 X X X X
X X X X X X X
X X X X X X X
X X X X 1

J1=Q0Q3 K1=Q0Q3

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

00 01 11 10 00 01 11 10

1 X X X 1 X
X X X X X X X
X X X X X X X
X X 1 X 1 X

J0=Q1Q3+Q1Q2Q3 K0=Q3Q1+Q1Q3

Từ hệ phương trình đã tối thiểu hóa nhận được sơ đồ của bộ đếm như sau:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

II.1.2 Tìm hiểu IC74ls90

IC 74ls90 là IC thuộc họ 74xx,IC này có chức năng đếm thập phân.
Con TTL này cũng khá quen thuộc nó là con đếm mã nhị phân chia 10 mã hóa ra BCD.
Cứ mỗi 1 xung vào thì nó đếm tiến lên 1 và được mã hóa ra 4 chân. Khi đếm đến 10 tự
nó sẽ reset và quay trở về ban đầu.
Hai thông số quan trọng để thiết kế mạch đếm này là: Bảng chân lý mã hóa ra BCD
và điều kiện để Reset (Trở về trạng thái ban đầu)

Theo datasheet ta có sơ đồ chân như sau:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Sơ đồ cấu tạo:

+ Bảng chân lý mã hóa ra BCD

Khi sản xuất ra con này nhà sản xuất đã cung cấp cho chúng ta bảng mã hóa của con
này do đó mà mình không thể tạo ra bảng mã này được. Sau đây là bảng mã của nó
được lấy từ datasheet

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Trong bảng chân lý trên nó có 1 chú ý và chú ý này vô cùng quan trọng là : Đầu ra của
Q0 được nối với đầu vào của CP1.

+ Mức Reset cho 74LS90.

Nó có 4 chân Reset dùng để reset hệ thống với các chân : MR1, MR2, MS1, MS2. Đưa
các mức thích hợp vào các chân này thì nó sẽ tự động Reset. Sau đây là bảng mức Reset

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

II.2 Tìm hiểu mạch giải mã led 7 đoạn và IC74ls47

2.2.1 Mạch chuyển mã
Trong các hệ thống điện tử dùng mạch số,dữ liệu(lệnh,số liệu) được truyền đi hay xữ
lý ở dạng từ(word) nhị phân gồm các bit 0 và 1.Một từ n bit có thể biểu diển cho 2^n
phần tử tin khác nhau với giá trị thập phân từ: 0=>2^n -1.Từ nhị phân n bits đó gọi là
mã (Code)của các phần tử tin tức.Có rất nhiều loại mã, sau đây là một số loại mã
thường gặp:
a. Các loại mã ký tự thường dùng:
Mã ASCII(American Standard Code for Information Interchange): mã dùng cho 8
bits để mã hóa 1 ký tự.
Mã EBCDI(Extended Binary Code Decimal Interchange Code ): dùng 8 bits để mã
hóa 1 ký tự.
Mã BAUDOT: mã này dùng 5 bit để biểu diễn cho một ký tự,nó được dùng trong
bưu điện và một số loại teletype.
b. Các loại mã thường dùng để mã hóa các con số
Để mã hóa các con số thường dùng các loại mã: Mã nhị phân,mã dư 3(XS3), mã
Gray,mã Gray dư 3,mã nhị phân của số thập phân(BCD),mã thập phân,mã 7 vạch….
Mã có thể chia làm 2 loại: loại có trọng số(trọng số của các ký hiệu nhị phânđược sắp
xếp theo thứ tự 2^0,2^1,2^2,2^n…) và loại không có trọng số(trọng số của các ký hiệu nhị
phân không phụ thuộc vị trí của chúng trong từ mã).
-mã nhị phân:
Đây là loại mã có trọng số,trọng số của các ký hiệu nhị phân được sắp xếp từ thấp đến cao
là 1,2,4,8,….
-mã BCD(Binary Code Decimal):

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Đễ mã hóa nhị phân cho 10 chữ số thập phân cần từ mã có độ dài 4 bit.tùy theo
cách sữ dụng 10 trên 16 tổ hợp mã nhị phân 4 bit mà ta có các loại mã BCD khác
nhau.một số loại mã BCD thường gặp: BCD-normal,2421,5121….
-mã Gray:
Là loại mã không có trọng số,các từ mã kế cạnh nhau chỉ khac nhau ở một biến số,mã
Gray được dùng biểu diễn bảng Karnaugh.
II.2.2 Bộ giải mã hiển thị
Chúng ta sẽ thuyết minh nguyên lý công tác và quá trình thiết kế của bộ giả mã
hiển thị qua ví dụ bộ giải mã kích cho led 7 đoạn
Thiết kế bộ giải mã hiển thị kích cho hiển thị Led 7 thanh với tín hiệu đầu vào là mã
BCD 8421.
Phân tích yêu cầu thiết kế:

Xem sơ đồ khối hình trên.

Các đầu vào D, C, B, A là mã BCD 8421,trong đó 6 trạng thái 1010->1111 không được
sữ dụng, đánh dấu chéo “X” để xử lý tối thiểu hóa. Tín hiệu đầu ra a, b, c, d, e, f, g là để
kích sáng led tương ứng của hiện thị led 7 thanh.Căn cứ mạch kích sang,tín hiệu đầu ra
bộ giải mã phải tích cực ở mức thấp(Led sáng khi tín hiệu kích ở mức thấp)
Kê bảng chân lý:

D C B A a b c d e f g Số
được
hiển
thị
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 0 0 1 1 1 1 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

1 0 0 1 0 0 0 0 1 0 0 9

Các từ mã đầu vào của BCD8421 quyết định số được hiển thị.nhưng do cấu trúc
không gian các LED a,b,..g mà các giá trị tín hiệu đầu ra bộ giải mã được xác định sao
cho:
-mức thấp 0(L): LED sáng.
-mức cao 1(H): LED tắt.
-các LED sáng hình thành số được hiển thị.
Tối hiểu hóa:
Dùng phương pháp hình vẽ.chúng ta chọn dùng cổng NORAND trong sơ đồ. Do đó đầu
tiên ta tối thiểu hóa hàm đảo bằng dạng ORAND đối với các giá trị 0 của hàm đầu ra,sau
đó lấy đảo thì được dạng NORAND đối với các giá trị 1 của hàm đầu ra.
Xem bảng Karnaugh
Xét Led thanh a.
Tối thiểu hóa dạng chuẩn tắc tuyệt đối với các ô trong bảng Karnaugh có giá trị 0 dể xác
định hàm đảo:
a = D+B+CA+CA (dạng ORAND)
lấy đảo: a = a=D+B+CA+CA (dạng NORAND)

00 01 11 10 00 01 11 10

0 1 0 0 0 0 0 0
1 0 0 0 0 1 0 1
X X X X X X X X
0 0 X X 0 0 X X

(a) (b)

00 01 11 10 00 01 11 10

0 0 0 1 0 1 0 0
0 0 0 0 1 0 1 0

X X X X X X X X
0 0 X X 0 0 X X

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

(c) (d)
00 01 11 10 00 01 11 10

0 1 1 0 0 1 1 1
1 1 1 0 0 0 1 0
X X X X X X X X
0 1 X X 0 0 X X
(e)

(f)

00 01 11 10

1 1 0 0
0 0 1 0
X X X X
0 0 X X

(g)

(b) b= C+BA+BA b=C+BA+BA

(c) c=C+B+A c=C+B+A
(d) d=D+CB+BA+CA+CBA d=D+CB+BA+CA+CBA
(e) e= CA+BA e=CA+BA
(f) f=D+CB+CA+BA f=D+CB+CA+BA
(g) g=D+CB+CB+BA g=D+CB+CB+BA

Sơ đồ logic:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

IC giải mã BCD => LED 7 thanh : 74LS47

* Hình dạng và kích thước chân ngoài thực tế:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Đây là IC giải mã từ BCD sang mã LED 7 vạch với 4 chân đầu vào và 7 chân đầu ra
với chức năng của từng chân như sau:
+ Chân 1, 2, 6, 7: Chân dữ liệu BCD vào dữ liệu này được lấy từ IC đếm.
+ Chân 9, 10, 11, 12, 13, 14, 15: Các chân ra tác động mức thấp (0) và được nối với
LED 7.

+ Chân 8: Chân nối GND.

+ Chân 16: Chân nối Vcc = 5V.
+ Chân 4: Chân này không cần biết theo datasheet thì cho nó lên Vcc
+ Chân 5: Ngõ vào xoá dợn sóng RBI được để không hay nối lên cao khi không được
dùng để xoá số 0( số 0 ở trước số có nghĩa hay số 0 thừa bên trái dấu chấm thập phân).
+Chân 3: Chân này cũng thế cho nó lên Vcc = 5V

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

* Bảng chân lý các giá trị IO của 74LS47

Nhìn trên bảng chân lý trên ta thấy với 4 đầu vào sau khi giải mã nó cho ra 16 giá trị của
mã LED 7 vạch và hiện thị được lên LED 7 vạch.

Sự hoạt động của mạch được thể hiện ở bảng chân lý, trong đó đối với các ngõ ra H là
tắt và L là sáng, nghĩa là nếu 74LS47 thúc đèn led 7 đoạn thì các đoạn a, b, c, d, e, f, g của
đèn sẽ sáng hay tắt tuỳ vào ngõ ra tương ứng của 74LS47 là L hay H nên do đó ta phải
dùng LED anot chung!

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Kết quả hiển thị như hình trên

II.3 Led 7 thanh

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Led 7 thanh(LED7SEG) có 2 loại: Anot chung và Katot chung

Trong thiết kế sữ dung loại Anot chung.nếu dùng loại Katot chung thì cần dùng loại IC giải
mã có đầu ra tích cực mức dương (+) như IC 74ls247

Trên sơ đồ chân: gồm 10 chân chia ra 2 hàng chân như hình:

Chân số 3 nối VCC

Chân số 5 (poin) và chân số 8(Anode) không được sử dụng trong thiết kế

Các chân 1(e), 2(d), 4(c), 6(b), 7(a), 9(f), 10(g) được nối với các chân tương ứng của IC
74ls47

3 Sơ đồ thiết kế và lắp ráp các linh kiện.

Dưới đây là sơ đồ mạch nguyên lý :

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Nguyên lý hoạt động:

Chúng ta quy ước thứ tự các IC74ls90:
Như hình trên theo thứ từ dưới lên từ 1 đến 6.
Dựa vào bảng chân lý 74ls90 hình bên:
Xung 1Hz chuẩn được lấy từ bộ tạo xung,
đưa vào chân 14(clock up) của IC 47ls90 thứ
nhất của bộ hiển thi giây,qua bộ đếm và bộ giải
mã số được hiển thị.
Khi 74ls90(1) đếm đến 9.QD(Q3) từ mức
logic 1(H) về mức 0(L),QD(Q3) được nối với
chân 14(clock up) của 74ls90(2) được kích
đếm lên một đơn vị,tương tự như thế,khi 74ls90(2)
đếm đến 6 ta reset về 0 và clock up IC74ls90(3)
lên 1 xung.ta để ý khi count đến 6,chỉ có chân
Q1 từ 0(L) lên 1(H) kết hợp với chân Q2 đang
ở mức1 cho qua cổng AND,đầu ra nối với
2 chân reset R01 và R02 của74ls90(2) và chân
14 (clock up) của 74ls90(3).mạch hiển thị phút
kết nối hoàn toàn tương tự hiển thị giây.
Ở bộ hiển thị giờ,ta để ý khi 74ls90(5) đếm đến 4 và 74ls90(6) đếm đến 2 tức là 24
giờ.ta chân Q2 của 74ls90(5) đang từ mức 0 lên mức 1 kết hợp chân Q1 của 74ls90(6)
từ mức 0 lên mức 1 cho qua cổng AND,đầu ra cho vào chân reset của 74ls90(5) và
74ls90(6)

Cổng AND sữ dụng trên hình vẽ được lấy từ IC 7408:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Để có thể điều chỉnh giờ và phút đúng với thời gian thực,ta còn dùng thêm các nút ấn để
chỉnh giờ và phút:

SƠ ĐỒ RESET(CHỈNH GIỜ,PHÚT)

Đầu ra của cổng AND được đưa vào chân clock up(14) của IC74ls90 bộ hiển thi giờ và
phút

4 .Kết quả
Mạch in:
Mạch tạo xung 1Hz chẩn:

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

Mạch hiển thị led 7 thanh:

5. Các linh kiện sữ dụng trong mạch:

STT Tên linh kiện Số lượng Ghi chú

1 Led 7 thanh loại vừa 4
2 Led 7 thanh loại nhỏ 2
3 IC 74ls90 6
4 IC 74ls47 6
5 IC7408 2
6 IC 4060 1
7 IC 4013 1
8 Diode cầu 1
9 Cầu cắm nguồn 1
10 Led 5
11 Nút reset 2
12 Tụ 33pf,103,104,100uF
13 Diode Zener 1
14 Trở 220,300,1k,1.5k,2.5k,4m7
15 Đầu và dây cắm 3 lõi 1
16 Đế IC 14dip 9

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2
 Báo Cáo Thực Hành Kỹ Thuật Số: Thiết Kế Mạch Logic

17 Đế IC 16dip 7
18 Board đồng làm mạch
19 Dây jumper

GVHD: Trần Đình Khôi Quốc - Nguyễn Hữu Lập Trường Nhóm
SV:07CLC2