Professional Documents
Culture Documents
¾ Đặc điểm:
- Trị số của tín hiệu đầu ra ở thời điểm đang xét chỉ phụ
thuộc vào tổ hợp các giá trị tín hiệu đầu vào.
- Được cấu trúc nên từ các cổng logic.
¾Phương pháp biểu diễn chức năng logic của mạch tổ hợp:
- Hàm logic (thường áp dụng cho vi mạch cỡ nhỏ - SSI)
- Bảng trạng thái (vi mạch cỡ vừa – MSI)
- Bảng Karnaugh
- Đồ thị dạng xung ...
A = 8 +9 = Σ (8,9) 7 0 1 1 1
B=4+5+6+7 = Σ ( 4,5,6,7) 8 1 0 0 0
C=2+3+6+7 = Σ (2,3,6,7) 9 1 0 0 1
D=1+3+5+7+9 = Σ (1,3,5,7,9)
3 1
4 2
5 3
4
6
7
5
6
8
7
9
8
9
A B C D
¾Biểu thức: 1 1 0 1 0 1
G 0 = ∑ (1,2,5,6 )
1 1 1 1 0 0
G1 = ∑ ( 2,3,4,5 )
G 2 = ∑ ( 4,5,6,7 )
a
f g b
e c
d
K chung
A chung
d
CMOS: 4511
Rp
...
a g
LT 7447 RBO
RBI
A B C D
A1 A0 D0 D1 D2 D3
¾Biểu thức:
0 0 1 0 0 0
D0 = A1.A 0
0 1 0 1 0 0
D1 = A1.A 0 1 0 0 0 1 0
D 2 = A1.A 0 1 1 0 0 0 1
D3 = A1.A 0
GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 17
www.ptit.edu.vn
BỘ MÔN KTĐT – KHOA KTĐT1
BÀI GIẢNG MÔN: ĐIỆN TỬ SỐ
A0 D0
A1 D1
A2 D0 D1 D2 D3
A3 74154
E1
E2 D15
¾Biểu thức:
Y = E.(A1.A 0 .D0 + A1.A 0 .D1 + A1.A 0 .D 2 + A1.A 0 .D3 )
GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 20
www.ptit.edu.vn
BỘ MÔN KTĐT – KHOA KTĐT1
BÀI GIẢNG MÔN: ĐIỆN TỬ SỐ
A2
A1 Y0
.
A0 DEMUX ..
74138 Y0 Y1 Y2 Y3
E1 Y7
E2
D1
Ra/Vào
D2
D3
¾Biểu thức: S0 = a 0 ⊕ b0
C0 = a 0 .b0
¾Mạch điện:
4.6.1. Mạch tổng (3) – Mạch cộng nhị phân song song
¾Sơ đồ khối:
S0 S1 Si
a0 b0 a1 b1 ai bi
C3 C0 C3 C0
7483A 7483
B3 ÷ B0 A3 ÷ A0 B3 ÷ B 0 A3 ÷ A0
a0 b0 D0 B0 B0
0 0 0 0
0 1 1 1
a0 S0/D0
1 0 1 0 b0
1 1 0 0
C0/B0
¾Biểu thức: D0 = a 0 ⊕ b0
B0 = a 0 b 0 M (điều khiển)
¾Mạch điện:
0 1 1 0 1
Bout = a i bi + ( a i ⊕ b i )Bin
1 0 0 1 0
¾Mạch điện: 1 0 1 0 0
HS1 HS2 1 1 0 0 0
bi a i ⊕ bi
ai Di 1 1 1 1 1
Bin
a i bi
Bout
A3
..
.. .
B3 ÷ B 0 .
A0
... ...
Cout b3 ÷ b0 a 3 ÷ a 0 Cin
¾Hoạt động: 7483A
M: Điều khiển
S3 S2 S1 S0
-Mạch điện: ai
bi gi
⎧a 3 = b 3
¾Bộ so sánh bằng nhau 4 bit: ⎪
A = a3a2a1a0 với B = b3b2b1b0 ⎪a 2 = b 2
A=B⇔⎨
⎪a1 = b1
⎪⎩a 0 = b 0
4.8.1. Mã chẵn lẻ
¾Mã chẵn lẻ: là loại mã BCD BCD BCD
phát hiện lỗi thông dụng 8421 8421chẵn 8421 lẻ
nhất. PC PL
¾Thiết lập mã chẵn lẻ: 0000 0000 0 0000 1
thêm một bit chẵn/lẻ (parity 0001 0001 1 0001 0
bit) vào tổ hợp mã, sao 0010 0010 1 0010 0
cho:
0011 0011 0 0011 1
-Tổng số bit ‘1’ là chẵn (mã
0100 0100 1 0100 0
chẵn hay tính chẵn)
-Tổng số bit ‘1’ là lẻ (mã lẻ 0101 0101 0 0101 1
hay tính lẻ) 0110 0110 0 0110 1
0111 0111 1 0111 0
1000 1000 1 1000 0
1001 1001 0 1001 1
p o = pe = d1 ⊕ d 2 ⊕ d 3
4.9.1. Mã Hamming
- Mã Hamming: ghép thêm một số bit kiểm tra P vào thông tin để đảm bảo tính
chẵn/lẻ của hệ thống.
- Mã Hamming có khả năng sửa sai một lỗi, có sơ đồ tạo mã và giải mã đơn giản.
- Số bit kiểm tra P và số bit tin tức D phải thỏa mãn biểu thức:
D + P + 1 ≤ 2P
- Vị trí các bit P: là các bit có thứ tự 2i tính từ bit có trọng số nhỏ nhất.
- Ví dụ: với số bit tin tức D = 5, số bit kiểm tra chẵn/lẻ P = 4. Cách sắp xếp vị trí các
bit như sau:
9 8 7 6 5 4 3 2 1
D5 P3 D4 D3 D2 P2 D1 P1 P0 (*)
- Bit chẵn lẻ P có nhiệm vụ kiểm tra tính chẵn lẻ của các bit ở các vị trí mà nó chiếm
giữ có giá trị 1 tương ứng theo bảng nhị phân (kể cả nó).
S3 = vị trí 8 ⊕ vị trí 9 =0
- Nếu kết quả thu được khác 0 thì tổ hợp S3S2S1S0 (nhị phân) là vị trí bit lỗi.
Kết chương 4