MỤC LỤC

MỤC LỤC..............................................................................1
KẾT
LUẬN ......................................................................................
..........28..............................................................................1
LỜI NÓI ĐẦU........................................................................2
PHẦN A: CƠ SỞ LÝ THUYẾT..................................................3
I.Giới thiệu các cổng lôgic.................................................3
1/ Cổng lôgic cơ bản AND.............................................3
2/ Cổng lôgic cơ bản OR:...............................................3
3/ Cổng lôgic cơ bản đảo NOT:......................................4
4/ Cổng lôgic cơ bản NAND:...........................................4
6/ Flip – Flop T...............................................................5
II.Các IC cơ bản.................................................................5
1. IC định thời NE555:...................................................5
3. IC đếm đồng bộ 74LS192..............................................8
4. IC giải mã 74LS247:.................................................10
5. LED 7 thanh.............................................................12
Phần B: CÁC BƯỚC THIẾT KẾ MẠCH ĐẾM...........................13
I. Thiết kế mạch tạo xung vuông bằng IC NE555:...........13
II. Bộ đếm giây, phút :.....................................................17
1. Bộ đếm MOD 10:......................................................17
2. Bộ đếm MOD 6:........................................................19
III. Bộ đếm giờ:................................................................23
1. Bộ đếm Mod 4:.........................................................23
2. Bộ đếm Mod 3 :........................................................25
KẾT LUẬN ................................................................................................28
LỜI NÓI ĐẦU

Trong vài thập niên gần đây, sự phát triển nhanh chóng và không
ngừng của khoa học và công nghệ đã tạo nên những chuyển biến sâu sắc
trong mọi lĩnh vực của đời sống, đặc biệt là sự phát triển mạnh mẽ của kỹ
thuật điện tử. Kỹ thuật số_một lĩnh vực của kỹ thuật điện tử_là một mũi
nhọn cơ bản tạo nên sự phát triển vượt bậc đó. Nó được nghiên cứu và ứng
dụng một cách sâu rộng trong mọi lĩnh vực khoa học kỹ thuật khác cũng
như trong đời sống hằng ngày. Làm cho đời sống con người không ngừng
phát triển.

Việc gia công tín hiệu trong các thiết bị điện tử hiện đại đều dựa trên cơ
sở nguyên lý số và các thiết bị làm việc dựa trên cơ sở nguyên lý số có
những ưu điểm hơn hẳn so với các thiết bị điện tử làm việc trên cơ sở
nguyên lý tương tự. Bởi vậy, sự hiểu biết sâu sắc về kỹ thuật số là một điều
không thể thiếu đối với kỹ sư điện tử hiện nay.

Đồ án mạch số giúp sinh viên nghiên cứu và hiểu rõ hơn về những vấn
đề cốt lõi của kỹ thuật số, tăng cường năng lực giải quyết các vấn đề kỹ
thuật trong thực tế. Trong đồ án này, em xin thực hiện đề tài “thiết kế đồng
hồ số”. Trong quá trình thực hiện đồ án em đã tích luỹ được nhiều kiến
thức bổ ích. Không chỉ mang lại cho em nhiều kiến thức mà còn mang lại
cho em khả năng tư duy logic, phương pháp làm việc, hoạt động theo
nhóm. Tuy nhiên, do vốn kiến thức còn non yếu, thời gian han chế và kinh
nghiệm chưa nhiều nên đồ án không thể tránh khỏi sai sót. Rất mong được
các thầy cô và bạn đọc góp ý bổ sung.

Em xin chân thành cảm ơn thầy giáo Cao Thành Nghĩa đã tận tình
hướng dẫn và tạo mọi điều kiện giúp đỡ em trong suốt quá trình thực hiện
đồ án này.
 PHẦN A: CƠ SỞ LÝ THUYẾT

I.Giới thiệu các cổng lôgic

1/ Cổng lôgic cơ bản AND

Hàm lôgic VÀ được định nghĩa theo bảng chân lý sau:

A B Y
0 0 0
0 1 0
1 0 0
1 1 1

Kí hiệu cổng AND:

Kí hiệu toán học của hàm số AND là: Y=A.B

2/ Cổng lôgic cơ bản OR:

Hàm số HOẶC của 2 biến số A,B được định nghĩa ở bảng chân lý sau:

A B Y
0 0 0
0 1 1
1 0 1
1 1 1

Kí hiệu cổng OR:

Kí hiệu toán học của cổng OR là: Y=A+B

3/ Cổng lôgic cơ bản đảo NOT:

Hàm AND và hàm OR tác động lên 2 hay nhiều biến số trong khi đó
hàm NOT có thể xem như chỉ tác động lên một biến số.

Bảng chân lý của hàm NOT

A Y
0 1
1 0

Kí hiệu cổng NOT

Kí hiệu toán học của cổng NOT: Y= A

4/ Cổng lôgic cơ bản NAND:

Bảng chân lý

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Kí hiệu cổng NAND

Kí hiệu toán học của cổng NAND: Y= A.B

5/ Cổng lôgic cơ bản NOR:

Bảng chân lý
 A B Y
0 0 1
0 1 0
1 0 0
1 1 0

Kí hiệu cổng NOR

Kí hiệu toán học của cổng NOR: Y= A + B

6/ Flip – Flop T

Mạch lật T có bảng chức năng như sau:

Tn Qn+1

0 Qn Q
T
1 Qn
Q

II.Các IC cơ bản

1. IC định thời NE555:

Trong mạch dãy đồng bộ, xung vuông của tín hiệu đồng hồ dùng để điều
khiển, phối hợp sự làm việc của toàn bộ hệ thống. Vậy đặc tính của xung
đồng hồ trực tiếp ảnh hưởng đến chất lượng công tác của hệ thống. Có
nhiều IC và Triger để sử dụng, trong đồ án này chúng ta sử dụng IC định
thời 555. Bộ định thời 555 được sử dụng rất rộng rãi trong các bộ dao động
đa hài, đa hài đợi, và các bộ so sánh v.v…
  Sơ đồ chân của IC555 trong thực tế:

+ Chân số 1(GND): cho nối GND để lấy dòng cấp cho IC hay chân còn
gọi là chân chung.

+ Chân số 2(TRIGGER): Đây là chân đầu vào thấp hơn điện áp so sánh
và được dùng như 1 chân chốt hay ngõ vào của 1 tầng so áp. Mạch so sánh
ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3Vcc.

+ Chân số 3(OUTPUT): Chân này là chân dùng để lấy tín hiệu ra logic.
Trạng thái của tín hiệu ra được xác định theo mức 0 và 1. 1 ở đây là mức
cao nó tương ứng với gần bằng Vcc nếu (PWM=100%) và mức 0 tương
đương với 0V nhưng mà trong thực tế mức 0 này ko được 0V mà nó trong
khoảng từ (0.35 ->0.75V) .

+ Chân số 4(RESET): Dùng lập định mức trạng thái ra. Khi chân số 4
nối masse thì ngõ ra ở mức thấp. Còn khi chân 4 nối vào mức áp cao thì
trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6. Nhưng mà trong mạch
để tạo được dao động thường hay nối chân này lên VCC.

+ Chân số 5(CONTROL VOLTAGE): Dùng làm thay đổi mức áp

chuẩn trong IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài
cho nối GND. Chân này có thể không nối cũng được nhưng mà để giảm trừ
nhiễu người ta thường nối chân số 5 xuống GND thông qua tụ điện từ
0.01uF đến 0.1uF các tụ này lọc nhiễu và giữ cho điện áp chuẩn được ổn
định.

+ Chân số 6(THRESHOLD): là một trong những chân đầu vào so sánh

điện áp khác và cũng được dùng như 1 chân chốt.

+ Chân số 7(DISCHAGER) : có thể xem chân này như 1 khóa điện tử

và chịu điều khiển bỡi tầng logic của chân 3 .Khi chân 3 ở mức áp thấp thì
khóa này đóng lại.ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1
mạch R-C lúc IC 555 dùng như 1 tầng dao động .

+ Chân số 8 (Vcc): Là chân cung cấp áp và dòng cho IC hoạt động.

Không có chân này coi như IC chết. Nó được cấp điện áp từ 2V -->18V.

 Sơ đồ nguyên lý của IC555:

Chủ yếu gồm hai bộ so áp C1 và C2 , mạch Flip-Flop (FF) RS, mạch

phân áp, transistor trường và tầng đệm đầu ra.

Hai bộ so áp có đầu vào được đánh dấu + (đầu vào cửa thuận) và dấu –
(đầu vào cửa đảo). Khi V+ > V- thì đầu ra bộ so áp có mức logic cao và khi
V+ < V- thì ngược lại đầu ra bộ so áp ở mức logic thấp.

Ba điện trở R1, R2, R3 được mắc nối tiếp thành mạch phân áp để đưa
điện áp chuẩn tới lối vào của bộ so áp. Điện áp V- = 2/3 Vcc đưa tới lối vào
cửa đảo (-) của C1 còn điện áp V+ = 1/3 Vcc của C2 .

Transistor trường cấu trúc thành một chuyển mạch bị tín hiệu đầu ra
cổng OR điều khiển. Đầu ra cổng OR mức “0” thì transistor ngắt, ở mức
“1” thì transistor thông. Tầng đệm đầu ra là cổng NOT nhằm để cách li ảnh
hưởng phụ của tải.
 Sơ đồ nguyên lý IC 555

TH TRIG R OUT DIS

X X L L Thông
>2/3VCC >1/3VCC H L Thông
<2/3VCC >1/3VCC H Không đổi Không đổi
X <1/3VCC H H Ngắt

Bảng chức năng của IC 555

3. IC đếm đồng bộ 74LS192

IC 74LS192 là IC hoạt động ở chế độ đếm đồng bộ. Nó có khả năng

đếm thuận (Count UP) và đếm nghịch (Count DOWN).

 Sơ đồ chân trong thực tế của IC 74LS192:

1. CPU(5): Xung vào đếm thuận.

2. CPD(4): Xung vào đếm nghịch.

3. MR(14): Xóa xung không đồng bộ nhập vào.

4. PL(11): Song song không đồng bộ (mức tích cực thấp).

5. Pn (1,9,10,15): Đầu vào song song dữ liệu .

 6. Qn(2,3,6,7): Đầu ra của dữ liệu.

7. TCD(13): Sự đếm xuống của chân đầu ra (Borrow).

8. TCU(12): Sự đếm lên của xung đầu ra (Carry).

9. Vcc(16): Cấp nguồn.

10. GND(8): Nối đất.

Sơ đồ chân IC 74LS192

Bảng chức năng :

MR PL CPU CPD CHẾ ĐỘ

H X X X RESET
L L X X PRESET
L H H H Không đếm
L H H Đếm thuận
L H H Đếm nghịch
 Sơ đồ nguyên lý IC 74LS192

4. IC giải mã 74LS247:

Sơ đồ chân của IC 74LS247

 Sơ đồ cấu tạo của IC 74LS247

Bảng chức năng của IC 74LS247

5. LED 7 thanh

Led 7 thanh được ứng dụng khá phổ biến khi cần hiển thị số tự nhiên
hoặc vài chữ cái nhất định. Led 7 thanh có thể có kích thước lớn nhỏ khác
nhau, màu sắc khác nhau nhưng về cấu tạo cơ bản như hình dưới.

Cấu tạo led 7 thanh

Led 7 thanh bao gồm nhiều led tích hợp bên trong, các led được nối
chung nhau 1 chân. Trong thực tế có 2 loại led 7 thanh là led 7 thanh Anốt
chung và led 7 thanh Katốt chung. Led loại Anốt chung, các led sẽ có
chung nhau chân nguồn (chân dương), chân còn lại của led nào được nối
đất thì led đó sẽ sáng. Led loại Katốt chung, các led sẽ nối chung nhau chân
đất (chân âm), chân còn lại của led nào được nối nguồn thì led đó sẽ sáng.

Ngoài 7 thanh sáng chính, mỗi led 7 thanh còn có thêm một led dùng để
hiển thị dấu phân số khi cần thiết.

Khả năng hiển thị 10 chữ số thập phân của led 7 thanh
 Phần B: CÁC BƯỚC THIẾT KẾ MẠCH ĐẾM

 Mô hình tổng quát:

I. Thiết kế mạch tạo xung vuông bằng IC NE555:

Về bản chất thì IC 555 là 1 bộ mạch kết hợp giữa 2 con Opamp, 3
điện trở, 1 con transistor, và 1 bộ Fipflop(ở đây dùng FFRS )
- 2 Op-amp có tác dụng so sánh điện áp
- Transistor để xả điện.
- Bên trong gồm 3 điện trở mắc nối tiếp chia điện áp VCC
thành 3 phần. Cấu tạo này tạo nên điện áp chuẩn. Điện áp 1/3 VCC
nối vào chân dương của Op-amp 1 và điện áp 2/3 VCC nối vào chân
âm của Op-amp 2. Khi điện áp ở chân 2 nhỏ hơn 1/3 VCC, chân S =
 [1] và FF được kích. Khi điện áp ở chân 6 lớn hơn 2/3 VCC, chân R
của FF = [1] và FF được reset.

CÊu t¹o trong cña IC 555

- Qu¸ tr×nh dao ®éng.

Chóng ta ký hiÖu:

0: Lµ møc thÊp gần b»ng 0V.

1: Lµ møc cao gÇn b»ng Vcc.

- Khi S = 1 th× Q = 1 vµ Q = 0, sau ®ã khi S = 0

th× Q = 1 vµ Q = 1.

- Khi R = 1 th× Q = 1 vµ Q = 0 sau ®ã khi R = 0 th×

Q = 1 vµ Q = 0.

- Khi S = 1 th× Q = 1, vµ khi R = 1 th× Q = 0 v× Q

= 1, Transistor më dÉn, cùc C nèi víi ®Êt, cho nªn ®iÖn ¸p

kh«ng n¹p vµo tô C, ®iÖn ¸p ë ch©n 6 kh«ng thÓ vît qu¸ V2,
v× lèi ra cña Op-amp2 ë møc 0 do ®ã trigger kh«ng thÓ
Reset ®îc.

- Giai ®o¹n ra ë møc 1: Khi chóng ta bÊm c«ng t¸c

khëi ®éng, ch©n 2 ë møc 0. V× ®iÖn ¸p ë ch©n Op-amp2
(V-) nhá h¬n Op-amp1(V+), cæng ra cña Op-amp1 ë møc 1
nªn S =1, Q = 1 vµ Q = 0 ngâ ra cña IC ë møc 1. Khi Q =
0, transistor t¾t, tô C tiÕp tôc n¹p qua R, ®iÖn ¸p trªn tô
®iÖn t¨ng. Khi nhÊn c«ng t¾c lÇn n÷a Op-amp1 cã V- =
1,lín h¬n V+, nªn lèi ra cña Op-amp1 ë møc 0, S = 0, Q vµ
Q vÉn kh«ng ®æi, trong khi ®iÖn ¸p tô C nhá V2, trigger
vÉn gi÷ nguyªn tr¹ng th¸i.

- Giai ®o¹n ngâ ra ë møc 0: Khi tô C ®îc n¹p tiÕp,

Op-amp2 cã V+

lín h¬n V- = 2/3 Vcc, R=1 nªn Q = 0 vµ Q =1, ngâ ra cña IC

ë møc 0. V× Q = 1, transistor më dÉn, Op-amp1 cã V+ = 0
bÐ h¬n V-, ngâ ra cña Op-amp1 ë møc 0 v× vËy Q vµ Q

kh«ng ®æi gi¸ trÞ, tô C phãng ®iÖn qua transistor.

KÕt qu¶: - §ã lµ lèi ra Out cña dao ®éng d¹ng sãng

vu«ng.

Chu kú ra cña xung vu«ng tÝnh nh sau:

T = TN + TP

Trong ®ã :

TN lµ thêi gian n¹p cña tô,®îc tÝnh b»ng:

TN = ( R1 + R2).C.ln2 = 0,7(R1 + R2).C

Tp lµ thêi gian phãng cña tô, ®îc tÝnh b»ng:

TP = R2.C.ln2 = 0,7.R2.C
 §Ó cã xung vu«ng ë ®Çu ra th× TN = TP. VËy th× R1 =
0, khi ®ã nguån bÞ nèi t¾t xuèng ®Êt nªn kh«ng thÓ x¶y
ra ®iÒu nµy, chØ cã thÓ lµ chän R1 nhá rÊt nhiÒu so víi R2.
khi ®ã:

T = 1,4.R2.C

Víi yªu cÇu cña xung ®Õm cã chu kú bao nhiªu gi©y
mµ ta cã thÓ ®iÒu chØnh R2 cho phï hîp

VCC

R
1
8 270
OUTPUT
4 3
RES VCC OUT
7
DIS
5
CON R
2
15K
C
1 + 2 6
_ TRI GND THR
C
1 µF + 2
1 _ 47 µF

Sơ đồ mạch tạo xung vuông

II. Bộ đếm giây, phút :

Bao gồm 2 MOD đếm hàng đơn vị (MOD 10) và hàng chục (MOD 6)

1. Bộ đếm MOD 10:

Tr¹ng th¸i cña bé ®Õm ®îc tÝnh tõ c¸c gi¸ trÞ: 0, 1, 2,

3, 4, 5, 6, 7, 8, 9

 §å h×nh tr¹ng th¸i cña bé ®Õm Mod 10

S0 /0 S1 /0 S2 /0 S3 /0 S4

/1 /0

S9 /0 S8 /0 S7 /0 S6 /0 S5

Các trạng thái S0 đến S9 của Mộ đếm Mod 10 được mã hoá theo mã BCD.

Thập phân BCD Thập phân BCD

0 S0 = 0000
1 S1 = 0001
2 S2 = 0010
3 S3 = 0011
4 S4 = 0100
5 S5 = 0101
6 S6 = 0110
7 S7 = 0111
8 S8 = 1000
9 S9 = 1001

Tối thiểu hóa hàm của bộ đếm Mod 10 bằng phương pháp bìa
Karnaugh:
Bảng 1(Q3n+1):

Q1nQ0n
 Q3nQ2n 00 01 11 10
00 1 1 0 0
0 0 0 0
01
x x X x
11 0 0 X x
10

Q3n+1 = Q 3n Q 2n Q 1n

Bảng 2: (Q2n+1).

Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 1 1
1 1 0 0
01
x X X x
11 0 0 x x
10

Q2n+1 = Q2n Q 1n + Q 2n Q1n.

Bảng 3: (Q1n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 1 1
0 0 1 1
01
x x X x
11 0 0 X x
10
 Q1n+1 = Q 3n Q1n + Q1nQ0n +Q1n Q 0n

Bảng 4: (Q0n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 1 0
1 0 1 0
01
x x X x
11 1 0 X x
10

Q0n+1 = Q 1n Q 0n + Q1nQ0n

Bảng 5:(C).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 0 0
0 0 0 0
01
X X X X
11 0 0 X X
10

C= Q 3n Q 2n Q 1n Q 0n

2. Bộ đếm MOD 6:

 Đồ hình trạng thái của Mod 6:

 S0 /0 S1 /0 S2

/1 /0

S5 /0 S4 /0 S3

Trạng thái của bộ đếm được mã hóa theo mã thông dụng NBCD 8421.
Năm trạng thái sẽ có 5 tổ hợp mã tương ứng như sau:

Thập phân Nhị phân Thập phân Nhị phân

0 0000 3 0011
1 0001 4 0100
2 0010 5 0101

§å thÞ thêi gian cña mod 6

Tối thiểu hoá hàm của bộ đếm MOD 6 bằng phương pháp bìa
Karnaugh:
Bảng 1(Q3n+1):
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 0 0
0 0 0 X
X X X X
X X X X
 01
11
10

Q3n+1 = 0

Bảng 2: (Q2n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 1 0 0
0 0 X X
01
x X X x
11 X X x x
10

Q2n+1 = Q 3n * Q 1n

Bảng 3: (Q1n+1).
Q2nQ1n
Q4nQ3n 00 01 11 10
00 0 0 1 1
0 0 X X
01
x x X x
11 X X X x
10

Q1n+1 = Q 3n * Q 2n *Q1n + Q1n *Q0n +Q1n * Q 0n

Bảng 4: (Q0n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 1 0
1 0 X X
01
x X X x
X X X x
 11
10

Q0n+1 = Q 1n * Q 0n + Q1n * Q0n

Bảng 5:(C).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 0 0
0 0 0 0
01
X X X X
11 0 X X X
10

C= Q 3n * Q 2n * Q 1n * Q 0n

 Sơ đồ thưc hiện trên Proteus

III. Bộ đếm giờ:

Bao gồm 2 Mod đếm: hàng đơn vị (Mod 4) và hàng chục (Mod 3).

1. Bộ đếm Mod 4:

Bộ đềm Mod 4 có đồ hình trạng thái như sau :

S0 /0 S1

/1 /0

S3 /0 S
2
Các trạng thái của bộ đếm sẽ được mã hoá theo mã nhị phân 4 bit. Các
trạng thái S0 đến S3 được mã hoá trương ứng như sau :

Thập phân Nhị phân Thập phân Nhị phân

0 0000 2 0010
1 0001 3 0011

Tối thiểu hoá hàm của bộ đếm MOD 4 bằng phương pháp bìa
Karnaugh:
Bảng 1(Q3n+1):

Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 0 0
X X X X
01
X X X X
X X X X
 11
10

Q3n+1 = 0
Bảng 2: (Q2n+1).

Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 1 0
X X X X
01
x X X X
11 X X X X
10

Q2n+1 = Q1n *Q0n

Bảng 3: (Q1n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 1 0 1
X X X X
01
X X X X
11 X X X X
10

Q1n+1 = Q 1n * Q0n+ Q1n * Q 0n

Bảng 4: (Q0n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 0 1
X X X X
X X X X
X X X X
 01
11
10

Q0n+1 = Q 1n * Q 0n + Q1n * Q 0n + Q 3n
* Q 2n
Bảng 5:(C).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 0 0
X X X X
01
X X X X
11 X X X X
10

C= 0

2. Bộ đếm Mod 3 :

Bộ đếm Mod 3 có đồ hình trạng thái như sau :

S0
/1 /0

S2 /0 S1

Các trạng thái S0 đến S2 được mã hoá tương ứng như sau :

Thập phân Nhị phân Thập phân Nhị phân

0 0000 2 0010
1 0001
 Tối thiểu hoá hàm của bộ đếm MOD 3 bằng phương pháp bìa
Karnaugh:

Bảng 1(Q3n+1):

Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 X 0
X X X X
01
X X X X
11 X X X X
10

Q3n+1 = 0

Bảng 2: (Q2n+1).

Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 X 0
X X X X
01
x X X X
11 X X X X
10

Q2n+1 = 0
Bảng 3: (Q1n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 1 X 1
X X X X
01
X X X X
11 X X X X
10

Q1n+1 = Q0 + Q1
Bảng 4: (Q0n+1).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 1 0 X 1
X X X X
01
X X X X
11 X X X X
10

Q0n+1 = Q 1n * Q 0n + Q1n * Q 0n + Q 3n
* Q 2n

Bảng 5:(C).
Q1nQ0n
Q3nQ2n 00 01 11 10
00 0 0 X 0
X X X X
01
X X X X
11 X X X X
10
 C= 0

Bộ đếm giờ được thực hiện trên Protues như sau :

 Thực hiện ghép nối các bộ đếm giây, phút, giờ lại với nhau ta được sơ
đồ mạch mô phỏng trên Protues như sau:
 U8
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
R2 5
UP TCU
12 5
RBI QF
15
10k 4 13 3 14
DN TCD LT QG
11
U1
8

PL
14 74LS47
4 3
MR U2
VCC

R Q
7
DC
5 555 R1 U9
CV
10k 15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
GND

2 6 9 7 6 10
TR TH D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
1

4 13 3 14
DN TCD LT QG
11
14
PL U3 U14 74LS47
MR

C2 AND
C1 1nF
1nF
U10
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
14
PL U4 74LS47
MR

U11
7 13
A QA
15 3 1 12
D0 Q0 B QB
1 2 2 11
D1 Q1 C QC
10 6 6 10
D2 Q2 D QD
9 74LS192 7 4 9
D3 Q3 BI/RBO QE
5 15
RBI QF
5 12 3 14
UP TCU LT QG
4 13
DN TCD
11 74LS47
14
PL U5
MR U15
AND

U12
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
14
PL U6 74LS47
MR U16

AND

U13
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG

Sơ đồ chạy mạch thử

11
14
PL U7 74LS47
MR
 U8
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
R2 5
UP TCU
12 5
RBI QF
15
10k 4 13 3 14
DN TCD LT QG
11
U1

8
PL
14 74LS47
4 3
MR U2

VCC
R Q
7
DC
5 555 R1 U9
CV
10k 15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC

GND
2 6 9 7 6 10
TR TH D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
1

4 13 3 14
DN TCD LT QG
11
14
PL U3 U14 74LS47
MR

C2 AND
C1 1nF
1nF
U10
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
14
PL U4 74LS47
MR

U11
7 13
A QA
15 3 1 12
D0 Q0 B QB
1 2 2 11
D1 Q1 C QC
10 6 6 10
D2 Q2 D QD
9 74LS192 7 4 9
D3 Q3 BI/RBO QE
5 15
RBI QF
5 12 3 14
UP TCU LT QG
4 13
DN TCD
11 74LS47
14
PL U5
MR U15
AND

U12
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
14
PL U6 74LS47
MR U16

AND

U13
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
74LS192 4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG

Kết luận
11
14
PL U7 74LS47
MR

Sau một thời gian tìm hiểu và được sự hướng dẫn tận tình của thầy
giáo Cao Thành Nghĩa, em đã hoàn thành đồ án thiết kế của mình
với thiết kế mạch đồng hồ số. Kết quả chúng em đã chạy thử
protues kết quả thu được thỏa mãn yêu cầu đặt ra.

Qua đề tài thiết kế này, chúng em có thể áp dụng những kiến

thức đã học vào thực tế đồng thời nâng cao khả năng tự tìm hiểu
và thiết kế mạch đồng hồ số. Tuy nhiên do kiến thức còn hạn hẹp
nên đồ án còn nhiều thiếu sót. Em mong các thầy cô giáo chỉ bảo
nhiều hơn nữa. Em xin chân thành cảm ơn.