ch 6.

analog interfacing

In this Chapter:
• Analog Signal Interface Overview
• Analog Electronics - Conditioner
• Digital to Analog Converters
• Analog to Digital Converters
• DAS - SCADA - DCS/QCS

Ch6 Analog 1
 6.1. analog signal interface overview:

• Lµ hµm cña 1 (hoÆc

nhiÒu) biÕn ®éc lËp,
®¹i l−îng vËt lý theo
thêi gian: nh− tiÕng
nãi, nhiÖt ®é... theo
thêi gian: A=f(t,h)
• XuÊt hiÖn liªn tôc
trong kho¶ng thêi
gian t0 - t1
• Gi¸ trÞ biÕn thiªn liªn
tôc trong kho¶ng biªn
®é tõ A0 ®Õn A1 , cã
Ch6 Analog
thÓ ®a trÞ. 2
 6.1. analog signal interface overview:

• Trong thùc tÕ: Rêi r¹c hãa

• Trong M¸y tÝnh sè, th«ng tin thu vÒ :
• Rêi r¹c vÒ thêi gian
• Rêi r¹c vÒ gi¸ trÞ
• => ®Ó m¸y tÝnh thu thËp, cÇn ph¶i 'rêi r¹c hãa' c¸c
tÝn hiÖu vÒ thêi gian vµ gi¸ trÞ, dïng thiÕt bÞ chuyÓn
®æi ADC t¹o ra c¸c tÝn hiÖu sè, ®Ó:
• Xö lý, cÊt vµo kho sè liÖu
• TruyÒn göi ®i xa
• T¸i t¹o l¹i hay tæng hîp tÝn hiÖu: dïng thiÕt bÞ
DAC t¹o l¹i c¸c tÝn hiÖu analog.
Ch6 Analog 3
 H×nh 6.02a. M« h×nh ghÐp nèi tÝn hiÖu analog

Ch6 Analog 4
 H×nh 6.02-b. M« h×nh HÖ §o l−êng - §iÒu khiÓn sè

Ch6 Analog 5
• Process:
– Là các quá trình công nghệ như: dây chuyền xeo giấy;
phối-trộn-nghiền-nung clinker => sản xuất cement; dây
chuyền luyện-nung-cán thép, sản xuất-trộn phân bón
NPK, các nhà máy phát điện...
• Sensors:
– Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng
vật lý không điện (T, RH, p, L, v, a, F, pH, F,..) thành
tín hiệu điện (u, i, R, f)
– Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD
Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric
– Thiết bị: có sự gia công/chế tác – ví dụ LM135
precision temperature sensor, bán dẫn
• Conditioners:
– Vì tín hiệu từ sensors thường rất nhỏ, có nhiễu và phi
tuyến => có mạch điện tử analog để xử lý tín hiệu:
khuếch đại, lọc nhiễu, bù phi tuyến... cho phù hợp.
Ch6 Analog 6
• MUX: analog multiplexer – bộ dồn kênh
– Inputs: n bit chọn kênh, có 2n kênh số đo analog, đánh số từ
0..2n-1;
– Output: 1 kênh chung thông với 1 trong số 2n inputs và duy
nhất;
– Như vậy chỉ cần 1 hệ VXL/MT và ADC vẫn thu thập được
nhiều điểm đo công nghệ
• Trích mẫu và giữ - Sample & Hold:
– Dùng để trích mẫu của t/h khi có xung sample (100s ns.. vài
us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu
hơn để ADC chuyển đổi được ổn định;
– Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh
tương đối so với thời gian c/đ của ADC;
– Nâng cao độ chính xác và tần số của th.
Ch6 Analog 7
• ADC: analog to digital convertor:
– Rời rạc hóa t/h về thời gian và số hóa t/h –
lượng tử hóa
– Có nhiều phương pháp/tốc độ/địa chỉ ứng dụng
của chuyển đổi
• Central system: hệ nhúng/MT:
– CPU, mem, bus, IO port, CSDL, net;
– thu thập và xử lý số đo.
• DAC: digital to analog convertor
– Biến đổi tín hiệu số => liên tục về tg nhưng vẫn
rời rạc về gt;
– Nhiều loại: số bit/1 hay 2 dấu/tốc độ...
Ch6 Analog 8
• Mạch điện tử analog:
– Có nhiều kiểu chức năng tùy thuộc ứng dụng:
• Lọc – tái tạo, tổng hợp âm thanh;
• Khuếch đại để đến các cơ cấu chấp hành;
• Cách ly quang học đề ghép nối với các thiết bị công suất lớn
(motor, breaker, ...)
• Actuators: các cơ cấu chấp hành
– Là 1 lớp các thiết bị để tác đọng động trở lại dây
chuyền công nghệ;
– Cơ học: motor (3 phase Sync/Async, single phase, dc,
step) như robot, printer’s motor, FDC/HDC motors...
– Điều khiển dòng năng lượng điện: SCR (thyristor),
Triac, Power MOSFET, IGBT...
– Điều khiển dòng chất lỏng/khí/gas: valves (percentage,
ON/OFF valves)

Ch6 Analog 9
 H. 6.2c. Mô hình hệ DCS
Ch6 Analog 10
Ch6 Analog H. 5.02d. Mô hình hệ SCADA 11
 6.2. analog electronics:

• Operational Amplifiers - OpAmps - KhuÕch ®¹i

thuËt to¸n ®Ó t¹o c¸c bé conditioners – chuÈn hãa
tÝn hiÖu
• Analog Switches & Analog Multiplexers
• Reference Voltage Sourcers - nguån ¸p chuÈn
• Sample & Hold - trÝch mÉu vµ gi÷
• Converssion Errors - Sai sè chuyÓn ®æi
• ...

Ch6 Analog 12
 6.2. analog electronics: 6.2.1. Opamp

• Lµ vi m¹ch khuÕch ®¹i, nèi

galvanic, xö lý th tõ 0Hz.
• TÝn hiÖu gåm:
• 2 ch©n tÝn hiÖu Inv. Inp vµ
Non Inv. Input
• Ch©n Output
• Nguån cÊp: +Vcc, -Vcc( Gnd)
• ChØnh Offset. H603. Operational
Amplifier (OpAmp)
• Cã thÓ cã thªm ch©n nèi tô
bï tÇn sè

Ch6 Analog 13
 6.2.1. opamp: ®Æc ®iÓm opamp

• Xö lý tÝn hiÖu dc (0 Hz up)

• HÖ sè khuÕch ®¹i lín, tõ kilo... Mega... and even more...
(GBW - Gain - band width Product, unit @ MHz)
• Trë vµo lín vµi kΩ ®Õn 1012 Ω, trë ra nhá, 10s ®Õn
100sΩ, tèt cho c¸c m¹ch ghÐp nèi analog, phèi hîp trë
kh¸ng.

H×nh 6.04.
ThiÕt bÞ 2 cöa

Ch6 Analog 14
 6.2.1. opamp: ®Æc ®iÓm opamp

• Nguån cÊp d¶i réng, 1 hoÆc 2 dÊu: ±3Vdc to ±18Vdc

• KhuÕch Vi sai (Differential Amplifier), lo¹i trõ nhiÔu tèt
=> CMRR (Common Mode Rejection Ratio - hÖ sè khö
nhiÔu ®ång pha lín) up to 120dB
• Band width/ Slew rate: B¨ng th«ng/ Tèc ®é t¨ng ®iÖn ¸p
tèi ®a phÝa Output khi cöa vµo cã b−íc nh¶y ®¬n vÞ
• UOffset: Khi cöa vµo =0 mµ cöa ra kh¸c 0. §iÖn ¸p tr«i
theo thêi gian vµ nhiÖt ®é => chØnh Uoffset/ bias current
• ICs:
• Linear Monolithic: μA741 (Fair Child), LMx24s...(NS)
• Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347..(NS)
• Linear Hybrid:LH0024/ 0032 (NS-Hi Slewrate)
• Instrumentation OpAmp: LM725/ LH0036/ 0038/ 0084
(NS)
Ch6 Analog 15
 H×nh 6.05a. Analog Comparator, dïng trong ADC

Ch6 Analog 16
 H×nh 6.05b.

Ch6 Analog 17
 H×nh 6.05c

Ch6 Analog 18
 H×nh 6.05d
Ch6 Analog 19
 H×nh 6.05e

Ch6 Analog 20
 H×nh 6.05-f
Ch6 Analog 21
 H×nh 6.05-g. Instrumentation Ampl.

Ch6 Analog 22
 H×nh 6.05-h

Ch6 Analog 23
 H×nh 6.05-j.

Ch6 Analog 24
 H×nh 6.05-k

Ch6 Analog 25
 H×nh 6.05-l. M¹ch lÆp l¹i tÝn hiÖu (Follower)

Ch6 Analog 26
H×nh 6.05-n. i/ U Converter - ghÐp nèi dac out

Ch6 Analog 27
6.2.2. analog switches & multiplexers: a. Switches

• Dïng cÆp transistor FET

bï kªnh p vµ kªnh n => dÉn
dßng ac
• R(on) tõ 100Ω .. 1.5 kΩ
• Off channel Leakage
Current: 100 pA .. 1 nA =>
Kh«ng dïng ®Ó khãa tÝn
hiÖu ¸p qu¸ thÊp
• Biªn ®é tÝn hiÖu:
Vss<Us<Vdd H×nh 6.06. Symbol of
• TÇn suất ON/OFF : ..109s/s Analog SPDT switch
• ICs: CD 4052/ 53, LF11331
Ch6 Analog 28
6.2.2. analog switch & multiplexer: b. Multiplexers

H×nh 6.07. Functional Block Diagram Analog MUX

Ch6 Analog 29
 6.2.2. analog switch & multiplexer: b.MUX

• 2n switches nèi chung 1 cùc

• n bit chän kªnh => 2n kªnh, 1 trong sè 2n kªnh ®−îc
chän trong 1 thêi ®iÓm.
• Chøc n¨ng MUX vµ DeMUX
• Cã tÝn hiÖu Inhibit - cÊm tÊt c¶ c¸c kªnh
• Biªn ®é tÝn hiÖu: Vss <U(s) < Vdd , Chó ý hiÖn
t−îng 'xuyªn kªnh' (Cross-talk)
• TÇn sè tÝn hiÖu : ... MHz…GHz
• Dßng ®iÖn nhá, cì μA => th−êng dïng m¹ch follower ®Ó
lo¹i trõ Ron
• ICs: CD 4051, 74HC4051 (TI), DG508A, 509A (Maxim) 30
Ch6 Analog
 6.2.3. voltage reference - uref

• Lµ c¸c vi m¹ch (super zener) t¹o ra c¸c ®iÖn ¸p cã ®é æn

®Þnh cao theo thêi gian vµ theo nhiÖt ®é m«i tr−êng
• Gi¸ trÞ ®iÖn ¸p theo thËp ph©n (2,5 / 5/ 10,00Vdc) hay nhÞ
ph©n (5,12/ 10,24Vdc)
• HÖ sè tr«i: 30..50 ppm/OC
• C«ng thøc chuyÓn ®æi A/D vµ D/A n bit:
bn-12n-1 + bn-22n-2 + ... + b121 + b020
Uanalog Ù Uref ()
2n
• C¸c vi m¹ch: LH0070, LM199s, LM136s (NS)
Ch6 Analog 31
 6.2.4. Sample & Hold (trÝch mÉu & gi÷)

• TrÝch mÉu cña tÝn hiÖu vµo thêi ®iÓm cuèi cña xung
Sample vµ gi÷ nguyªn gi¸ trÞ ®ã trong kho¶ng thêi gian
l©u h¬n.
• Dïng trong c¸c hÖ thu thËp sè liÖu khi tèc ®é biÕn
thiªn tÝn hiÖu cao (t−¬ng ®èi) víi thêi gian ADC chuyÓn
®æi
• Thu hÑp cöa sæ bÊt ®Þnh cña ADC - do thêi gian
chuyÓn ®æi dµi (10s μs - ms) thµnh cöa sæ bÊt ®Þnh cña
S&H (10s ns..μs) => n©ng cao ®é chÝnh x¸c chuyÓn ®æi
A/D vµ n©ng cao tÇn sè tÝn hiÖu.
• Thêi gian trÝch mÉu: vµi chôc ns ®Õn vµi μs
• Tô gi÷ (Chold): dïng tô cã dßng rß rÊt nhá
• Tèc ®é sôt ¸p: mV/s, tuú thuéc tô
Ch6 Analog
• Guard Ring: kü thuËt chÕ t¹o m¹ch gi¶m thiÓu dßng32rß
 H×nh 6.08. Synbolic Sample & Hold
ICs: LF189s (NS); AD585 (Analog Device Inc.)

Ch6 Analog 33
Ch6 Analog 34
H×nh 6.09. BiÓu ®å chuyÓn ®æi tÝn hiÖu w/o [w] S&H
Ch6 Analog 35
• Cã tÝn hiÖu u(t). §Þnh: ®iÓm t1 => mÉu A1; t2 => mÉu
A2... khi kh«i phôc l¹i sÏ ®−îc ®−êng cong gÇn ®óng víi
®−êng ban ®Çu, tïy thuéc mËt ®é cña mÉu.
• Thùc tÕ:
• t1 => start ADC, t1+τ cã tÝn hiÖu EOC => mÉu thu
®−îc A*1
• t2 => start ... mÉu A*2 ... khi kh«i phôc ®−îc ®−êng
cong kh¸c.
• Tèc ®é tÝn hiÖu biÕn thiªn cµng lín => sai sè
• Dïng S&H:
• t1=> sample, start ADC, t2 => sample, start ADC...

Ch6 Analog 36
 H×nh 6.10. TÝnh tÇn sè h×nh sin víi DAC 574
Case study: u(t)= 5+5*sin(ωt+ψ) (V). ADC 12bit, 35μs
converssion time, U(ref) = 10,24V. Sai sè l−îng tö = 1/2
ULSB . Hái tÇn sè tÝn hiÖu max - kh«ng sai trong 2 tr−êng
hîp w - w/o S&H. Sample time=100ns
Ch6 Analog 37
 6.2.5. C¸c sai sè chuyÓn ®æi
• Sai số tuyệt đối giữa giá trị đo và giá trị thực x
Δx = x – x*
• Sai số tương đối: δ% = (Δx/x) x 100
• Sai số do sensor:
– Sai số có tính hệ thống:
• Do nguyên lý của sensor,
• Chuẩn thang, xử lý kết quả đo
– Sai số ngẫu nhiên:
• Do tín hiệu nhiễu ngẫu nhiên, ảnh hưởng của môi trường

Ch6 Analog 38
Ch6 Analog 39
 6.2.5. c¸c sai sè chuyÓn ®æi

• Sai sè l−îng tö: do viÖc rêi r¹c hãa tÝn hiÖu => lÊy trung
b×nh, lo¹i trõ bít
• Sai sè do m¹ch chuÈn hãa (conditioner) analog:
• Zero Err, offset, céng => potentiometer/ software,
• Full Scale Err, nh©n – gain, => pot./ software
• Nguån chuÈn Uref
• Nguån cÊp, ...
• TÝn hiÖu biÕn thiªn nhanh
• TÇn sè lÊy mÉu th−a/chËm.
• Ref Kü thuËt §o l−êng - Prof. Dr. Ph¹m Th−îng Hµn

Ch6 Analog 40
6.3. DAC - Digital to Analog Convertors
• 6.3.1. Khái niệm:
• Digital to Analog: số => tín hiệu dòng điện/điện áp, liên tục
về thời gian, rời rạc về giá trị.
• Ứng dụng:
+ Tổng hợp tín hiệu:
- Đàn Organ
- Functional Generators, phát tín hiệu chuẩn
- Voice Chip,
+ VGA/SVGA: RAM-DAC
+ Tái tạo: Âm thanh số, CD, KaraOke...
+ Ghép nối giữa hệ thống số (PC, PLC...) => bộ điều khiển
analog, tạo ra các SET-POINT
+ Bộ nhân tín hiệu analog - 4 góc: nhân hệ số với U(in) thay
cho UREF
+ ...
Ch6 Analog 41
6.3. DAC - Digital to Analog Convertors

6.3.2. Nguyên lý
cấu trúc và
Hoạt động
(hình 6.15)

Hình 6.15. Nguyên lý DAC

Ch6 Analog 42
6.3. DAC - Digital to Analog Convertors
6.3.3. R-2R Ladder DAC:
• Xem hình 6.16.
• Là phương pháp dùng lưới điện trở R-2R
chia cây nhị phân dòng điện.
• Đơn giản, chính xác cao, nhanh
• Trên thị trường dùng phương pháp này.

Ch6 Analog 43
 Hình 6.16. R-2R ladder DAC with i/u converter

Ch6 Analog 44
6.3.4. Ghép nối DAC với hệ VXL:
• Hình 6.17.
• Thiết bị bao gồm: port //, DAC và KĐTT (OpAmp) để
biến đổi i => u, Nguồn chuẩn,
• DAC0808: 8 bit unlatched input => dùng latch bên ngoài,
100ns, đơn dấu, 16 pin DIP, rẻ tiền và dễ ghép nối.
• Cổng // có thể là:
– LPT, mode 0, nếu ghép nối với PC hoặc
– ISA bus <=> PPI 8255 (h. 5.3) hoặc
– bộ chốt 8 bit (h.5.2a) hoặc
– Vi điều khiển – đã có latched outport.
• Options: built in latched DAC: DAC0832, là DAC0808 +
latch => ghép trực tiếp với data bus; DAC1210 – 12 bit,
ghép với bus 8/16 bit bus interface directly
• Theo hình 6.17, nếu R1=R2=(R3+RPOT) thì thỏa CT *

Ch6 Analog 45
=========================================
bn-12n-1+ bn-22n-2+...+ b121+ b020
UOUT = --------------------------------------- UREF
2n
=========================================
UOUT = - iO * RFEETBACK
=> UOUT = - iO * RR3+Rpot
• Nếu muốn thay đổi dải giá trị Analog Out (Output
range) thì thay đổi (R3+RPOT).
– Ví dụ: UREF=5,12V, cần UOUT =0...10,20V, thì giá trị Rs =?
• POT: potentiometer – chiết áp

Ch6 Analog 46
Ch6 Analog
Hình 6.17. Interfacing to DAC 47
• Các ví dụ tạo điện áp analog:
– n = 8 bit, UREF = 10,24Volt (giả sử)
• b(i) = 0s, all => UOUT= 0V
• b(0) = 1, (!) => UOUT=ULSB= (1/2n)*UREF= 0.04V
(TVDN), độ phân ly của DAC - resolution, là khả năng
tạo điện áp nhỏ nhất, hoặc hiệu của 2 giá trị liên tiếp nhau
• ...
• b(n-1) = 1 (!) => UOUT= (2n-1/2n) UREF= 5.12V, (TVDN)
Half Scale, nửa thang đo.
• ...
• b(i) = 1s (all) => UOUT = ((2n-1)/2n) UREF
= (255/256) UREF
(TVDN) = 10.20V, Full Scale.
Ch6 Analog 48
• Ví dụ 1: với UOUT=0...10,20V, tạo đ/áp 9,23V:
– Vì chuyển đổi là tuyến tính, điện áp này bằng bao nhiêu
lần đ/áp ULSB,, với Ampl là biến kiểu byte.
Ampl := Round(9.23/0.04); {= 230,75 làm tròn = 231}
Port[dac]:=231; {điện áp bằng? 9,24V}
• Ví dụ 2: tạo 5,26V
Port[dac]:= Round(5.26/0.04); {131,5 => 132}
• Chú ý:
– vì output ports, latches... là 8/10/12 bit => khi Out ra, số
liệu phải là số nguyên, mặc dù điện áp là số thực và kết
quả phép chia là số thực => phải dùng phép làm tròn
trước đó
– Dễ lẫn giữa biên độ điện áp số thực và số nguyên t/ư!
Ch6 Analog 49
• Thủ tục tạo n chu kỳ xung chữ nhật có biên độ điện áp là U0
=2.34V và U1 = 7.45V , thời gian t0 và t1(Hình 6.18-a). A0 và
A1 là 2 biến nguyên kiểu byte, t0 =2ms và t1=1ms (biến nguyên).
A0:= Round(2.34/0.04); {A0 và A1 là biến kiểu byte}
A1:= Round(7.45/0.04);
For i:= 1 to n do
Begin
Port[dac]:= A1; delay (t1);
Port[dac]:= A0; delay (t0);
End;
• Phát xung vuông đa mức, sine (với số mẫu cho trước), răng cưa,
tam giác...
• Kết hợp: chữ nhật với sine, răng cưa với ... tín hiệu với biên độ
thay đổi được (Phát điều chế), tần số thay đổi được, độ rỗng thay
đổi được
• Chú ý:nếu các số liệu lặp lại nhiều lần => làm tròn ngoài vòng
lặp để khỏi ảnh hưởng đến thời gian trễ.
Ch6 Analog 50
 Hình 6.18. Một số dạng tín hiệu cơ bản
Ch6 Analog 51
• Tạo tín hiệu hình sin: lấy đủ n+1 mẫu
For i:= 0 to n do
AA[i] : = Round(Truc_gia + (Ampl * sin (2*pi*i/n)));
– Với :
• AA[i] là biến mảng có n+1 phần tử kiểu byte
• Truc_gia là giá trị công thêm vào hình sin để tín hiệu ra
không có phần âm, dùng cho các DAC đơn dấu (single
polar), không tạo được điện áp âm. Thường gán giá trị bằng
nửa thang. TVDN là 128 - ứng với U=5.12V
• Ampl là biên độ của hình sin, theo đầu bài cho, không lớn
hơn 5,12V
– Khi phát: theo yêu cầu: 1 dãy m chu kỳ hoặc phát
liên tục theo 1 điều kiện nào đó hoặc nhiều chu kỳ của
1 phần hình sin
Ch6 Analog 52
• Phát m chu kỳ hình sin:
For j:= 1 to m do
For i:= 0 to n-1 do
Begin {phát 1 chu kỳ}
Port[dac]:= AA[i];
Delay (t) {t - khoảng tg giữa 2 mẫu}
End;
Port[dac]:= AA[n];

Ch6 Analog 53
 Hình 6.19. Một số dạng sóng điều chế
Ch6 Analog 54
PHỤ LỤC:
Application Hint How to delay @ us:
PIT 8254 (Programmable Interval Timer) 3 T/Cs. TC0
dùng để Sys. Timer: 18.2Hz.
Các bộ đếm và timer là 16 bit, count down
Input Clock: 14.31818MHz/3 = 4,77MHz
4.77MHz/4 [2] = 1.19[2.38MHz]
• T/C0: mode0, divisor 65536 => 55ms phát 1 xung =>
IRQ0 – system timer interrupt
• T/C1: Mode0, divisor 18 => để làm tươi DRAM
• T/C2: Mode0, divisor thay đổi để tạo âm thanh cho PC
speaker.
Các máy tính có Clock In 1.19MHz or 2.38 MHz. PP
kiểm tra?
Ch6 Analog 55
 Asm
mov al,0
out 43h,al ; latch T/C0
in al, 40h
xchg ah, al
in al, 40h
xchg ah, al
mov t1, ax ; t, t1, t2 ~ word typed
Call delay(1) ; trễ 1 ms
mov al,0
out 43h,al ; latch T/C0
in al, 40h
xchg ah, al
in al, 40h
xchg ah, al
mov t2, ax ;
End;
Ch6 Analog 56
 If t1>t2 then t:= Round((t1-t2)/1.19)
Else t:=Round((t1+65536-t2)/1.19);
Writeln(t);
{Nếu t=1001 => fclock = 1.19MHz; t=2002 => fclock =
2.38MHz }

How do delay 15μs?

surpose that fCLOCK= 2.38636MHz, ( from ((14.31818/3)/2)
=> 1 count # 0.419 μs => 15μs # 36 counts - rounded

STEP LIST:
1. Cấm ngắt, tất
2. Get t1,
3. Repeat get t2 Until t2 < = t1-36
4. Stop
5. Cho phép ngắt
Ch6 Analog 57
6.3.5. THAM KHẢO: (y/c bình thường đ/v CQ)

• Tra cứu các vi mạch DAC: (pdf files và AN)

www.national.com/product/interface/ad-da
– DAC0808 - single pole, 8 bit, 100ns
– DAC0800 - signed voltage output, 8 bit, 100ns
– DAC0832 - latched 8 bit dac - bus interface directly,
– DAC1210 - latched 12 bit dac – 8/16 bit bus
interface directly, 200ns

Ch6 Analog 58
6.3.6. Bài tập: phát hàm với các tạo dac
8bit/12bit/dấu:
• + Squarewave: (A0-t0, A1-t1)
• + Multi-Level Squarewave: (A0-t0, A1-t1, A2-
t2...)
• + SawTeeth / or \ : Samples/Cycle
• + Tri-Angle: Samples/Slope
• + Sine: Spc, a sector of sinous cycle: Spc?
• + Multi wave form
• + Random.
• + Các bài trên có điều chế tín hiệu biên độ, tần số,
độ rộng

Ch6 Analog 59
6.4. ADC: Analog to Digital Convertors
6.4.1. Khái niệm:
• Là thiết bị có 2 chức năng:
– Rời rạc hóa tín hiệu về thời gian
– Số hóa tín hiệu về biên độ
=> Lượng tử hóa
• Phân loại:
– Chuyển đổi gián tiếp: u(t) => time
(đại lượng trung gian) => code
– Chuyển đổi trực tiếp: u(t) => code
– Chuyển đổi phi tuyến: CODEC
(TP3057 - Mitel hay AC’97 Intel)
– ...
Ch6 Analog 60
• Chuyển đổi gián tiếp: tích phân 2 sườn dốc
– u(t) => Time Interval/f/T => code
– Chậm, rẻ tiền ($s), độ phân ly và chính xác cao
– Dùng cho đo lường, thu thập số liệu trong công
nghiệp... không cần nhanh, loại được nhiễu
• Chuyển đổi trực tiếp: u(t) => code
– Nhanh, độ phân ly thấp hơn [đắt tiền], dùng để thu
thập và xử lý tín hiệu biến thiên nhanh
• Chuyển đổi kiểu xấp xỉ liên tiếp:10k..10MSps
• Chuyển đổi song song: 10M..500 MSps

Ch6 Analog 61
6.4.2. Định lý lấy mẫu Shannon - Kochennicov:
• Phát biểu:

Tín hiệu u(t) liên tục, trong nó có chứa thành

phần fMAX, (năng lượng của tín hiệu ở fMAX =0)
thì có thể khôi phục lại tín hiệu không bị sai từ
những giá trị gián đoạn, với điều kiện:
fSAMPLE >= 2fMAX

Ch6 Analog 62
• Bình luận:
– Not for sinous signals. Đối với sinous signals,
phải có 10..100 Spc (Samples per Cycle)
– What is fMAX ?
• Thành phần bậc cao nhất , W(fMAX) = 0 sẽ khôi phục
tín hiệu.
• Lọc bỏ thành phần bậc cao. Ví dụ điện thoại số: LPF
với fCUT = 4kHz => 8kSps (64 kbps - PCM, A law
hoặc μ Law).
– Định lý này có tính pháp lý.
– Để cho kỹ sư hiểu số mẫu tối thiểu bao nhiêu là
đủ, không dày quá => tránh lãng phí (tốc độ
ADC, thời gian xử lý, bộ nhớ) ; lấy thưa thì sẽ tái
tạo sẽ bị sai.
Ch6 Analog 63
6.4.3. Chuyển đổi gián tiếp: Hình số 6.20.
• Tích phân 2 sườn dốc - Dual Slope
Integration ADC:
– Đặc điểm:
• Chậm, hàng chục..hàng trăm ms - converssion time
• Loại bỏ được nhiễu lưới công nghiệp (50/60 Hz)
• Rẻ, độ phân li cao, độ chính xác cao, nếu Internal Ref
và clock thì đắt hơn
– => Dùng để đo lường, thu thập số liệu trong công
nghiệp

Ch6 Analog 64
• Ví dụ ICs:
– ICL 7107, 15..17kđ,
• In: -2V..2V, Out: -1999 => 1999, 4.000 counts <=> 12 bit,
• LED 7 Seg drive directly w current soursers for display
• Converssion time: 20..40ms
– ICL 7135, 25..30kđ,
• Inp: -2V..+2V, Out: -19999 =>+19999, 40.000 count >
15bit, 400 ms converssion time
• De-Multiplexed Out BCD for 5 digits of 7 Seg, scanned
– ICL 7109, 120kđ, w REF & Clock
• Inp: -2V..+2V, Out: 12 bin + pole, 8/16 bit interface to CS

Ch6 Analog 65
 Hình 6.20. Dual Slope Integration ADC
Ch6 Analog 66
• Nguyên lý cấu trúc: hình 6.20
– UIN: điện áp cần chuyển đổi,
– Switch: SPTT, chuyển mạch theo các phase hoạt động.
1 t2
– Integrator: Ua = - ----- ∫ (UINdt)
RICI t1
– AC: Analog Comparator: V+ > V- => Out = 1
V+ < V- => Out = 0
Chú ý: không có khái niệm V+=V-
– Bộ "đảo dấu" UREF, ví dụ: UREF= -1,000 Volt khi UIN > 0 V
UREF= +1,000 Volt khi UIN < 0 V
– Timing-Control: điều khiển hoạt động của ADC
– Counter: để đếm thời gian (t3-t2), bin/BCD
– Output Latch: chốt số liệu ra: 7seg/bcd/bin; [3state] để ghép
nối bus trực tiếp, có tín hiệu Hi/Low byte enable

Ch6 Analog 67
• Hoạt động: Chia thành 3 phase, Free Run, không
cần CS khởi động. CS có thể HOLD/RUN
• Zeroing Phase: (0.. t1)
– K1 => grounded, K2, K3 closed => khử bỏ điện áp dư
trên các phần tử (tare - trừ bì)
• Integrating Phase: (t1=>t2)
– K1=> UIN, K2, K3 Opened
1 t2

Ua(t2) = - ----- ∫ (UIN dt) + Ua(t1)

RICI t1
• Tuy nhiên, Ua(t1) đã được qui zero trước đó.

Ch6 Analog 68
– De-integration Phase: (t2=>t3), K1 => "-UREF", K2,
K3 Opened
1 t3

Ua(t3) = - ----- ∫ (-UREF dt) + Ua(t2) = 0

R IC I t2

t2 t3

Î ∫UIN dt = ∫ UREF dt
t1 t2

Î UIN ~ (t3-t2)

Î UIN* = k (t3 - t2);

với UIN* là trung bình tích phân của UIN từ t1 => t2

Ch6 Analog 69
d. Cđ trực tiếp: nglý xấp xỉ liên tiếp - Successive
Approximation ADC:
• Đặc điểm:
– Nhanh: Vài trăm ns - 100 μs
– Input: 0..5V, -5..+5V, -10..+10V (cao, KĐ nhiều)
– Digital Out: 3state, Binary, bus interface directly
– Thường để xử lý tín hiệu biến thiên nhanh: âm thanh, voice,
radar, xử lý ảnh ...
– [Đắt tiền hơn]: 12 bit-10 μs @ 20US$ - $40, DA7914,
Analog Device Inc. 10bit, 1MSps, 4 Channel Inp, Serial Out,
Ext Ref & Clock ($5 each – package 500pcs)
– Giá thành còn phụ thuộc Internal/External Clock and/or
Reference.
Ch6 Analog 70
• Nguyên lý cấu trúc: (Hình 6.22)
– SAR: Successive Approximation Register: là 1
sequencer điều khiển hoạt động của ADC,
• Inp.: clock và AC out = 1/0;
• Outp. là Qi được tạo ra, qua bộ DAC để thăm dò, so với
giá trị vào UIN. Việc thăm dò theo nguyên lý cây nhị
phân.
– DAC và UREF: Tạo điện áp mẫu để so với UIN
– AC: Analog Comparator, so sánh UIN và UDAC-OUT,
không có kết quả bằng nhau.
– 3 state buffer: Hi-Z ghép với bus khi không được
chọn. Khi được chọn, tổ hợp -CS = 0 và -IOR = 0.
Ghép trực tiếp với bus
Ch6 Analog 71
 Hình 6.22. Nguyên lý cấu trúc và hoạt động của SA ADC
Ch6 Analog 72
• Hoạt động:
– n bit => có n steps.
– Mỗi chu kỳ chuyển đổi đều do CPU khởi động hoặc Free
Run, chuyển đổi xong báo tín hiệu EOC (End Of
Converssion) hoặc status
– Start ADC: mov dx, adc_port
out dx, al ; don't care al, -CS=0 và -IOW = 0
hoặc Pascal: port[adc_port]:=a12; {a12 là biến/hằng bất kỳ}

– Không quan tâm al = ?, chỉ cần địa chỉ => -CS và -IOW =>
sẽ -start ADC).
– Sau starting, SAR bắt đầu hoạt động:
– Theo hình 6.22 và công thức chuyển đổi.

Ch6 Analog 73
• Hoạt động là do SAR điều khiển:
– Step 1: Qn-1= 1 (only), (Chú ý: Qi thay cho bi
trong công thức CĐ)
Ua= (2n-1/2n) UREF< UIN => GN Qn-1
TVDN
– Step 2: GN Qn-1, set Qn-2=1, remainders = 0s
Ua= ((2n-1 + 2n-2)/2n) UREF> UIN => reset Qn-2
TVDN
– Step 3: GN Qn-1, Qn-2, set Qn-3 = 1, rems = 0s
Ua= ((2n-1 + 2n-3)/2n) UREF< UIN => GN Qn-3=1
TVDN
Ch6 Analog 74
 – Step 4, 5...
– Step n:...

– UIN <> Ua (analog comparator) =>

Approximation

Ch6 Analog 75
6.4.5. Ứng dụng ghép nối ADC với Hệ
VXL/MT:
• Hình 6.21: Ghép nối đo lường (cân điện tử),
ADC tích phân 2 sườn dốc hình 6.21:
– Loadcell (s) => khuếch đại + bảo vệ, chống sét =>
2V... +2V => ICL7135 => PPI => ISAbus => PC
• Hình 6.23: Ghép nối Thu thập số liệu nhiều
kênh, ADC0809, xấp xỉ liên tiếp (ví dụ trạm
trộn bê tông, thức ăn gia súc, phân bón
NPK, xi măng, clinker...). Hình 6.24 Timing
diagram of ADC0809.
Ch6 Analog 76
Ch6 Analog 77
H×nh 6.21. Interfacing to the ICL - 7135 ADC
 H×nh 6.23. Interfacing to the ADC 0809
Ch6 Analog 78
www.nselectronics.com/product/interface/ad-da
 Hình 6.25. Timing diagram of ADC 0809
Ch6 Analog 79
 Hình 6.26. AD 574/AD1674: 8/12 bit, 35us/10us,
Ch6 Analog Int. Clk & Ref. Volt. 80
Ch6 Analog 81
6.4.6. Multi I/O card:Hình 6.27
• Dùng 01 PPI8255, 01 DAC n bit + OpAmp,
01 analog comparator, 01 analog MUX để
tạo:
– 01 Analog Out channel (8/12 bit)
– 8 channels of analog Input (range ~ dac out)
theo nguyên lý counting hay xấp xỉ liên tiếp
– Digital Inputs (0..5V), có thể thêm bộ cách ly
quang học,
– Digital Outputs, có thể có relay_out

Ch6 Analog 82
 Hình 6.27. Multi IO card: DI/ DO/ AI/ AO
Ch6 Analog 83
6.4.7. THAM KHẢO (Y/c bình thường đ/v
CQ)
• ADC 0809/0816: 8/16 input channels of
0..5V, 8bit, 100μs
• ADC0800 (MM5357 Motorola) 8bit, 40μs
• AD 574/AD1674, AnalogDevice, 12bit,
35/10μs, AD7914...
• Nâng cao:
– CODEC TP3057, AC’97...
– AD7914, ADC124S101CIMM ($2.21)
Ch6 Analog 84
Ch6 Analog 85
Ch6 Analog 86
Ch6 Analog 87
Ch6 Analog 88
 bμi tËp ch−¬ng 6

• GhÐp nèi DAC: DAC 0800/8; DAC1210 (12 bit) víi hÖ

VXL bÊt kú (ISA bus, LPT, Micro Controllers...) t¹o ®iÖn
¸p analog, t¹o c¸c hµm
• ADC tÝch ph©n 2 s−ên: ICL7109/ ICL7135...
• SA ADCs: ADC0800/4; ADC 0808/9; AD574/AD1674 ,
adi.com (Analog Device Inc. adi.com)
• Serial ADC, 5V, 100k - 10 MSps ghÐp với FPGA
(www.national.com, Analog Devices –
www.analog.com…)

Ch6 Analog 89