Cau Kien Dien Tu

KHOA ÂIÃÛN TÆÍ - VIÃÙN THÄNG
BÄÜ MÄN ÂIÃÛN TÆÍ
CÁÚU KIÃÛN ÂIÃÛN TÆÍ
Biãn soaûn: Dæ Quang Bçnh
ÂAÌ NÀÔNG — 1998

CẤU KIỆN ĐIỆN TỬ 1
CHƯƠNG 1. VẬT LÝ BÁN DẪN

1.1 VẬT LIỆU ĐIỆN TỬ :
Các vật liệu điện tử thường được phân chia thành ba loại: Các vật liệu cách điện, dẫn điện và vật
liệu bán dẫn.
Chất cách điện là loại vật liệu thường có độ dẫn điện rất kém dưới tác dụng của một nguồn
điện áp đặt vào nó.
Chất dẫn điện là loại vật liệu có thể tạo ra dòng điện tích khi có nguồn điện áp đặt ngang qua
hai đầu vật liệu.
Chất bán dẫn là một loại vật liệu có độ dẫn điện ở khoảng giữa của chất dẫn điện và chất cách
điện
Thông số chính được dùng để phân biệt 3 loại vật liệu là điện trở suất ρ , có đơn vị là Ω.cm.
Như chỉ rỏ ở bảng 1.1, các chất cách điện có điện trở suất lớn hơn 10 5 Ω.cm . ví dụ: kim cương
[diamond] là một trong những chất cách điện tuyệt vời, nó có điện trở suất rất lớn: 1016 Ω.cm .
Ngược lại, đồng đỏ nguyên chất [pure copper] là một chất dẫn điện tốt, có điện trở suất chỉ là
3x10 −6 Ω.cm .
Các vật liệu bán dẫn chiếm toàn bộ khoảng điện trở suất giữa chất cách điện và chất dẫn điện;
ngoài ra, điện trở suất của vật liệu bán dẫn có thể được điều chỉnh bằng cách bổ sung thêm các
nguyên tử tạp chất khác vào tinh thể bán dẫn.
Bảng 1.1, cũng cho biết các giá trị điện trở suất điển hình của 3 loại vật liệu cơ bản. Mặc dù
trong thực tế chúng ta đã làm quen với tính dẫn điện của đồng đỏ (đồng nguyên chất) và tính
cách điện của mica, nhưng các đặc tính điện của các vật liệu bán dẫn như Gemanium (Ge) và
Silicon (Si) có thể còn mới lạ, dĩ nhiên, vật liệu bán dẫn không chỉ có hai loại vật liệu này,
nhưng đây là 2 loại vật liệu được sử dụng nhiều nhất trong sự phát triển của dụng cụ bán dẫn.
BẢNG 1.1 Phân loại đặc tính dẫn điện của các vật liệu bằng chất rắn
Chất dẫn điện Chất bán dẫn Chất cách điện
ρ < 10 −3 Ω.cm 10 −3 < ρ < 10 5 Ω.cm 10 5 Ω.cm < ρ
Giá trị điện trở suất của các chất điển hình
ρ = 3x10 −6 Ω.cm ρ = 50 Ω.cm (germanium) ρ = 1012 Ω.cm (mica)
(đồng đỏ ng. chất) ρ = 50 x10 3 Ω.cm (silicon) ρ = 1016 Ω.cm (kim cương)
Các chất bán dẫn được tạo thành từ hai loại: Các chất bán dẫn đơn chất là các nguyên tố thuộc
nhóm IV của bảng tuần hoàn các nguyên tố hóa học, (bảng 1.2). Mặt khác, các chất bán dẫn hợp
chất có thể được hình thành từ các nguyên tố nhóm III và nhóm IV (thường gọi là hợp chất 3-5),
hay nhóm II và nhóm VI (gọi là hợp chất 2-6). Chất bán dẫn hợp chất cũng bao gồm 3 nguyên
tố, chẳng hạn như: Thủy ngân-Cadimi-telurit [mercury- cadmium-telluride]; Ga-Al-As [gallium-
aluminum-arsenic]; Ga-In-Ar [gallium-indium-arsenic]; và Ga-In-P [gallium-indium-
phosphide]. Theo lịch sử chế tạo các linh kiện bán dẫn thì Ge là một trong những chất bán dẫn
đầu tiên được sử dụng. Tuy nhiên, Ge đã được thay thế một cách nhanh chóng bới Si dùng để
chế tạo các dụng cụ bán dẫn quan trọng nhất hiện nay.
Silicon có mức năng lượng độ rộng vùng cấm (Eg) lớn hơn so với Ge (xem bảng 1.3) nên cho
phép sử dụng các linh kiện bán dẫn được chế tạo từ Si ở nhiệt độ cao hơn và sự dễ ôxi hóa để
hình thành nên một lớp ôxit cách điện ổn định trên bán dẫn Silicon làm cho việc gia công, xử lý
trên Si khi chế tạo các vi mạch (ICs) dể dàng hơn nhiều so với Ge. Tuy vậy, Ge vẫn có trong
các cấu kiện bán dẫn hiện đại nhưng hạn chế hơn nhiều so với Si và một số chất bán dẫn khác.
Ngoài chất bán dẫn bằng Silicon được dùng nhiều, còn có các chất bán dẫn như: GaAr [gallium-
arsenic] và InP [Indium-phosphide] là những chất bán dẫn thông dụng hiện nay, đó là những vật
liệu quan trọng nhất trong việc chế tạo các cấu kiện quang điện tử như: diode phát quang (LED),
công nghệ Laser và các bộ tách sóng quang . v. v. . .
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

Bảng 1.3 Giới thiệu một số chất bán dẫn thường được sử dụng nhiều nhất để chế tạo các linh
kiện bán dẫn.
BẢNG 1.3 Các vật liệu bán dẫn
Chất bán dẫn EG (eV) Chất bán dẫn E G (e
V)
Kim cương (diamond) 5,47 Gallium arsenide 1,42
Silicon 1,12 Indium phosphide 1,45
Germanium 0,66 Boron nitride 7,50
Thiếc (tin) 0,082 Silicon carbide 3,00
Cadimium selenide 1,70
Kim cương và Boron Nitride là những chất cách điện tuyệt vời ở nhiệt độ phòng, nhưng chúng
cũng như Silicon Carbide có thể được dùng như những chất bán dẫn ở nhiệt độ rất cao ( 600o C ).
Việc bổ sung một tỷ lệ nhỏ ( < 10 % ) Ge vào Si sẽ làm cho đặc tính của các dụng cụ bán dẫn
thông thường được cải thiện.
1.2 MÔ HÌNH LIÊN KẾT ĐỒNG HÓA TRỊ
Trong các chất, các nguyên tử có thể liên kết với nhau dưới 3 dạng cấu trúc như: Vô định hình
[amorphous]; đa tinh thể [polycrystalline] và đơn tinh thể [single-crystal].
Các vật liệu vô định hình có cấu trúc hoàn toàn không có trật tự (hổn độn), ngược với vật liệu đa
tinh thể bao gồm một số lượng lớn các tinh thể không hoàn chỉnh nhỏ kết hợp lại.
Một loại vật liệu bất kỳ chỉ có duy nhất các cấu trúc tinh thể lặp lại (tuần hoàn) của cùng một
loại nguyên tử được gọi là cấu trúc đơn tinh thể. Nhiều đặc tính rất hữu ích của các chất bán dẫn
đều được tìm thấy ở các vật liệu đơn tinh thể ở dạng nguyên chất cao, chẳng hạn như: Silicon
thuộc nhóm IV của bảng tuần hoàn các nguyên tố hóa học, có bốn điện tử (electron) ở lớp ngoài
cùng, gọi là 4 điện tử hóa trị.
Vật liệu đơn tinh thể được hình thành bằng liên kết đồng hóa trị của mỗi nguyên tử Silicon với 4
nguyên tử Si lân cận gần nhất dưới dạng khối không gian ba chiều rất đều đặn như ở hình 1.1.
Để đơn giản, ta chỉ xét các mô hình liên kết đồng hóa trị ở dạng hai chiều như hình 1.2.
Sự liên kết bền vững giữa các nguyên tử bằng các điện tử hóa trị góp chung được gọi là liên kết
đồng hóa trị.
Mặc dù liên kết đồng hóa trị là lọai liên kết mạnh giữa các điện tử hóa trị và nguyên tử gốc của
chúng nhưng các điện tử hóa trị vẫn có thể hấp thụ năng lượng đáng kể từ tự nhiên để bẽ gảy các
liên kết đồng hóa trị và tạo ra các điện tử ở trạng thái tự do. Thuật ngữ “tự do” nói lên rằng sự di
chuyển của các điện tử là rất nhạy cảm dưới tác dụng của điện trường do một nguồn điện áp hay
sự chênh lệch nào đó về thế hiệu; các ảnh hưởng của năng lượng ánh sáng dưới dạng các
photon; năng lượng nhiệt từ môi trường xung quanh. Ở nhiệt độ phòng, trong một cm3 vật liệu
bán dẫn Si nguyên chất có khoảng 1010 hạt tải điện tự do [free carrier]. Các điện tử tự do trong vật
liệu bán dẫn do bản chất tương tự như các hạt tải điện cơ bản. Cững tại nhiệt độ phòng, trong
một cm3 vật liệu Ge nguyên chất có khoảng 2,5 x1013 hạt tải điện tự do. Tỷ lệ về số lượng các
hạt tải điện tự do của Ge đối với Si lớn hơn 103 lần, điều này sẽ nói lên rằng Ge có độ dẫn điện
tốt hơn ở nhiệt độ phòng, mặc dù vậy cả hai loại Ge và Si đều có độ dẫn điện rất kém ở trạng
thái cơ bản. Lưu ý ở bảng 1.1, điện trở suất của Si và Ge cũng chênh lệch một tỷ lệ 1000:1, trong
đó Si có điện trở suất lớn hơn, điều này là tất nhiên, vì điện trở suất tỷ lệ nghịch với độ dẫn điện.
Khi tăng nhiệt độ ở một chất bán dẫn lên trên độ không tuyệt đối (0K) thì số lượng các điện tử
hóa trị do hấp thụ năng lượng nhiệt đáng kể để bẻ gãy các liên kết đồng hóa trị tăng lên, làm
tăng độ dẫn điện và chất bán dẫn có điện trở thấp. Do vậy, các vật liệu bán dẫn như Ge và Si sẽ
có điện trở giảm khi nhiệt độ tăng tức là có hệ số nhiệt độ âm. Điều náy khác với các chất dẫn
điện vì điện trở của nhiều chất dẫn điện tăng theo nhiệt độ do số lượng các hạt tải điện trong chất
dẫn điện là không tăng đáng kể theo nhiệt độ, nhưng chúng sẽ dao động xung quanh vị trí cố
định làm cản trở sự di chuyển của các điện tử khác, tức là làm cho điện trở tăng lên nên đối với
các chất dẫn điện có hệ số nhiệt độ dương. Như vậy, Ở nhiệt độ gần độ 0 tuyệt đối, toàn bộ các
điện tử định vị trong các mối liên kết đồng hóa trị góp chung giữa các nguyên tử theo dạng
mãng và không có điện tử tự do để tham gia vào quá trình dẫn điện. Lớp ngoài cùng của nguyên
tử là đầy đủ và vật liệu giống như một chất cách điện.

Khi tăng nhiệt độ, thì năng lượng nhiệt sẽ được bổ sung vào tinh thể, lúc này một vài liên kết sẽ
bị bẻ gãy, giải phóng một lượng nhỏ điện tử cung cấp cho việc dẫn điện, như ở hình 1.3.
Mật độ các điện tử tự do này được gọi là: mật độ các hạt tải điện cơ bản ni [intrinsic carrier
density] ( cm −3 ) và được xác định tùy theo đặc tính của vật liệu và nhiệt độ như sau:
⎛ E ⎞
ni2 = BT 3 exp⎜ − G ⎟ cm-6 (1.1)
⎝ kT ⎠
trong đó: EG là mức năng lượng độ rộng vùng cấm của chất bán dẫn, đơn vị đo là eV; k là hằng
số Boltzmann, 8,62x10−5 (eV/ K); T là nhiệt độ tuyệt đối (oK); B là thông số tùy thuộc vật liệu,

chẳng hạn, đối với Si thì B = 1,08x1031 (K-3. cm- 6).

Mức năng lượng vùng cấm E G [bandgap energy] là mức năng lượng tối thiểu cần thiết để bẻ gãy
một mối liên kết trong tinh thể bán dẫn để giải phóng một điện tử cho quá trình dẫn điện. Bảng
1.3 ở trên đã liệt kê các giá trị mức năng lượng vùng cấm của một số chất bán dẫn khác nhau.
Mật độ các điện tử tự do được biểu diển bằng ký hiệu n ( số electron / cm3), và đối với vật liệu
nguyên chất n = ni . Mặc dù ni là một đặc tính cơ bản của mỗi chất bán dẫn nhưng nó phụ thuộc
rất nhiều vào nhiệt độ đối với tất cả các vật liệu. Hình 1.4 chỉ rõ sự thay đổi mạnh của mật độ hạt
tải điện cơ bản theo nhiệt độ của Gemanium, Silicon, và Gallium Arsenide, tính từ biểu thức
(1.2) với B = 2,31x10 30 K −3 .cm −6 cho Ge và B = 1,27 x10 29 K −3 .cm −6 cho GaAr.
Ví dụ 1.1: Hãy xác đinh giá trị của ni của Si ở nhiệt độ phòng (300K) ?
( ) ⎛
ni2 = 1,08 x10 31 K − 3 .cm − 6 (300K )3 exp⎜
(
− 1,12
)
⎞
⎟ = 4,52 x1019 / cm 6
⎜ 8,62 x10 eV / K (300K ) ⎟
5
⎝ ⎠
hay ni = 6,73x10 9 / cm 3
Để đơn giản trong tính toán, ta lấy giá trị ni ≈ 1010 / cm 3 ở nhiệt độ phòng đối với Si.
Mật độ các nguyên tử silicon trong mạng tinh thể vào khoảng 5 x10 22 / cm 3 , so sánh với kết quả
ở ví dụ 1.1, trên, suy ra rằng: ở nhiệt độ phòng, trong số xấp xỉ 1013 nguyên tử Si, thì chỉ có một
mối liên kết bị bẻ gãy.
Một loại hạt tải điện khác thực tế cũng được tạo ra khi liên kết đồng hóa trị bị bẻ gãy như ở hình
1.3. Khi một điện tử mang điện tích âm q = −1,602 x10 −19 C , di chuyển ra khỏi liên kết đồng hóa
trị, thì nó sẽ để lại một khoảng trống [vacancy] trong cấu trúc liên kết bên cạnh nguyên tử silicon
gốc. Khoảng trống phải có điện tích hiệu dụng dương: +q . Một điện tử từ liên kết lân cận có thể
điền vào khoảng trống này và sẽ tạo ra một khoảng trống mới ở vị trị khác. Quá trình này làm
cho khoảng trống di chuyển qua khắp các mối liên kết trong mạng tinh thể bán dẫn. Khoảng
trống di chuyển giống như hạt tích điện có điện tích +q nên được gọi là lổ trống [hole]. Mật độ
lỗ trống được ký hiệu là p (lỗ trống / cm3).
Như vậy, có hai loại hạt tích điện được tạo ra đồng thời khi mỗi liên kết bị bẽ gảy: một điện tử
và một lỗ trống, do đó đối với bán dẫn silicon nguyên chất ta có:
n = ni = p (1.2)
⇒ np = ni2 (1.3)
Tích pn cho ở (1.3) chỉ đúng với điều kiện một chất bán dẫn ở điều kiện cân bằng nhiệt, mà
trong đó, các đặc tính của vật liệu bán dẫn chỉ phụ thuộc vào nhiệt độ T, mà không có các dạng
kích thích khác. Phương trình (1.3) sẽ không đúng đối với các chất bán dẫn khi có các kích thích
ngoài như: điện áp, dòng điện hay kích thích bằng ánh sáng.
1.3 ĐIỆN TRỞ SUẤT CỦA BÁN DẪN SILICON NGUYÊN CHẤT.
a) Dòng trôi trong các chất bán dẫn.
Điện trở suất: ρ và đại lượng nghích đảo của điện trở suất là điện dẫn suất [conductivity]: σ là
đặc trưng của dòng điện chảy trong vật liệu khi có điện trường đặt vào. Dưới tác dụng của điện
trường, các hạt tích điện sẽ di chuyển hoặc trôi [drift] và tạo thành dòng điện được gọi là dòng
trôi [drift current].
Mật độ dòng trôi j được định nghĩa như sau:
j = Qv (C/cm3)(cm/s) = A/cm2 (1.4)
trong đó: Q là mật độ điện tích; v là vận tốc của các điện tích trong điện trường.
Để tính mật độ điện tích, ta phải khảo sát cấu trúc của tinh thể silicon bằng cách sử dụng cả hai
mô hình liên kết đồng hóa trị và mô hình vùng năng lượng trong các chất bán dẫn.
Đối với vận tốc của các hạt tải điện dưới tác dụng của điện trường ta phải xét độ linh động của
các hạt tải điện.
b) Độ linh động. [mobility]
Như trên đã xét, các hạt tải điện trong các chất bán dẫn di chuyển dưới tác dụng của điện trường
đặt vào chất bán dẫn. Sự chuyển động này được gọi là sự trôi và tạo thành dòng điện chảy trong
chất bán dẫn được hiểu là dòng trôi. Các điện tích dương trôi cùng chiều với chiều của điện
trường, ngược lại các hạt mang điện tích âm trôi theo hướng ngược với chiều của điện trường.
r r
Vận tốc trôi của các hạt tải điện v (cm/s) tỷ lệ với điện trường E (V/cm); hằng số tỷ lệ được gọi
là độ linh động µ , ta có:
r r r r
vn = −µ n E và vp = µp E (1.5)
r r
trong đó: v n là vận tốc của các điện tử (cm/ s); v p là vận tốc của các lỗ trống (cm/s);
µ n là độ linh động của điện tử, và có giá trị bằng 1350 cm2/V.s ở bán dẫn Si nguyên chất.
µ p là độ linh động của lỗ trống, và có giá trị bằng 500 cm2/V.s ở bán dẫn Si nguyên chất.
Do quan niệm, các lỗ trống chỉ xuất hiện tại vị trí khi di chuyển qua các mối liên kết đồng hóa
trị, nhưng các điện tử là tự do di chuyển trong khắp mạng tinh thể, vì vậy, có thể hiểu là độ linh
động của lỗ trống thấp hơn so với độ linh động của điện tử, như biểu thị ở định nghĩa trong biểu
thức (1.5). Chú ý rằng: quan hệ ở (1.5) sẽ không đúng tại các mức điện trường cao đối với tất
các các chất bán dẫn bởi do vận tốc của các hạt tải điện sẽ đạt tới một giới hạn gọi là: vận tốc
trôi bão hòa vsat . Đối với bán dẫn Si, vsat vào khoảng 107cm/s, khi điện trường vượt quá
3x104V/cm.
c) Điện trở suất của bán dẫn Si sạch.
Để đơn giản cho việc xác định mật độ dòng trôi của điện tử và lổ trống, ta giả sử dòng chảy theo
một chiều để tránh ký hiệu véc tơ ở phương trình (1.4), ta có:
j ndrift = Q n v n = (−qn )(− µ n E ) = qnµ n E
j pdrift = Q p v p = (+ qp )(+ µ p E ) = qpµ p E A/cm2 (1.6)
trong đó: Qn = (−qn) và Q p = (+ qp ) là mật độ điện tích của điện tử và lổ trống (C/cm3) tương
ứng. Tổng mật độ dòng trôi sẽ là:
jTdrift = j n + j p = q(nµ n + pµ p ) E = σ .E A/cm2 (1.7)
Từ phương trình này sẽ xác định độ dẫn điện σ :
σ = q.(nµ n + pµ p ) (Ω.cm)-1 (1.8)
Đối với bán dẫn Si nguyên chất, thì mật độ điện tích của điện tử được cho bởi Q n = − qni mặt
khác mật độ điện tích của các lổ trống là Q p = + qni .
Thay các giá trị của độ linh động của bán dẫn Si nguyên chất đã cho ở phương trình (1.5), ta có:
σ = (1,60 x10 −19 )[(1010 )(1350) + (1010 )(500) = 2,96 x10 −6 (Ω.cm)-1
Từ định nghĩa điện trở suất ρ chính là nghịch đảo của điện dẫn suất σ , do vậy đối với bán dẫn
Si nguyên chất ta có:

1
ρ= = 3,38 × 105 (Ω.cm) (1.9)
σ
Tra theo bảng 1.1, ta thấy rằng bán dẫn Si sạch có thể có đặc tính như một chất cách điện, mặc
dù gần bằng với mức dưới của khoảng điện trở suất của chất cách điện.
1.4 BÁN DẪN TẠP CHẤT.
a) Các tạp chất trong các chất bán dẫn.
Trong thực tế, các ưu điểm của các chất bán dẫn thể hiện rỏ khi các tạp chất được bổ sung vào
vật liệu bán dẫn nguyên chất, mặc dù với một tỷ lệ rất thấp tạp chất nhưng chất bán dẫn mới
được tạo thành có ý nghĩa điều chỉnh đặc tính dẫn điện của vật liệu rất tốt. Quá trình như vậy

được gọi là sự pha tạp, và vật liệu tạo thành gọi là bán dẫn tạp.
Sự pha tạp tạp chất sẽ cho phép làm thay đổi điện trở suất của vật liệu trong một khoảng rất rộng
và định rỏ hoặc nồng độ điện tử hoặc nồng độ lổ trống sẽ điều chỉnh điện trở suất của vật liệu. Ở
đây ta xét sự pha tạp vào bán dẫn Si nguyên chất mặc dù sự pha tạp này cũng được sử dụng
giống như đối với các vật liệu khác. Các tạp chất thường được sử dụng nhiều là các nguyên tố
thuộc nhóm III và nhóm V của bảng tuần hoàn các nguyên tố hóa học.
* Các tạp chất Donor trong bán dẫn Si.
Các tạp chất Donor dùng để pha tạp vào bán dẫn Si được lấy từ các nguyên tố thuộc nhóm
nguyên tố thuộc nhóm V, có 5 điện tử hóa trị ở lớp ngoài cùng. Các nguyên tố thường được sử
dụng nhất là Phosphorus, Arsenic và Antimony. Khi một nguyên tử donor thay thể một nguyên
tử Silicon trong mạng tinh thể như mô tả ở hình 1.5, thì 4 trong số 5 điện tử của lớp ngoài cùng
sẽ điền đầy vào cấu trúc liên kết đồng hóa trị với mạng tinh thể Silicon, điện tử thứ 5 liên kết
yếu với nguyên tử donor nên chỉ cần một năng lượng nhiệt rất bé nó dể trở thành điện tử tự do.
Như vậy, ở nhiệt độ phòng, chủ yếu một nguyên tử donor đóng góp một điện tử tự do cho quá
trình dẫn điện, do đó mỗi nguyên tử donor sẽ trở nên bị ion hóa vì đã mất một điện tử và sẽ
mang điện tích +q, tương đương như một điện tích cố định, không dịch chuyển trong mạng tinh
thể.
* Các tạp chất Acceptor trong bán dẫn Si.
Các tạp chất Acceptor dùng để pha tạp vào bán dẫn Si được lấy từ các nguyên tố thuộc nhóm III,
nếu so sánh số điện tử ở lớp ngoài cùng, thì nguyên tử nhóm III ít hơn một điện tử. Nguyên tố
Boron là tạp chất chính thay thế nguyên tử Si ttong mạng tinh thể như hình 1.6(a). Do nguyên tử
Boron chỉ có 3 điện tử ở lớp ngoài cùng nên sẽ tồn tại một khoảng trống trong cấu trúc liên kết.
Khoảng trống này dễ cho một điện tử bên cạnh di chuyển vào, tạo ra một khoảng trống khác
trong cấu trúc liên kết. Khoảng trống này được gọi là lổ trống có thể di chuyển qua khắp mạng
tinh thể như mô tả ở hình 1.6(b) và (c) và lổ trống có thể đơn giản xem như một hạt tích điện có
điện tích +q. Mỗi nguyên tử tạp chất sẽ trở thành ion do nó nhận một điện tử có điện tích - q ,
không di chuyển trong mạng như ở hình 1.6(b).
b) Nồng độ điện tử và lỗ trống trong bán dẫn tạp.
Đối với bán dẫn tạp bao gồm cả tạp chất donor và acceptor thì việc tính nồng độ điện tử và lỗ
trống được xét như sau:
Trong vật liệu bán dẫn đã được pha tạp, nồng độ của điện tử và lỗ trống là rất chênh lệch. Nếu n
> p , thì vật liệu bán dẫn được gọi là bán dẫn tạp dạng n, và ngược lại nếu p > n, thì vật liệu
được gọi là bán dẫn tạp dạng p. Hạt tải điện có nồng độ lớn hơn được gọi là hạt tải điện đa số, và
hạt tải có nồng độ thấp hơn được gọi là hạt tải điện thiểu số.
Để tính toán chi tiết mật độ điện tử và lỗ trống, ta cần phải biết nồng độ các tạp chất acceptor và
donor :
N D là nồng độ tạp chất donor nguyên tử /cm3
N A là nồng độ tạp chất acceptor nguyên tử /cm3
và bổ sung các điều kiện cần thiết sau: 1-Vật liệu bán dẫn phải trung hòa về điện tích, tức điều
kiện là: tổng điện tích dương và điện tích âm là bằng không. Các ion donor và các lỗ trống mang
điện tích dương, ngược lại, các ion acceptor và các điện tử mang điện tích âm. Vi vậy, điều kiện
trung hòa về điện tích sẽ là:
q( N D + p − N A − n ) = 0 (1.10)
2-Tích của nồng độ điện tử và lỗ trống trong vật liệu bán dẫn nguyên chất đã cho ở biểu thức
(1.3) là: pn = ni2 có thể hiểu một cách lý thuyết vẫn đúng đối với bán dẫn tạp ở điều kiện cân
bằng nhiệt và biểu thức (1.3) vẫn có giá trị cho một khoảng rất rộng của nồng độ pha tạp.
* Đối với vật liệu bán dẫn tạp dạng-n. ( N D > N A )
Từ điều kiện pn = ni2 suy ra p và thay vào (1.10), ta có phương trình bậc hai của n:
n 2 − ( N D − N A )n − ni2 = 0
giải phương trình trên ta có:

( N D − N A ) ± ( N D − N A ) 2 + 4ni2 n2
n= và p= i (1.11)
2 n
Trong thực tế thì ( N D − N A ) >> 2ni , nên có thể tính gần đúng: n ≈ ( N D − N A ) . Công thức
(1.11) được dùng khi N D > N A .
* Đối với vật liệu bán dẫn tạp dạng-p. ( N A > N D )
Đối với trường hợp khi N A > N D , thay n vào (1.10) và giải phương trình bậc hai cho p ta có:
( N A − N D ) ± ( N A − N D ) + 4ni2 n2
p= và n= i (1.12)
2 p
Trở lại với trường hợp thường dùng: ( N A − N D ) >> 2ni nên: p ≈ ( N A − N D ) . Biểu thức
(1.12) sẽ được sử dụng khi N A > N D .
Do những hạn chế của việc điều chỉnh quá trình pha tạp trong thực tế, nên mật độ các tạp chất có
thể đưa vào mạng tinh thể Silicon chỉ trong khoảng xấp xỉ từ 1014 đến 10 21 nguyên tử /cm3. Vì
vậy, N A và N D thường lớn hơn rất nhiều so với nồng độ các hạt tải điện cơ bản trong bán dẫn
Silicon ở nhiệt độ phòng.
Từ các biểu thức gần đúng trên, ta thấy rằng mật độ các hạt tải điện đa số được quyết định trực
tiếp bởi nồng độ tạp chất thực tế :
p ≈ ( N A − N D ) đối với N A > N D hoặc: n ≈ ( N D − N A ) đối với: N D > N A .
Như vậy: ở cả bán dẫn tạp dạng-n và bán dẫn tạp dạng-p, nồng độ hạt tải điện đa số được thiết
lập bởi nhà chế tạo bằng các giá trị nồng độ tạp chất N A và N D và do đó không phụ thuộc vào
nhiệt độ. Ngược lại, nồng độ các hạt tải điện thiểu số, mặc dù nhỏ nhưng tỷ lệ với ni2 và phụ
thuộc nhiều vào nhiệt độ.
1.5 MÔ HÌNH VÙNG NĂNG LƯỢNG.
Mô hình vùng năng lượng trong chất bán dẫn đưa ra một quan điểm rõ ràng hơn về quá trình
phát sinh cặp điện tử-lỗ trống và sự điều chỉnh nồng độ các hạt tải điện bằng các tạp chất. Theo
cơ học lượng tử thì với cấu trúc tinh thể có tính trật tự cao của một nguyên tố bán dẫn sẽ hình
thành các khoảng lượng tử có tính chu kỳ ở các trạng thái năng lượng cho phép và cấm của các
điện tử quay xung quanh các nguyên tử trong tinh thể.
Hình 1.7 mô tả cấu trúc vùng năng lượng trong bán dẫn, trong đó vùng dẫn và vùng hóa trị
tượng trưng cho các trạng thái cho phép tồn tại của các điện tử. Mức năng lượng E V tương ứng
với đỉnh của vùng hóa trị và tượng trưng cho mức năng lượng có thể cho phép cao nhất của một
điện tử hóa trị. Mức năng lượng EC tương ứng với đáy của vùng dẫn và tượng trưng cho mức
năng lượng của các điện tử có thể có được thấp nhất trong vùng dẫn. Mặc dù, các dải năng lượng
mô tả ở hình 1.7, là liên tục nhưng thực tế, các vùng năng lượng bao gồm một số lượng rất lớn
các mức năng lượng rời rạc có khoảng cách sít nhau.

Các điện tử không được phép nhận các giá trị năng lượng nằm giữa EC và E V . Sự chênh lệch
giữa hai mức E C và E V được gọi là mức năng lượng vùng cấm E G , ta có:
EG = EC − E V (1.13)
Bảng 1.3 ở trên đã giới thiệu mức năng lượng vùng cấm của môt số chất bán dẫn.
a) Sự phát sinh cặp điện tử-lỗ trống ở bán dẫn nguyên chất.
Khi bán dẫn Silicon ở nhiệt độ rất thấp (≈ 0K), thì các trạng thái năng lượng ở vùng hóa trị hoàn
toàn được điền đầy các điện tử, và các trạng thái vùng dẫn là hoàn toàn trống, như mô tả ở hình
1.8. Chất bán dẫn trong trường hợp này sẽ không có dòng dẫn khi có điện trường đặt vào. Không
có các điện tử tự do trong vùng dẫn và không có
các lỗ trống tồn tại trong vùng hóa trị điền đầy
hoàn toàn để tạo ra dòng điện. Mô hình vùng
năng lượng ở hình 1.8, tương ứng trực tiếp với
mô hình liên kết đầy đủ như ở hình 1.2.
Khi nhiệt độ tăng lên trên 0K, năng lượng nhiệt sẽ
được bổ sung vào mạng tinh thể, một vài điện tử
nhận được đủ năng lượng cần thiết vượt quá mức
năng lượng của độ rộng vùng cấm và sẽ nhảy từ
vùng hóa trị vào vùng dẫn, như mô tả ở hình 1.9.
Mỗi điện tử nhãy qua vùng cấm sẽ tạo ra một cặp
điện tử - lỗ trống. Tình trạng phát sinh cặp điện tư
- lỗ trống này tương ứng trực tiếp với hình 1.3, ở
trên.
b) Mô hình vùng năng lượng đối với bán dẫn tạp.
Hình 1.10, và 1.12, là mô hình vùng năng lượng của vật liệu ngoại lai, đó là các nguyên tử donor
và / hoặc nguyên tử acceptor. Ở hình 1.10, nồng độ các nguyên tử donor N D đã được bổ sung
vào bán dẫn. Các điện tử dư ở các nguyên tử donor đưa vào bán dẫn Si sẽ được định vị trên các
mức năng lượng mới trong phạm vi vùng cấm tức là tại các mức năng lượng donor E D gần với
đáy của vùng dẫn.
Giá trị của ( EC − E D ) của nguyên tử
Phosphorus (P) vào khoảng 0,045 eV, do vậy
chỉ cần một năng lượng nhiệt rất nhỏ để đẩy các
điện tử dư từ vị trí donor vào vùng dẫn. Mật độ
các điện tử ở các trạng thái năng lượng trong
vùng dẫn cao hơn xác suất tìm kiếm một điện tử
ở trạng thái donor hầu như bằng không, ngoại
trừ các vật liệu pha tạp đậm ( N D lớn) hoặc tại
nhiệt độ rất thấp. Như vậy, ở nhiệt độ phòng,
chủ yếu toàn bộ các điện tử có trạng thái năng
lượng donor được tự do để tham gia quá trình dẫn điện. Hình 1.10, tương ứng với mô hình liên
kết ở hình 1.5.
Trong hình 1.11, một lượng tạp chất acceptor (chất nhận) thuộc nhóm 3, có nồng độ N A đã
được bổ sung vào bán dẫn. Các nguyên tử acceptor đưa vào sẽ tạo ra các mức năng lượng mới
trong vùng cấm tại các mức năng lượng acceptor E A gần với đỉnh của vùng hóa trị. Giá trị
( E A − E V ) của Boron (B) trong bán dẫn Si xấp xỉ 0.044 eV, và chỉ cần lấy năng lượng nhiệt rất
nhỏ để đẩy các điện tử từ vùng hóa trị lên các mức năng lượng acceptor. Ở nhiệt độ phòng, chủ
yếu toàn bộ các vị trí acceptor là được điền đầy, và cứ một điện tử được đẩy lên mức acceptor sẽ
tạo ta một lỗ trống tức là hạt tải điện tự do để tham gia vào quá trình dẫn điện. Hình 1.11 tương
ứng với mô hình liên kết ở hình 1.6(b).
b) Các chất bán dẫn bù trừ.
Trạng thái của một bán dẫn bù trừ bao gồm cả hai loại tạp chất acceptor và donor được mô tả ở
hình 1.12 cho trường hợp mà trong đó có các nguyên tử donor nhiều hơn nguyên tử acceptor.
Các điện tử sẽ tìm các trạng thái năng lượng thấp có sẵn và chúng sẽ rơi xuống từ các vị trí
donor để điền đầy toàn bộ vào các vị trí acceptor có sẵn. Nồng độ điện tử tự do còn lại cho bời
n = (N D − N A ) .
1.6. ĐỘ LINH ĐỘNG VÀ ĐIỆN TRỞ SUẤT TRONG BÁN DẪN TẠP.
Việc đưa các tạp chất vào một chất bán dẫn chẳng hạn như Silicon, thực sự làm giảm độ linh
động của các hạt tải điện trong vật liệu. Các nguyên tử tạp chất có sự khác nhẹ về kích thước so
với các nguyên tử Si mà chúng thay thế vì thế phá vở tính chu kỳ của mạng tinh thể. Ngoài ra,
các nguyên tử tạp chất là được ion hóa và tương ứng với các vùng điện tích được xác định mà
trong đó sẽ không có tinh thể gốc (Si).
Hai ảnh hưởng đó sẽ làm cho các điện tử và các lỗ trống phân tán khi chúng di chuyển trong bán
dẫn cũng như làm giảm độ linh động của các hạt tải điện trong tinh thể. Hình 1.13 cho biết sự
phụ thuộc của độ linh động vào tổng mật độ tạp chất pha tạp N = ( N A + N D ) ở bán dẫn
Silicon, trong đó độ linh động giảm mạnh khi mức pha tạp trong tinh thể bán dẫn tăng lên. Độ
linh động trong các vật liệu pha tạp đậm đặc thấp hơn nhiều so với độ linh động trong vật liệu
pha tạp loãng.
Ví dụ 1.2: Hãy tính điện trở suất của bán dẫn Si được pha tạp với mật độ donor
N D = 2 x1015 / cm 3 và ( N A = 0 ) .
Giải: Trong trường hợp này, ta có N D > N A và lớn hơn nhiều so với ni , vì vậy:
n2
n = N D = 2 x1015 điện tử /cm3; và p = i = 10 20 / 2 x1015 = 5x10 4 lỗ trống/cm3. Bởi vì,
n
n > p nên đây là bán dẫn Si tạp dạng n. Từ đồ thị ở hình 1.13, ta có độ linh động của
điện tử và lỗ trống ứng với nồng độ tạp chất: 2 x1015 / cm 3 là:
µ n = 1260cm 2 / V.s và µ p = 460cm 2 / V.s
Độ dẫn điện và điện trở suất sẽ là:
σ = 1,6 x10 −19 [(1260)(2 x1015 ) + (460 )(5x10 4 )] = 0,403(Ω.cm ) −1 , suy ra: ρ = 2,48Ω.cm
So sánh điện trở suất ở kết quả trên với điện trở suất của bán dẫn Si tinh khiết, ta thấy rằng: việc
đưa một phần rất nhỏ tạp chất vào mạng tinh thể Si sẽ làm thay đổi điện trở suất khoảng 105 lần,
tức là làm thay đổi vật liệu từ một chất cách điện thành chất bán dẫn có giá trị điện trở suất nằm
ở khoảng giữa dải điện trở suất của chất bán dẫn.
Sự pha tạp tạp chất cũng sẽ quyết định một trong hai loại vật liệu bán dẫn tạp dạng n hoặc p và
các biểu thức đơn giản có thể được dùng để tính độ dẫn điện của nhiều loại vật liệu bán dẫn tạp.
Lưu ý rằng: µ n n >> µ p p trong biểu thức tính độ dẫn điện σ ở ví dụ 1.2 sẽ đúng cho vật liệu
bán dẫn tạp dạng n ở các mức pha tạp thường gặp, và đối với vật liệu bán dẫn tạp dạng p
thì: µ p p >> µ n n . Vì vậy, nồng độ các hạt tải điện đa số sẽ điều chỉnh độ dẫn điện của vật liệu:
σ ≈ qµ n n ≈ qµ n ( N D − N A ) âäúi våïi váût liãûu baïn dáùn - n
(1.14)
σ ≈ qµ p p ≈ qµ p ( N A − N D ) âäúi våïi váût liãûu baïn dáùn - p
Ví dụ 1.3: Một mẫu vật liệu Si tạp dạng n có điện trở suất 0,054 Ω.cm. Biết mẫu Si chỉ
có một loại tạp chất donor. Tính nồng độ tạp chất donor N D ?
Giải: Đối với bài toán này cần phải giải bằng phương pháp: thử - sai lặp lại [iterative
trial-error]; đây là một ví dụ về một kiểu bài toán thường gặp trong kỹ thuật.
Vì điện trở suất nhỏ, nên để chắc chắn ta giả thiết rằng:
σ
σ = qµ n n = qµ n N D và µn ND =
q
Ta biết rằng µ n là một hàm số của nồng độ pha tạp N D , mà chỉ phụ thuộc dưới dạng đồ
thị. Việc giải đòi hỏi sự thăm dò sai số-thử lặp lại bao gồm cả các ước lượng về toán và
đồ thị. Để giải bài toán, ta cần phải thiết lập một tiến trình hợp lý các bước mà trong đó
sẽ chọn một thông số cho phép chúng ta đánh giá các thông số khác để đạt đến lời giải.
Phương pháp giải bài toán này là:
1. Chọn một giá trị của N D .
2. Tìm µ n ở đồ thị của độ linh động
3. Tính µ n N D .
4. Nếu µ n N D không chính xác, thì quay lại bước 1.
Dĩ nhiên, chúng ta hy vọng có thể tiến hành chọn để đạt đến kết quả sau một vài phép thử.
σ
Đối với bài tập này ta có: = (0,054 x1,6 x10 −19 ) −1 = 1,2 x10 20 ( V.s.cm ) −1
q
Số thứ tự ND µn µn ND
phép thử (cm-3) (cm2/ V.s) (V.s.cm)-1
1 1x1016 1100 1,1x1019
2 1x1018 350 3,5x1020
3 1x1017 710 7,1x1019
4 5x1017 440 2,2x1020
5 4x1017 470 1,9x1020
6 2x1017 580 1,2x1020

Sau 6 lần thử lặp lại, ta tìm được N D = 2x1017 nguyên tử donor/cm3.
1.7 DÒNG KHUYẾCH TÁN VÀ DÒNG TỔNG.
a) Dòng khuyếch tán.
Như đã giải thích ở trên, ta biết rằng nồng độ điện tử và lỗ trống trong chất bán dẫn được quyết
đinh bởi nồng độ tạp chất pha tạp N A và N D ; ở đây ta ngầm giả thiết rằng sự pha tạp trong
chất bán dẫn là đồng nhất, nhưng vấn đề này là không thể có. Các thay đổi trong việc pha tạp là
thường gặp trong các chất bán dẫn và sẽ có các độ chênh lệch [gradient] ở các nồng độ điện tử
và lỗ trống. Gradien về nồng độ các hạt tải điện tự do này sẽ dẫn đến một cơ chế dòng điện khác
được gọi là dòng khuyếch tán [diffusion].
Các hạt tải điện tự do có khuynh hướng di chuyển (khuyếch tán) từ vùng có nồng độ cao đến
vùng có nồng độ thấp. Gradient một chiều đơn giản của nồng độ điện tử và lỗ trống được mô tả
ở hình 1.14.
Gradient trong hình là dương theo chiều + x nhưng sự khuyếch tán các hạt tải điện theo chiều -
x, từ nơi có nồng độ cao sang nơi có nồng độ thấp. Vì vậy, mật độ dòng khuyếch tán sẽ tỷ lệ với
âm gradient hạt tải điện:
⎛ ∂p ⎞ ∂p ⎫
j pdiff = (+ q ) Dp ⎜ − ⎟ = − qDp ⎪
⎝ ∂x ⎠ ∂x ⎪
⎬ A/cm2 (1.15)
diff ⎛ ∂n ⎞ ∂n ⎪
j n = (− q ) Dn ⎜ − ⎟ = + qDn
⎝ ∂x ⎠ ∂x ⎪⎭
Các hằng số tỷ lệ Dp và Dn được gọi là hệ số khuyếch tán của điện tử và lổ trống, có đơn vị là
(cm2/s). Độ khuyếch tán và độ linh động có quan hệ với nhau bởi hệ thức Einstein:
Dn kT Dp
= = (1.16)
µn q µp
Đai lượng (kT/ q = VT) được gọi là thế nhiệt VT, có giá trị xấp xỉ 0.025V ở nhiệt độ phòng.
Thông số VT thường được dùng trong các phần nội dung của môn học.
b) Dòng tổng.
Thông thường, dòng điện trong bán dẫn có hai thành phần: dòng trôi và dòng khuyếch tán. Mật
độ dòng trôi tổng của điện tử và lỗ trống j nT và j pT có thể được xác định bằng cách cộng các
thành phần dòng trôi và dòng khuyếch tán tương ứng của mỗi loại từ biểu thức (1.6) và (1.15), ta
có:
∂n ⎫
j nT = qµ n nE + qDn
∂x ⎪⎪
⎬ (1.17)
∂p ⎪
j p = qµ p pE − qDp
T
∂x ⎪⎭
Thay hệ thức Einstein từ (1.16) vào biểu thưc (1.17), ta có:

⎛ 1 ∂n ⎞ ⎫
j nT = qµ n n⎜ E + VT ⎟
⎝ n ∂x ⎠ ⎪⎪
⎬ (1.18)
⎛ 1 ∂p ⎞⎪
j p = qµ p p⎜⎜ E − VT
T
⎟
⎝ p ∂x ⎟⎠⎪⎭
Các biểu thức trên là những công cụ toán hình thành nên cơ sở lý thuyết cho việc phân tích
nguyên lý hoạt động của các cấu kiện bán dẫn.

CHƯƠNG 2: TIẾP GIÁP PN - DIODE BÁN DẪN

Trước tiên, nội dung của chương 2 sẽ giới thiệu về tiếp giáp pn. Tiếp giáp pn là phần tử chính
của các cấu kiện bán dẫn và nếu chỉ xét một tiếp giáp pn thì được gọi là diode tiếp giáp, một cấu
kiện rất quan trọng trong điện tử. Tuy nhiên, có lẽ đáng kể hơn, tiếp giáp pn hiện nay có thể vẫn
là phần cơ bản của hầu hết các dụng cụ bán dẫn khác nhau và cả các mạch vi điện tử, nên cần
phải hiểu về tiếp giáp pn trước khi khảo sát các cấu kiện bán dẫn khác ở các chương tiếp theo.
Cấu kiện điện tử đơn giản nhất được gọi là diode. Diode bán dẫn được kết hợp bằng hai vật liệu
khác loại được gắn kết với nhau theo kiểu sao cho điện tích dễ dàng chảy theo một chiều nhưng
sẽ bị ngăn cản theo chiều ngược lại.
Diode đã được phát minh bởi Henry Dunwoody vào năm 1906 khi ông đặt một mẫu
carborundum vào giữa hai vòng kẹp bằng đồng vào lò điện. Sau đó một vài năm, Greeleaf
Pickard đã phát minh bộ tách sóng vô tuyến tinh. Các nghiên cứu khác nhau được diễn ra trong
khoảng thời gian từ 1906 đến 1940 đã cho thấy rằng silicon và germanium là những loại vật liệu
rất tốt dùng để chế tạo các diode bán dẫn.
Nhiều vấn đề khó khăn đã được khắc phục về cấu trúc và công nghệ chế tạo các diode. Cho đến
những năm giữa thập niên 1950, các nhà chế tạo đã giải quyết được vấn đề khó khăn nhất. Trong
thời kỳ bùng nổ về công nghệ những năm cuối thập niên1950 và đầu thập niên 1960, công nghệ
bán dẫn đã đạt được thành tựu lớn đáng chú ý, do nhu cầu phải có các cấu kiện điện tử trọng
lượng nhẹ, kích thước nhỏ, và tiêu thụ mức nguồn thấp dùng cho việc phát triển tên lửa liên lục
địa và các tàu vũ trụ. Nhiệm vụ quan trọng đã được đặt ra trong việc chế tạo các cấu kiện bán
dẫn để có thể nhận được độ tin cậy cao trong các ứng dụng mà trong đó không thể thực hiện việc
bảo dưỡng. Kết quả là đã phát triển cấu kiện bán dẫn rẽ hơn và độ tin cậy cao hơn so với các đèn
chân không.
Nội dung cơ bản của chương sẽ giới thiệu nguyên lý hoạt động và các ứng dụng của diode bán
dẫn, loại cấu kiện hai điện cực, kích thước nhỏ, không tuyến tính (nghĩa là khi áp đặt tổng hai
mức điện áp sẽ tạo ra mức dòng điện không bằng tổng của hai mức dòng riêng tạo thành). Diode
hoạt động tùy thuộc vào cực tính của điện áp đặt vào. Đặc tuyến không tuyến tính của diode là
lý do diode có trong nhiều mạch điện tử ứng dụng. Tiếp theo sẽ phân tích và khảo sát mạch
tương đương của diode tiếp giáp silicon, giải thích một số ứng dụng quan trọng của diode.
Diode zener cũng được giới thiệu và khảo sát việc sử dụng diode zener để điều hòa điện áp,
cũng như cách thiết kế mạch diode zener.
Giới thiệu một số loại diode chuyên dụng khác như diode Schottky, diode biến dung, diode phát
quang [light-emitting diode LED], và photodiode.
2.1 TIẾP GIÁP PN Ở TRẠNG THÁI CÂN BẰNG.
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
Ở chương 1, cả hai loại vật liệu bán dẫn tạp n và p đã được xem xét. Tiếp giáp pn hay diode tiếp
giáp được tạo thành bằng cách ghép nối đơn giản hai loại vật liệu bán dẫn tạp dạng n và p với
nhau (cấu trúc dựa trên cùng một loại bán dẫn Si hoặc Ge), như mô tả ở hình 2.1a.
Trong thực tế, diode có thể được chế tạo bằng cách: Trước tiên, người ta lấy một mẫu bán dẫn
tạp dạng n có nồng độ pha tạp ND và tiến hành biến đổi chọn lọc một phần mẫu n thành vật liệu
bán dẫn p nhờ bổ sung các tạp chất acceptor có nồng độ NA > ND. Vùng bán dẫn tạp dạng p được
gọi là anode còn vùng n được gọi là cathode của diode. Ký hiệu mạch của diode như ở hình
2.1c. Tiếp giáp pn là bộ phận cơ bản của tất cả các cấu kiện bán dẫn và các vi mạch điện tử (IC).
Để đơn giản, với giả thiết không có các thế hiệu ngoài đặt vào mẫu tinh thể, và mật độ hạt tải
điện chỉ phụ thuộc vào phương x, ta có thể xét một diode tiếp giáp pn, tương tự như hình 2.1, ở
vùng vật liệu bán dẫn tạp dạng - p có NA = 1017 (nguyên tử /cm3) và ND = 1016 (nguyên tử/cm3) ở
vùng vật liệu n. Như vậy, các nồng độ điện tử và lỗ trống ở hai phía của tiếp giáp sẽ là:
Vùng bán dẫn tạp p có pp = 1017 (lỗ trống/cm3) và np ≈ 103 (điện tử/cm3)
Vùng bán dẫn tạp n có pn ≈ 104 (lỗ trống/cm3) và nn = 1016 (điện tử/cm3)
Với các nồng độ pha tạp trên, ta có thể vẽ giản đồ biểu diễn nồng độ theo thang loga như hình
2.2a, ở phía bán dẫn p của tiếp giáp có nồng độ lỗ trống rất lớn, ngược lại ở phía bán dẫn n có
nồng độ lỗ trống nhỏ hơn rất nhiều. Cũng vậy, nồng độ điện tử rất lớn ở phía bán dẫn n và nồng
độ điện tử rất nhỏ ở phía bán dẫn p. Do có sự chênh lệch về nồng độ ở hai phía của tiếp giáp nên
sẽ có sự khuyếch tán xảy ra qua tiếp giáp pn. Các lỗ trống sẽ khuyếch tán từ vùng có nồng độ
cao ở phía bán dẫn p sang vùng có nồng độ thấp ở phía bán dẫn n, còn các điện tử sẽ khuyếch
tán từ phía bán dẫn n sang phía bán dẫn p như ở hình 2.2b, và c.
Từ phương trình (1.17), mật độ dòng khuyếch tán của điện tử và lỗ trống có thêm chỉ số 0 ở
nồng độ điện tử và lỗ trống để chỉ rõ là xét ở trạng thái cân bằng:
dn
J nkh.taïn = qD n 0
dx (2.1)
kh.taïn dp0
Jp = −qD n
dx
Thông thường, nếu quá trình khuyếch tán là liên tục và không suy giảm, thì sẽ dẫn đến sự đồng
nhất về nồng độ của các điện tử và lỗ trống trong toàn bộ vùng bán dẫn và sẽ không tồn tại tiếp
giáp pn. Nhưng do sự khuyếch tán của các hạt mang điện tích, mà hình thành hai vùng điện tích
trái dấu bởi các ion, nên có một quá trình bù trừ khác được thiết lập để cân bằng với dòng
khuyếch tán, đó là dòng trôi, phát sinh từ vùng lân cận lớp tiếp giáp như mô tả ở hình 2.3.
Khi các lỗ trống di chuyển ra khỏi vùng vật liệu bán dẫn p sẽ để lại các ion của nguyên tử
acceptor mang điện tích âm, không di chuyển. Tương tự, các điện tử khi di chuyển ra khỏi vùng
vật liệu bán dẫn n sẽ để lại các nguyên tử donor đã bị ion hóa không di chuyển, mang điện tích
dương, nghĩa là ngay lập tức sẽ hình thành một vùng điện tích trái dấu hay một lớp mõng các ion
không trung hoà, xung quanh tiếp giáp, vì rất ít các hạt tải điện tự do trong vùng này, nên được
gọi là vùng điện tích không gian [SCR] hay gọi đơn giản là vùng nghèo.
Hình 2.4a, cho thấy sự phân bố điện tích ở tiếp giáp. Mật độ điện tích trong vùng điện tích
không gian sẽ bằng tích của nồng độ tạp chất và điện tích của mỗi ion.
Sự trung hoà về điện tích ở hai phía tiếp giáp pn đòi hỏi diện tích của hai hình chữ nhật phải
bằng nhau. Với các mức pha tạp đã cho ở trên, do acceptor có mật độ cao hơn, nên lớp điện tích
không gian âm mõng hơn so với vùng điện tích không gian dương.
Theo lý thuyết trường điện từ, từ sự phân bố điện tích không gian, Q (C/cm3), ta có thể suy ra sự
phân bố điện trường (V/cm) qua định luật Gauss theo một hướng:
∂E Q
= (2.2)
∂x ε s
trong đó: Q là mật độ điện tích không gian, và ε s = 11,8ε o là hằng số điện môi của chất bán dẫn,
với ε o = 8,85 × 10 −14 F/cm là hằng số điện môi của không khí.
Tại vùng trung hoà hay tựa trung hoà [QNR] về điện tích ở phía bán dẫn p, điện trường bằng 0
khi x = − x p , nên tính tích phân phương trình (2.2) theo vùng điện tích không gian có mật độ
điện tích Q = −qN A :
x
Q − qN A
E= ∫ εs
dx =
εs
(x + x p ) − x p < x < 0. (2.3)
−x p
Ở phía bán dẫn n, điện trường E phải bằng 0 tại điểm bắt đầu của vùng trung hoà: x = x n
x
qN D qN D
E= ∫ εs
dx =
εs
(x − x n ) 0 < x < xn. (2.4)
xn
Từ (2.3) & (2.4) ta thấy rằng, cường độ điện trường tại điểm tiếp
giáp (x = 0) phải có giá trị lớn nhất nên được vẽ như ở hình 2.4b,.
Điện trường phải liên tục tại x = 0, nên ta có:
N Ax p = N Dx n (2.5)
Phương trình (2.5) chứng tỏ rằng, vùng điện tích không gian sẽ
mở rộng về phía có mức pha tạp loãng hơn. Điện trường được
hình thành do vùng điện tích không gian sẽ "quét" các hạt tải
điện ra khỏi vùng điện tích không gian, kết quả là có một dòng
trôi của điện tử và lỗ trống, từ phương trình (1.12) và (1.13):
J nträi = qn0 µ n E ; J pträi = qp0 µ p E (2.6)
Ngoài ra, tại x = 0, điện trường E có giá trị âm (điện trường E
ngược chiều với chiều tăng của x), nên dòng trôi của các điện tử
có chiều từ phía bán dẫn p sang phía bán dẫn n (tức là dòng các
hạt tải điện thiểu số), nhưng dòng khuyếch tán của các điện tử là
từ phía bán dẫn n sang phía bán dẫn p (dòng các hạt tải điện đa
số), do vậy, trong một tiếp giáp pn, có hai thành phần dòng là
mật độ dòng điện tử khuyếch tán và trôi luôn luôn ngược chiều
nhau. Có thể xét tương tự đối với dòng khuyếch tán và trôi của
các lỗ trống.
Ở trạng thái cân bằng (tức trạng thái không có điện thế ngoài đặt
vào tiếp giáp, để không có dòng chảy thực qua tiếp giáp), dòng
khuyếch tán sẽ cân bằng với dòng trôi. Điều này có nghĩa là độ
rộng của lớp điện tích không gian sẽ ổn định tại một giá trị nào
đó mà mỗi điện tử khuyếch tán đến vùng bán dẫn p dưới ảnh
hưởng của gradient nồng độ cao của điện tử sẽ được cân bằng bởi
một điện tử đi vào vùng điện tích không gian từ vùng p được quét
bởi điện trường sang phía bán dẫn n, tức là:
dn
J n = J nkh.taïn + J nträi = qD n 0 + qn0µ n E = 0 (2.7)
dx
Có thể lập luận tương tự áp dụng cho các lỗ trống để có Jp.
Trong phạm vi vùng điện tích không gian, một số lượng lớn các hạt tải dưới dạng chuyển động.
Sự phân bố hạt tải là dòng khuyếch tán cao sẽ triệt tiêu ngay dòng trôi cao được tạo ra bởi điện
trường thiết lập tại thời điểm cân bằng. Sự cân bằng của các dòng trôi và khuyếch tán có thể bị
xáo trộn khi áp đặt điện thế ngoài vào tiếp giáp.Thực tế cho thấy rằng các trạng thái năng lượng
của dãi dẫn (và dãi hoá trị) có giá trị cao hơn ở vật liệu bán dẫn p so với các trạng thái năng
lượng ở vật liệu bán dẫn n. Năng lượng trung bình của các điện tử tự do ở vùng p là gần với dãi
hoá trị hơn do các trạng thái acceptor, ngược lại ở vật liệu bán dẫn n năng lượng trung bình của
các điện tử tự do là gần với dãi dẫn hơn do có nhiều điện tử ở các trạng thái donor. Tuy nhiên,
để có sự cân bằng khi tiếp xúc hai vùng, thì năng lượng trung bình của điện tử phải đồng nhất,
nói cách khác xuất hiện sự chuyển tiếp năng lượng. Các mức năng lượng cao hơn của dãi dẫn và
dãi hoá trị ở phía bán dẫn p của tiếp giáp tương ứng với một thế hiệu tiếp xúc [contact potential]
φ B , tồn tại ngang qua vùng nghèo. Về bản chất, thế tiếp xúc tương ứng với rào thế mà một điện
tử phải vượt qua để khuyếch tán ngang qua tiếp giáp. Sự biến đổi thế hiệu ngang qua vùng điện
tích không gian có thể tính bằng cách lấy tích phân điện trường, V = − ∫ Edx . Dựa vào hình
2.4c. Sử dụng giá trị điện trường ở các phương trình (2.3) và (2.4), ta có:
xn 0 x
N q N Dq n q
V = − ∫ Edx = A ∫ ( x + x p ) dx + ε s ∫ (x n − x ) dx = 2εs ( N A x p + N D x n )
2 2 (2.8)
εs
−x p −x p 0
Ở trạng thái cân bằng, đây chính là thế tiếp xúc φ B [Built-in potential] (hay còn gọi là φ j ).
Trong thực tế, để xác định giá trị của φ B ở trạng thái cân bằng, dòng trôi sẽ bằng về độ lớn
nhưng ngược chiều với dòng khuyếch tán. Từ phương trình (2.7), ta có thể cân bằng các thành
phần dòng điện tử:
dn
qD n 0 = −qn0µ n E (2.9)
dx
trong đó: n0 là nồng độ của điện tử trong vùng điện tích không gian ở điều kiện cân bằng. Kết
hợp với hệ thức Einstein (phương trình 1.19), ta có:
dn
VT 0 = − Edx (2.10)
n0
Lấy tích phân ngang qua vùng điện tích không gian, ta có:
n no xn
dn0
VT ∫ n0
= ∫ − Edx (2.11)
n po −x p
trong đó: nno là nồng độ điện tử ở điều kiện cân bằng ở phía bán dẫn n, và npo là nồng độ điện tử
cân bằng ở phía bán dẫn p. Số hạng tích phân phía trái chính là thế tiếp xúc φ B , vậy ta có:
n
φ B = VT ln no (2.12)
npo
Vì n no = N D vaì n po = ni2 / N A , nên phương trình (2.12), có thể được viết như sau:
N N
φ B = VT ln D A (2.13)
ni2
Vậy thế tiếp xúc chỉ liên quan với các mức pha tạp và nhiệt độ của tiếp giáp (vì ni phụ thuộc
nhiều vào nhiệt độ). Tóm lại, thế tiếp xúc là rào thế tiếp xúc cần thiết để duy trì trạng thái cân
bằng của tiếp giáp pn. Ta không thể đo được thế tiếp xúc bằng một voltmeter, nhưng vẫn có sự
thiết lập các mức thế tiếp xúc khi chế tạo tiếp giáp bán dẫn. Bằng cách kết hợp các phương trình
(2.6) và (2.8), ta có thể xác định độ rộng của các lớp điện tích không gian:
1/2
⎡ ⎤ ⎡ ⎤
1/2
⎢ ⎥ ⎢ ⎥
⎢ 2ε s φ B ⎥ và ⎢ 2ε s φ B ⎥ (2.14)
x n0 = ⎢ ⎥ x p0 = ⎢ ⎥
⎢ ⎛⎜ N D ⎞⎟ ⎥
2
⎢ ⎜⎛ NA2 ⎞⎥
⎟
⎢ q⎜ N D + N ⎟ ⎥ ⎢ q⎜ N A + N ⎟⎥
⎢⎣ ⎝ A ⎠ ⎥⎦ ⎢⎣ ⎝ D ⎠ ⎥⎦
Tổng độ rộng vùng điện tích không gian của tiếp giáp pn ở trạng thái cân bằng:
1/2
⎡ 2ε φ ( N + N D ) ⎤
xd0 = x n0 + x p0 = ⎢ s B A ⎥ (2.15)
⎣ qN A N D ⎦
Điện trường tại tâm tiếp giáp pn ở trạng thái cân bằng:
1/2
⎡ 2qφ B N A N D ⎤
E0 = ⎢ ⎥ (2.16)
⎣ εs ( N A + N D ) ⎦
Ví dụ 2.1: Một tiếp giáp pn được chế tạo bằng cách pha tạp vào mẫu tinh thể Si có:
N A = 1017 nguyãn tæí acceptor/cm 3 vaì N D = 1016 nguyãn tæí donor/cm 3 , tại nhiệt độ T = 300K.
Tính thế tiếp xúc của tiếp giáp và độ dày của lớp điện tích không gian xp và xn.
Giải: ε o = 8,85 × 10−14 F/cm; ni = 6,76 × 109 ≈ 1010 âiãûn tæí /cm 3 . Suy ra:
ε S = 11,8 × ε o = (11,8)(8,85 × 10−14 ) = 1,04 × 10−12 F/cm
Tại 300oK, ta có VT = kT/q ≅ 0,025V . Vì vậy từ phương trình (2.13),
⎛ NAND ⎞ ⎛ (1017 /cm 3 ) (1016 /cm 3 ) ⎞
φB = VT ln ⎜⎜ 2
⎟
⎟ = (0,025 V) ln ⎜⎜ ⎟⎟ = 0,748 V .
⎝ ni ⎠ ⎝ (10 20 /cm 3 ) ⎠
Thay giá trị của thế tiếp xúc vào phương trình (2.14),
1/2
⎡ 2(1,04 × 10 −12 )(0,748V) ⎤
xp = ⎢ −19 15 ⎥
= 0 ,0297 × 10 − 3 cm
⎣ (1,6 × 10 )(10 16
+ 10 ) ⎦
N
xn = xp A = 0,297 × 10− 3 cm
ND
Từ phương trình (2.14), có thể có ba loại tiếp giáp pn được chế tạo theo kiểu pha tạp khác nhau,
với mật độ điện tích biểu diễn như ở hình 2.5:
- Tiếp giáp đối xứng: N A = N D ⇒ x p0 = x n0 .

- Tiếp giáp bất đối xứng: N A > N D ⇒ x p0 < x n0 .
+
- Tiếp giáp bất đối xứng lớn, tức là tiếp giáp p n:
1/2
⎡ 2ε φ ⎤ 1
N A >> N D ⇒ x p0 << x n0 ≈ xd0 ≈ ⎢ s J ⎥ ∝ (2.17)
⎣ qN D ⎦ ND
1/2
⎡ 2qφ J N D ⎤
E0 ≈ ⎢ ⎥ ∝ ND (2.18)
⎣ εs ⎦
Phía bán dẫn được pha tạp loãng sẽ quyết định các đặc tính tĩnh điện của tiếp giáp pn.
Giá trị thế tiếp xúc tồn tại khi có tiếp giáp pn như đã xét ở trên, nhưng trong thực tế không thể
đo được bằng voltmeter do các thành phần thế tiếp xúc tại các tiếp giáp bán dẫn - kim loại. Các
tiếp xúc bán dẫn - kim loại là các tiếp giáp của các vật liệu không đồng nhất, nên sẽ có các thành
phần thế tiếp xúc là: φ mn , φ mp được xác định như ở hình 2.6. Do sự chênh lệch điện thế ngang
qua cấu trúc của diode phải bằng 0, nên trong thực tế không thể đo được thành phần thế tiếp giáp
φ B trên hai đầu của diode bằng voltmeter !.
φ B = φ mn + φ mp (2.19)
2.2 TIẾP GIÁP PN Ở TRẠNG THÁI PHÂN CỰC.

Trong các mạch điện tử, phân cực là đặt cưỡng bức nguồn một chiều (dc) lên cấu kiện bán dẫn
bằng nguồn ngoài (VD). Nếu nguồn điện áp với đầu dương của nguồn nối về phía anode và đầu
âm nối về phía cathode của diode thì gọi là phân cực thuận, (tức VD > 0), nếu đảo ngược nguồn
áp thì gọi là phân cực nghịch (VD < 0). Hình 2.7, cho thấy mạch của diode tiếp giáp pn khi được
phân cực thuận.
Với sụt áp ở các vùng trung hoà và tiếp giáp kim loại bán dẫn không đáng kể, điện áp VD sẽ tạo
ra điện trường chủ yếu đặt vào vùng điện tích không gian có chiều ngược lại với điện trường tiếp
xúc nếu được phân cực thuận, nên sẽ làm suy giảm điện trường tiếp xúc một cách hiệu quả. Điện
thế tiếp xúc sẽ giảm xuống (hình 2.8).
Tương tự đối với trường hợp phân cực ngược hiệu thế tiếp xúc sẽ tăng lên. Vậy chênh lệch thế
hiệu qua tiếp giáp (còn gọi là rào thế [potential "barrier"]) sẽ là:
- Ở trạng thái cân bằng là: φ B
- Ở trạng thái phân cực thuận: φ B − VD < φ B
- Ở trạng thái phân cực ngược: φ B − VD > φ B (vç VD < 0)
Các đặc trưng tĩnh điện của vùng nghèo của tiếp giáp pn ở trạng thái phân cực có thể mô tả như
ở hình 2.9.
Khi phân cực thuận: thế tiếp xúc giảm, tức E giảm nên sẽ làm cho độ rộng vùng nghèo xd hẹp
lại. Khi phân cực ngược: thế tiếp xúc tăng lên, tức E tăng nên sẽ làm cho độ rộng vùng nghèo
xd tăng lên.
Hai vùng điện tích của vùng nghèo bị điều biến để điều chỉnh thế hiệu đặt trên tiếp giáp. Vì vậy,
các đặc trưng tĩnh điện của vùng nghèo khi phân cực tương tự như các đặc trưng tĩnh điện của
vùng nghèo ở trạng thái cân bằng nếu thay thế φ B bằng φ B − VD .
Suy ra:
1/2 1/2
⎡ 2ε (φ − V ) N ⎤ ⎡ 2ε (φ − V ) N ⎤
x n (VD ) = ⎢ s B D A ⎥ x p (VD ) = ⎢ s B D D ⎥ (2.20)
⎣ q( N A + N D) N D ⎦ ⎣ q( N A + N D) N A ⎦
1/2
⎡ 2ε (φ − V )( N A + N D ) ⎤
xd (VD ) = ⎢ s B D ⎥ (2.21)
⎣ qN A N D ⎦
1/2
⎡ 2q(φ B − VD ) N A N D ⎤
E (VD ) = ⎢ ⎥ (2.22)
⎣ ε s ( N A + N D) ⎦
Hoặc có thể viết dưới dạng:
V V
x n (VD ) = x n0 1 − D x p (VD ) = x p0 1 − D (2.23)
φB φB
V
xd (VD ) = xd0 1 − D (2.24)
φB
V
E (VD ) = E0 1 − D (2.25)
φB
trong đó: x n0 ; x p0 ; xd0 ;& E0 là các đại lượng tương ứng ở trạng thái cân bằng.
Ở tiếp giáp pn bất đối xứng lớn, nghĩa là được pha tạp với nồng độ ở hai phía tiếp giáp lớn, ví
dụ NA >> ND, xấp xỉ các biểu thức của độ rộng vùng nghèo phía bán dẫn n, xn; độ rộng vùng
nghèo phía bán dẫn p tức xp, độ rộng vùng nghèo tổng xd, điện trường E, và thế tiếp xúc φ B , ta
thấy rằng tất cả các thay đổi xảy ra ở phía pha tạp thấp nhất (hình 2.10).
2.3 PHƯƠNG TRÌNH DIODE VÀ ĐẶC TUYẾN I - V CỦA DIODE.
Như đã xét ở trên, bằng việc áp đặt điện áp phân cực cho tiếp giáp pn làm cho vùng nghèo sẽ
rộng ra hay co hẹp lại, và cho dòng điện chỉnh lưu, ngoài ra cũng có sự lưu trữ điện tích của hạt
tải điện.
Đối với nồng độ hạt tải, ở trạng thái cân bằng nhiệt, có sự cân bằng động giữa dòng trôi và dòng
khuyếch tán của điện tử và lỗ trống: J träi = J kh.taïn .
Nếu xét nồng độ hạt tải điện trong tiếp giáp pn khi được phân cực ta thấy rằng: khi phân cực
thuận (VD > 0) , rào thế tiếp giáp sẽ giảm, (φ B − VD ) ↓ , nên sẽ làm cho điện trường qua vùng
nghèo giảm, ESCR ↓ , và dòng trôi giảm xuống, J träi ↓ . Sự cân bằng giữa hai thành phần dòng
qua vùng nghèo đã bị phá vỡ, tức là: J träi < J kh.taïn , như mô tả ở hình 2.11.
Dòng khuyếch tán thực chảy qua vùng nghèo làm cho các hạt tải điện "thiểu số" phóng thích vào
hai vùng trung hoà, nên có sự vượt trội nồng độ hạt tải điện thiểu số ở hai vùng trung hoà. Vậy
một lượng lớn hạt tải điện đa số khuyếch tán vào hai vùng trung hoà có thể tạo ra dòng điện lớn
chảy qua tiếp giáp.
Mặt khác, khi phân cực ngược (VD < 0) , rào thế tiếp giáp sẽ tăng, (φ B − VD ) ↑ , nên sẽ làm cho
điện trường qua vùng nghèo tăng, ESCR ↑ , và dòng trôi tăng lên, J träi ↑ . Sự cân bằng giữa hai
thành phần dòng qua vùng nghèo đã bị phá vỡ, tức là: J träi > J kh.taïn như ở hình 2.12.
Dòng trôi thực chảy qua vùng nghèo làm cho các hạt tải điện thiểu số bị rút ra khỏi hai vùng
trung hoà, nên có sự sụt giảm nồng độ hạt tải điện thiểu số trong hai vùng trung hoà. Có rất ít hạt
tải điện thiểu số vào hai vùng trung hoà nên chi cho một dòng điện nhỏ.
Do đó, khi phân cực thuận cho diode tiếp giáp pn thì các hạt tải điện thiểu số phóng thích sẽ
khuyếch tán qua vùng trung hoà, tạo ra sự tái hợp tại bề mặt bán dẫn. Khi phân cực ngược, các
hạt tải điện thiểu số rút ra khỏi vùng nghèo, tạo ra sự tái sinh tại bề mặt và khuyếch tán qua vùng
trung hoà.Vậy khi phân cực thuận sẽ có dòng điên lớn do khuyếch tán các hạt tải điện đa số; còn
khi phân cực ngược sẽ có dòng trôi nhỏ do các hạt tải điện thiểu số như thể hiện ở hình 2.13.
Để có độ lớn của dòng điện chảy qua diode, cần phải tính nồng độ các hạt tải điện thiểu số tại
hai biên vùng nghèo là p(xn) và n(- xp), và tính dòng khuyếch tán của các hạt tải điện thiểu số
trong mỗi vùng trung hoà là In và Ip, sau đó tính tổng dòng khuyếch tán của điện tử và lỗ trống,
I = In + Ip .
Từ quan hệ giữa thế hiệu và nồng độ hạt tải điện tại các điểm theo phương x, ta có tỷ số nồng độ
điện tử và lỗ trống tại hai biên của vùng nghèo ở trạng thái phân cực, tức trạng thái tương ứng
với J träi ≠ J kh. taïn :
n(x n ) q[φ(x n ) - φ(− x p )] q(φ B − VD )

≈ exp = exp
n( − x p ) kT kT
và tỷ số nồng độ lỗ trống tại hai biên vùng nghèo khi phân cực cho tiếp giáp:
p(x n ) − q[φ(x n ) - φ(− x p )] − q(φ B − VD )
≈ exp = exp
p( − x p ) kT kT
Nhưng nồng độ điện tử và lỗ trống ngay tại hai biên xấp xỉ bằng nồng độ pha tạp, được gọi là
xấp xỉ phóng thích mức thấp: n(x n ) ≈ N D và p(−x p ) ≈ N A , nên ta có:
q(VD − φ B )
n(−x p ) ≈ N D exp (2.29)
kT
q(VD − φ B )
và: p(x n ) ≈ N A exp (2.30)
kT
Với giá trị thế tiếp xúc là:
kT N D N A
φB = ln
q n i2
thay vào phương trình n(-x p ) và p(x n ) , sẽ nhận được nồng độ hạt tải điện thiểu số tại hai biên
của vùng nghèo là:

n i2 qV
n( − x p ) ≈ exp D (2.31)
NA kT
n i2 qV
và: p(x n ) ≈
exp D (2.32)
ND kT
Vậy nồng độ hạt tải điện thiểu số khuyếch tán ngay tại hai biên của vùng nghèo tuỳ thuộc vào
điện áp phân cực, tức là:
- Ở trạng thái cân bằng (VD = 0) , ta có:
n i2 n2
n(− x p ) = ; p(x n ) = i
NA ND
như đã biết ở trên.
- Ở trạng thái phân cực thuận (VD > 0) ; ngay tại giá trị rất nhỏ (VD = 0,1V) , tại nhiệt độ phòng:
n2 n2
n(− x p ) >> i ; p(x n ) >> i
NA ND
Có một số lượng lớn các hạt tải điện được phóng thích: Vậy khi điện áp phân cực tăng lên sẽ
cho nồng độ hạt tải điện phóng thích lớn, nên dòng thuận lớn.
n i2 n2
- Ở trạng thái phân cực ngược (VD < 0) , thì: n(− x p ) << ; p(x n ) << i
NA ND
Có rất ít hạt tải điện trích ra khỏi vùng nghèo, cho dòng ngược nhỏ. Do có sự giới hạn độ sụt
giảm nồng độ hạt tải điện thiểu số thấp, nên khi phân cực ngược, có dòng ngược chảy qua tiếp
giáp rất bé, gần bằng 0, nên có sự bão hoà ở dòng ngược.
Như vậy, đặc tính chỉnh lưu của diode tiếp giáp pn đã được xác định từ các điều kiện biên của
hạt tải điện thiểu số tại hai biên của vùng nghèo.
Tiếp theo là cần phải xác định dòng khuyếch tán của các hạt tải điện trong hai vùng trung hoà.
Do sự khuyếch tán của các điện tử trong vùng trung hoà phía bán dẫn - p, chuyển đến và tái hợp
với tốc độ không đổi, mật độ dòng điện tử J n không đổi nên nồng độ điện tử n(x) là tuyến tính
như được biểu diễn ở hình 2.14.
Với các điều kiện biên tại vị trí (− Wp ) là độ rộng vùng trung hoà của bán dẫn - p, ta có:
n i2 n2 qV
n( x = − Wp ) = n0 = và: n(− x p ) = i exp D
NA NA kT
Phương trình biểu diễn nồng độ điện tử tại điểm x trong vùng trung hoà phía bán dẫn - p:
np (- x p ) - np (-Wp )
np ( x ) = np (- x p ) + (x + x p ) (2.33)
- x p + Wp
Mật độ dòng điện tử:
n i2 qV n2
exp D − i
dn np (−x p ) − np (−Wp ) N kT N A
J n = qD n = qD n = qD n A
dx Wp − x p Wp − x p
n i2 Dn qV
Jn = q × (exp D − 1) (2.34)
N A Wp − x p kT
Tương tự, biểu diễn dòng lỗ trống trong vùng trung hoà ở phía bán dẫn - n như ở hình 2.15:
Mật độ dòng lỗ trống:
n2 Dp qV
Jp = q i × (exp D − 1) (2.35)
N D Wn − x n kT
Tổng cả hai thành phần dòng điện tử và lỗ trống khuyếch tán trong vùng trung hoà sẽ là,
⎛ 1 Dp ⎞
J = J n + J p = qn i2 ⎜ ×
Dn
+
1
× ⎟(exp qVD − 1) (2.36)
⎜ N A Wp − x p N D Wn − x n ⎟ kT
⎝ ⎠
Dòng điện chảy qua tiếp giáp pn với tiết diện A sẽ là:
⎛ 1 Dp ⎞
I D = qAn i2 ⎜ ×
Dn
+
1
× ⎟(exp qVD − 1) (2.37)
⎜ N A Wp − x p N D Wn − x n ⎟ kT
⎝ ⎠
Dòng diode thường được viết dưới dạng phương trình diode:
qV V
I D = IS (exp D − 1) = IS (exp D − 1) (2.38)
kT VT
⎛ 1 Dn 1 Dp ⎞
trong đó: I S = qAni2 ⎜ × + × ⎟ (2.39)
⎜N W − x N W − x ⎟
⎝ A p p D n n ⎠
gọi là dòng bão hoà ngược.

Vậy khi tiếp giáp pn được phân cực thuận thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ
giảm xuống do điện áp phân cực VD, nên sẽ tạo ra sự phóng thích hạt tải điện thiểu số vào hai
vùng trung hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và tái hợp
tại bề mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện lớn cho sự phóng thích
nên sẽ tạo ra dòng điện lớn tỷ lệ theo mức hàm mũ điện áp đặt vào:
qV
I D ∝ exp D
kT
Khi tiếp giáp pn được phân cực ngược thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ
tăng lên do điện áp phân cực VD, nên sẽ tạo ra sự rút tỉa hạt tải điện thiểu số khỏi hai vùng trung
hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và phát sinh tại bề
mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện rất ít cho sự rút tỉa nên sẽ tạo ra
dòng điện có giá trị bão hoà nhỏ.
Từ phương trình diode (2.37), ta nhận thấy rằng:
- Dòng diode tỷ lệ với nồng độ hạt tải điện thiểu số vượt trội tại hai biên của vùng điện tích
n2 qV n2 qV
không gian: I D ∝ i (exp D − 1) . Ở chế độ phân cực thuận: I D ∝ i exp D , nhiều hơn
N kT N kT
hạt tải điện được phóng thích nên sẽ cho dòng điện lớn hơn chảy qua diode. Ở chế độ phân cực
n2
ngược: I D ∝ − i , nồng độ hạt tải điện thiểu số bị suy giảm đến giá trị không đáng kể và dòng
N
điện sẽ bão hoà.
- Dòng diode cũng tỷ lệ với độ khuyếch tán: I D ∝ D , nên với sự khuyếch tán nhanh hơn sẽ cho
dòng điện lớn hơn.
1
- Dòng diode tỷ lệ nghịch với độ rộng vùng trung hoà I D ∝ , vậy hạt tải điện khuyếch
WQNR
tán qua vùng trung hoà ngắn hơn sẽ cho dòng diode lớn hơn.
- Dòng diode cũng tỷ lệ với tiết diện của diode: I D ∝ A tức là diode có tiết diện lớn hơn sẽ cho
dòng chảy qua diode lớn hơn.
Chú ý rằng, tại x ≠ 0 , dòng tiếp giáp không phải hoàn toàn là dòng khuyếch tán, nhưng dòng
tổng phải vẫn không đổi. Phương trình diode thường được hiệu chỉnh dưới dạng:
V
I D = I S (exp D − 1) (2.40)
nVT
trong đó, n là hệ số thực nghiệm, n = 1 đối với khi chỉ có dòng khuyếch tán. Nhưng khi có sự tái
hợp rất lớn trong vùng nghèo (như trong silicon với các giá trị của VD thấp hơn 0,5 V), thì n có
thể phải được tăng lên 2. Thực tế cũng thấy rằng n = 2 đối với phóng thích mức cao tức mật độ
dòng cao. Tại các mức dòng diode vừa phải thì
1 < n < 2 . Đối với phần lớn các diode silicon, n
trong khoảng từ 1,0 đến 1,1.
Hình 2.16, là đặc tuyến I - V, theo phương trình
diode. Bởi vì VT ≈ 26mV ở nhiệt độ phòng
(300oK), dòng ID phụ thuộc giá trị VD dương trên
50mV theo dạng hàm mũ. Cũng vậy, đối với VD
âm hơn - 50mV, dòng diode sẽ được bão hoà tại
giá trị IS. Thang đo dòng diode âm đã được mỡ
rộng để biểu diễn giá trị rất nhỏ của IS. Theo đặc
tuyến I - V, cũng cần phải lưu ý rằng, trong thực tế
phương trình diode sẽ trở nên không hợp lý tại giá
trị VD âm đáng kể, khi đó dòng diode sẽ tăng mạnh
do đánh thủng điện áp.
2.4 CÁC ĐẶC TÍNH CỦA DIODE BÁN DẪN.
a) Điện trở động của diode
Giữa nồng độ hạt tải điện và thế hiệu đặt vào có quan hệ theo hàm mũ, nên có thể viết biểu thức
đơn theo sự phân bố nồng độ và tính toán cho cả hai trạng thái phân cực thuận và ngược. Biểu
thức sẽ đúng với điều kiện điện áp không vượt quá mức điện áp đánh thủng. Quan hệ trong
trường hợp tổng quát cần phải được thể hiện theo phương trình (2.41).
⎡ ⎛ qv ⎞ ⎤
iD = I S ⎢exp⎜ D ⎟ − 1⎥ (2.41)
⎣ ⎝ nkT ⎠ ⎦
trong đó, iD là dòng điện trong diode (ampere); vD là chênh lệch điện thế ngang qua diode (volt);
với: VT = kT/q, suy ra:
⎡ ⎛ v ⎞ ⎤
iD = I S ⎢exp⎜⎜ D ⎟⎟ − 1⎥ (2.42)
⎣ ⎝ nVT ⎠ ⎦
Nếu diode làm việc ở nhiệt độ phòng (khoảng 25oC) và chỉ ở chế độ phân cực thuận, thì số hạng
đầu trong ngoặc sẽ vượt trội, nên dòng tính được gần đúng là,
⎛ v ⎞
iD ≈ I Sexp⎜⎜ D ⎟⎟ (2.43)
⎝ nVT ⎠
Phương trình có đặc tuyến theo hình 2.17.
Như đã xét ở trên, mức dòng bảo hòa ngược IS tùy thuộc vào sự pha tạp, kích thước hình học của
diode, và nhiệt độ. Hằng số thực nghiệm n có thể khác nhau tùy theo các mức dòng và áp và phụ
thuộc vào sự khuyếch tán, độ trôi của điện tử, và sự tái hợp của hạt tải điện trong vùng nghèo.
Hằng số n sẽ đạt bằng 2 khi số lượng tái hợp điện tử - lỗ trống trong vùng nghèo tăng lên.
Nếu n =1, giá trị nVT là vào khoảng 25mV tại 25oC. Khi n = 2, thì nVT sẽ là khoảng 50mV.
Để tính mức dòng và áp tại điểm làm việc Q, căn cứ vào độ dốc của đặc tuyến ở hình 2.17, thay
đổi theo độ biến thiên của dòng tuân theo quan hệ hàm mũ.
Có thể vi phân biểu thức của phương trình (2.42) để tính độ dốc tại mức dòng iD cố định bất kỳ.
Độ dốc là độ dẫn điện tương đương của cấu kiện.
diD I S [exp(vD /nVT )]
= (2.44)
dvD nVT
Từ phương trình diode cơ bản (2.42), ta có:

⎛ v ⎞ i
exp⎜⎜ D ⎟⎟ = D + 1
⎝ nVT ⎠ I S
Thay vào phương trình độ dẫn điện (2.44), ta nhận được:
diD iD + I S
= (2.45)
dvD nVT
Điện trở động là nghịch đảo của độ dẫn điện (2.45), hay:
nVT nV
rd = ≈ T (2.46)
iD + I S iD
vì IS << iD. Mặc dù biết rằng rd thay đổi khi iD thay đổi, nhưng ta thường cho rd cố định trong
khoảng làm việc quy định, tức là ta chọn một trị số trong dãi các điện trở biến thiên (tức có thể
sử dụng ID thay cho iD). Sử dụng số hạng Rf để biểu thị điện trở thuận của diode, mà trong đó
bao gồm rd và điện trở tiếp xúc giữa chất bán dẫn và điện cực kim loại.
b) Điện áp ngưỡng.
Hình 2.18, là các đặc tuyến mô tả nguyên lý hoạt động của diode silicon và germanium thông
dụng trong thực tế, làm việc ở nhiệt độ phòng.
Khi thang đo dòng được chọn phù hợp với dòng làm việc lớn nhất, thì mỗi diode có một mức
điện áp ngưỡng Vγ khi được phân cực thuận, dưới mức điện áp ngưỡng đó dòng diode rất nhỏ,
nhỏ hơn 1% giá trị dòng định mức của diode. Điện áp ngưỡng này còn gọi là điện áp dịch. Vì
dòng IS của diode germanium lớn hơn nên điện áp dịch của diode germanium vào khoảng 0,2V -
0,3V, khi so sánh với điện áp dịch của diode silicon vào khoảng 0,6V - 0,7V. Trong nhiều ứng
dụng thông thường, diode có thể được xem là ngưng dẫn [OFF] tại các giá trị điện áp thấp hơn
điện áp ngưỡng.
Khi điện áp thuận tăng dần khỏi mức 0, dòng điện sẽ không bắt đầu chảy ngay, mà lấy theo mức
điện áp nhỏ nhất là Vγ (0,2V hoặc 0,7V trong hình vẽ) để có được mức dòng có thể đo được. Khi
điện áp vượt quá Vγ , thì dòng tăng rất nhanh. Độ dốc của đặc tuyến là lớn, nhưng không phải vô
cùng như trường hợp với diode lý tưởng (Vγ xem như bằng 0).
Vậy mức điện áp nhỏ nhất cần thiết để có mức dòng có thể đo được Vγ vào khoảng 0,7V đối với
diode bán dẫn silicon (tại nhiệt độ phòng), và khoảng 0,2V đối với diode bán dẫn germanium.
Khi diode được phân cực ngược, sẽ có dòng điện rò nhỏ trong khoảng điện áp ngược thấp hơn
so với điện áp cần để đánh thủng tiếp giáp. Dòng rò của diode germanium lớn hơn nhiều so với
diode silicon hay diode gallium arsenide. Nếu mức điện áp âm trở nên đủ lớn ở vùng đánh
thủng, thì một diode thông thường có thể bị phá hũy. Điện áp đánh thủng được quy định như
điện áp ngược đỉnh – PIV [peak inverse voltge] trong các thông số kỹ thuật của nhà sản xuất.
Hư hỏng ở các diode thông dụng tại mức điện áp đánh thủng là do sự tăng nhanh của dòng điện
tử chảy qua tiếp giáp dẫn đến quá nhiệt ở diode. Mức dòng lớn có thể làm hỏng diode nếu tích tụ
nhiệt vượt quá mức cho phép. Đánh thủng do nhiệt đôi khi cũng được xem như điện áp đánh
thủng diode (VBR).
c) Dòng ngược của các loại diode khác nhau.

Như đã nói ở trên, từ phương trình diode (2.38) ta thấy rằng: dòng bão hoà ngược phụ thuộc vào
tiết diện của tiếp giáp, các hệ số khuyếch tán của hạt tải điện thiểu số, nồng độ của các hạt tải
điện thiểu số ở điều kiện cân bằng, và độ dài của các vùng trung hoà hay quãng đường khuyếch
tán của các hạt tải điện thiểu số, mà các thông số đó lại phụ thuộc vào nhiệt độ và các mức pha
tạp. Do vậy, dòng bão hoà IS có thể có giá trị vào khoảng µA đối với các diode Germanium, và
vào khoảng cỡ nA đối với các diode Silicon. Nhiều diode có dòng ngược biểu hiện tăng theo
điện áp ngược không tuân theo phương trình diode, vì do dòng rò qua tiếp giáp tại bề mặt của
chất bán dẫn và do khi khảo sát phương trình diode ta đã bỏ qua sự phát sinh cặp điện tử - lỗ
trống do năng lượng nhiệt trong vùng điện tích không gian. Đối với các tiếp giáp silicon khi
được phân cực ngược thì dòng ngược không tăng do dòng điện phát sinh do nhiệt là thành phần
chủ yếu của dòng bão hoà ở nhiệt độ phòng rất thấp. Vì vậy, dòng ngược ít phụ thuộc vào điện
áp ngược do vùng nghèo trở nên dày hơn tại các giá trị điện áp ngược cao hơn.
d) Các ảnh hưởng do nhiệt độ và hệ số nhiệt độ của diode.
Nhiệt độ có vai trò quan trọng quyết định các đặc tính làm việc của các diode. Các thay đổi về
đặc tính của diode gây ra do nhiệt độ thay đổi có thể cần phải điều chỉnh về thiết kế và hoàn
thiện các mạch. Hệ số nhiệt độ đặc trưng cho sự thay đổi nhiệt độ là một trong những thông số
quan trọng cần phải được lưu ý.
Hệ số nhiệt độ liên quan đến mức sụt áp trên diode vD. Giải phương trình diode (2.41) theo sụt
áp trên diode ở điều kiện phân cực thuận (với hệ số thực nghiệm n = 1), ta có:
⎛i ⎞ kT ⎛ iD ⎞ kT ⎛ iD ⎞
vD = VT ln⎜⎜ D + 1⎟⎟ = ln⎜⎜ + 1⎟⎟ ≅ ln⎜⎜ ⎟⎟ [V]
⎝ IS ⎠ q ⎝ IS ⎠ q ⎝ IS ⎠
Vi phân theo nhiệt độ ta có:
dvD k ⎛ iD ⎞ kT 1 dI S vD 1 dI S vD − VGO − 3VT
= ln⎜⎜ ⎟⎟ − = − VT = [V/ K]
dT q ⎝ I S ⎠ q I S dT T I S dT T
trong đó ta cho rằng: iD >> I S và IS ∝ ni2 , vD là điện áp sụt trên diode; VGO là điện áp tương
ứng với mức năng lượng độ rộng vùng cấm của Silicon tại 0K, (VGO = EG/ q) , và VT là áp nhiệt.
Hai số hạng sau rút ra từ sự phụ thuộc vào nhiệt độ của ni2 . Giản lược các số hạng ở phương
trình trên đối với diode Si, chẳng hạn có VD = 0,65V, EG = 1,12eV, và VT ≈ 0,025V ta có:
dv D (0,65 − 1,12 − 0,075)V
= = −1,82mV/K (2.47)
dT 300K
Vậy, tại nhiệt độ phòng điện áp thuận của diode biểu hiện hệ số nhiệt độ âm gần bằng -1,82
mV/0C, nghĩa là tại giá trị dòng diode ID không đổi, điện áp VD sẽ giảm vào khoảng 2mV khi
nhiệt độ tăng lên 1oC ở nhiệt độ từ 25oC:
dVD
≅ −2mV/ o C (2.48)
dT I
D
Bằng thực nghiệm, cũng có thể thấy rỏ sự ảnh hưởng của nhiệt độ trên các đặc tuyến của một
diode Silicon như ở hình 2.19.
Nhiệt độ cũng làm tăng mức dòng bảo hòa ngược vì dòng bão hoà ngược biến thiên theo nồng
độ các hạt tải điện thiểu số, tức là thay đổi theo ni2 , mà ni2 là một hàm của nhiệt độ.
Đối với diode bằng bán dẫn Gemanium, dòng bão hòa ngược IS (còn gọi là dòng rò hay dòng rỉ)
tăng lên gần gấp đôi cứ mỗi khi nhiệt độ tăng lên 100C, ở nhiệt độ 250C sẽ có dòng IS vào
khoảng 1µA hay 2µA và có dòng rò vào khoảng 100µA = 0,1mA tại nhiệt độ làm việc 1000C.
Với các mức dòng rò IS nhỏ ở vùng ngược, nên có thể xem diode như một chuyển mạch ở trạng
thái hở mạch ở vùng phân cực ngược. Thực tế thấy rằng, đối với bán dẫn Silicon, IS sẽ tăng gấp
đôi trong khoảng tăng nhiệt độ 5oC ở nhiệt độ từ 25oC. Tuy nhiên, giá trị điển hình của IS ở
diode Silicon thấp hơn rất nhiều so với IS của diode bằng bán dẫn Germanium có cùng cấp công
suất và mức dòng. Thậm chí, ta cũng có kết quả tương tự khi diode làm việc ở nhiệt độ cao thì
dòng IS của các diode bằng bán dẫn Si cũng không thể đạt được các mức dòng rò cao như ở các
diode Ge, đây là lý do rất quan trọng khiến cho các diode bằng bán dẫn Si được sử dụng nhiều
hơn trong thiết kế chế tạo mạch điện tử.
Về cơ bản thì sự tương đương như một mạch hở ở vùng phân cực ngược, khi làm việc tại nhiệt
độ bất kỳ là lý do tốt nhất có ở diode Si so với diode Ge. Mức dòng IS tăng theo nhiệt độ, điều
này giải thích cho việc các mức điện áp ngưỡng thấp hơn. Ở vùng phân cực ngược, điện áp đánh
thủng cũng tùy thuộc vào nhiệt độ, nhưng lưu ý là dòng bão hòa ngược không mong muốn cũng
tăng lên. Dòng bảo hòa ngược tăng vào khoảng 7,2%/oC đối với cả diode silicon và germanium.
Nói cách khác, IS gần gấp đôi cho mỗi khoảng tăng nhiệt độ là 10oC. Biểu thức của dòng bảo
hòa ngược phụ thuộc vào nhiệt độ là,
I S (T2 ) = I S (T1 )exp[ki (T2 − T1 )] (2.49)
o
trong đó: ki = 0,07/ C và T1 và T2 là hai nhiệt độ khác nhau. Biểu thức có thể tính gần đúng bằng
cách rút gọn hàm mũ,
I S (T2 ) = I 0 (T1 )2(T2 − T1 )/10 (2.50)
bởi vì e0 ,7 ≈ 2 .
Khi mức điện áp phân cực thuận trên diode không đổi, thì ID cũng sẽ tăng gấp đôi trong khoảng
tăng nhiệt độ 10oC ở nhiệt độ từ 25oC.
Khi nhiệt độ tăng, điện áp chuyển sang dẫn Vγ sẽ giảm. Ngược lại, khi nhiệt độ giảm sẽ làm tăng
về Vγ, như chỉ rõ ở hình 2.19, trong đó Vγ thay đổi tuyến tính theo nhiệt độ tuân theo phương
trình sau: (giả sử dòng chảy qua diode được giữ không đổi).
Vγ (T1 ) − Vγ (T0 ) = kT (T1 − T0 ) (2.51)
trong đó: T0 là nhiệt độ phòng, khoảng 25oC; T1 là nhiệt độ làm việc của diode (oC); Vγ(T0) là sụt
áp trên diode tại nhiệt độ phòng (Volt). Đối với diode Si: Vγ(T0) = 0,7V, và diode Ge: Vγ(T0) =
0,2V; Vγ(T1) là sụt áp trên diode ở nhiệt độ làm việc, (Volt); kT là hệ số nhiệt độ (V/oC). Giá trị
của kT là khác nhau tùy theo loại diode, đối với diode Ge có kT = - 2,5 mV/oC, diode Si có kT = -
2,0 mV/oC.
e) Mô hình mạch tương đương của diode
Mạch ở hình 2.20a, tương ứng với mô hình đơn giản của diode silicon ở cả trạng thái làm việc
dc thuận và ngược. Đặc tuyến của mô hình gần như đặc tuyến hoạt động của diode ở hình 2.18.
Điện trở Rr tương ứng với điện trở phân cực ngược của diode, thường vào khoảng vài megaohm.
Điện trở Rf tương ứng với điện trở khối và tiếp xúc của diode, thường nhỏ hơn 50Ω. Khi được
phân cực thuận, diode lý tưởng là một ngắn mạch, hay điện trở bằng 0. Điện trở mạch của diode
thực tế khi phân cực thuận được mô hình hóa ở hình 2.20a, là điện trở đầu cực của diode lý
tưởng được ngắn mạch, hay:
Rr Rf ≈ Rf
Ở trạng thái phân cực ngược, diode lý tưởng có điện trở lớn vô cùng (mạch hở) còn điện trở
mạch của mô hình thực tế là Rr. Diode lý tưởng là một phần của mô hình ở hình 2.20a, phân cực
thuận khi điện áp đầu cực vượt quá 0,7V.
Các mô hình mạch ac phức tạp hơn do hoạt động của diode phụ thuộc vào tần số. Mô hình ac
đơn giản cho diode phân cực ngược như ở hình 2.20b. Tụ CJ tương ứng với điện dung của tiếp
giáp, xuất hiện do vùng nghèo như một tụ điện. Hình 2.20c, là mạch tương đương của diode
phân cực thuận. Mô hình bao gồm hai tụ điện là tụ khuyếch tán CD và tụ tiếp giáp CJ. Điện dung
khuyếch tán liên quan đến sự di chuyển của các hạt tải điện dẫn đến trạng thái có thể so với sự
lưu trữ điện tích. Do vậy, hệ quả của sự khuyếch tán bao gồm các ảnh hưởng của điện dung.
Điện dung khuyếch tán CD sẽ gần bằng 0 khi diode phân cực ngược. Điện trở động là rd. Ở dãi
tần số thấp các ảnh hưởng của điện dung là nhỏ và chỉ có Rf là phần tử đáng kể nhất.
f) Phân tích mạch diode
Từ các nội dung trên, ta đã có thông tin cơ bản cần thiết để phân tích các mạch có diode. Giả sử
cho một mạch gồm các cấu kiện tuyến tính thụ động, các nguồn cung cấp và các diode, cần phải
tính mức dòng và áp liên quan. Bài toán cũng có thể giải quyết ở phòng thí nghiệm điện tử, chọn
các cấu kiện thích hợp và nối dây cho mạch, đo các mức dòng và áp bằng các đồng hồ đo / hoặc
máy hiện sóng. Dĩ nhiên là các điều kiện của phòng thí nghiệm phải đáp ứng phù hợp các điều
kiện của bài toán đã cho. Trong thực tế, có thể có các quy trình đo chính xác các đại lượng mà
không phải ngắt mạch để có kết quả đúng so với tính toán lý thuyết, khi chưa có sự rõ ràng về
mô hình đúng của các cấu kiện, tức là giả sử các mô hình ở phần trước không mô tả được bản
chất vật lý của các cấu kiện một cách thích hợp. Trong trường hợp như vậy, sẽ không lời giải để
cho kết quả đúng. Thực ra mục đích xuyên suốt trong nghiên cứu là cho khả năng dự đoán và
giải thích nguyên lý hoạt động thực tế.
Nếu không muốn mất nhiều thời gian, và tình trạng chưa biết rõ ràng của giải pháp cứng (mạch
thực nghiệm), thì có thể dựa vào phân tích thuần túy bằng cách sử dụng các phương trình cho
từng phần tử (chẳng hạn như định luật Ohm và phương trình diode). Hoặc có thể dựa vào các
mô hình diode ở phần trên thay cho các diode và sau đó thực hiện việc phân tích mạch thông
thường. Các phân tích như vậy cần phải có các gần đúng vì tự các mô hình là các xấp xĩ. Ngoài
ra, cũng có thể không đưa vào tính toán nhiều điều kiện vật lý khác như biến thiên về nhiệt độ và
sai số của các cấu kiện.
Ngoài các phương pháp phân tích mạch trên, các chương trình mô phỏng bằng máy tính đã trở
nên phổ biến trên các PC. Khả năng và tốc độ của PC thường sử dụng mô phỏng dùng cho việc
phân tích mạch đúng hơn là thiết kế mạch, nghĩa là thường kiểm chứng hiệu suất của mạch mà
trong đó có các cấu kiện điện tử khác nhau đã được chọn sẳn.
Các chương trình mô phỏng cũng có thể dùng để thiết kế bằng cách sử dụng kỹ thuật lặp, chẳng
hạn như nếu ta muốn chọn một trị số điện trở, ta có thể phân tích mạch theo các trị số khác nhau
và chọn một trị số để nhận được các thông số thiết kế.
Đường tải của diode: Do diode là cấu kiện phi tuyến, cần phải thay đổi kỹ thuật phân tích mạch
thông thường. Không thể viết các phương trình một cách đơn giản và giải theo các biến, vì các
phương trình chỉ có thể áp dụng trong phạm vi vùng làm việc cụ thể.
Một mạch thường bao gồm cả hai điện áp nguồn dc và nguồn thay đổi theo thời gian. Nếu ta
thiết lập nguồn biến thiên theo thời gian bằng 0, thì năng lượng chỉ được cung cấp đến mạch từ
nguồn điện áp dc. Loại bỏ nguồn biến thiên theo thời gian ra khỏi mạch, sẽ xác định được điện
áp và dòng của diode được gọi là điểm làm việc tĩnh (điểm - Q).
Hình 2.21a, là mạch gồm một diode, tụ, nguồn cung cấp và 2 điện trở. Nếu chọn dòng chảy qua
diode và điện áp diode là đại lượng cần tìm của mạch, thì cần phải có hai phương trình độc lập
có các đại lượng cần tính đó để có lời giải duy nhất cho điểm làm việc. Một trong hai phương
trình được suy ra từ mạch nối với diode. Phương trình thứ hai là quan hệ dòng – áp thực tế của
diode. Hai phương trình cần phải được giải đồng thời, tức là có thể thực hiện bằng đồ thị.
Nếu xét trạng thái dc đầu tiên, thì nguồn điện áp sẽ trở nên đơn giản là VS, và tụ sẽ là mạch hở
(tức là trở kháng của tụ là vô cùng tại tần số bằng 0). Vậy phương trình cho mạch dc có thể lập
được là:
VS = VD + VR1 = VD + I D R1 (2.52)
hay: VD = VS − I D R1 (2.53)
Đây là phương trình thứ nhất trong hai phương trình đồng thời có điện áp và dòng của diode. Ta
cần phải kết hợp phương trình (2.53) với đặc tuyến của diode để xác định điểm làm việc. Đồ thị
của phương trình như ở hình 2.21b, gọi là “đường tải dc”. Đặc tuyến của diode cũng được thể
hiện trên cùng một trục tọa độ. Giao điểm của hai đặc tuyến là nghiệm chung của hai phương
trình nên ký hiệu là “điểm tĩnh – Q” [Q – quiescent] trên hình vẽ. Đây là điểm mà tại đó mạch sẽ
làm việc với tín hiệu vào biến thiên theo thời gian thiết lập mức 0.
Nếu đặt bổ sung tín hiệu biến thiên theo thời gian đến đầu vào dc, thì một trong hai phương trình
đồng thời sẽ thay đổi. Nếu cho rằng, tín hiệu vào biến thiên theo thời gian là tín hiệu có tần số
đủ cao để cho phép coi tụ điện như một ngắn mạch, thì sẽ cho phương trình mới như sau:
vs = vd + id ( R1 RL ) (2.54)
vd = vs −i d ( R1 RL ) (2.55)
Ta đang chỉ xét các thành phần biến thiên theo thời gian của các tham số khác nhau (lưu ý việc
sử dụng các ký tự viết thường cho các biến số). Vậy các giá trị của tham số toàn bộ sẽ là:
vD = vd + VDQ
iD = id + I DQ
và phương trình (1.37) sẽ trở thành:
vD − VDQ = −( R1 RL )(iD − I DQ ) + vs
Phương trình cuối cùng có tên gọi là “đường tải ac” ở hình 2.21b. Do phương trình liên qua chỉ
với các đại lượng biến thiên theo thời gian nên không biết điểm cắt trục tọa độ. Tuy nhiên,
đường tải ac cần phải đi qua điểm – Q, vì tại các thời điểm khi phần tín hiệu vào biến thiên theo
thời gian đi qua điểm 0, hai trạng thái làm việc (dc và ac) cần phải đồng nhất. Vậy đường tải ac
xác định được là duy nhất.
Ví dụ 2.2: Cho mạch như ở hình 2.22, và điện áp
nguồn là: vs = 1,1 + 0,1sin1000t (V)
Hãy tính mức dòng chảy qua diode iD. Biết rằng, nVT
= 40mV; Vγ = 0,7V.
Lặp lại phép tính bằng cách sử dụng chương trình mô
phỏng trên máy tính.
Giải: Áp dụng KVL để có phương trình dc, ta có:
V − Vγ
VS = Vγ + I D RL , suy ra: I D = S = 4mA
RL
Mức dòng này sẽ thiết lập điểm làm việc của diode. Ta
cần phải xác định điện trở động (sử dụng ký hiệu Rf thay cho rd do bỏ qua điện trở tiếp xúc giữa
bán dẫn và điện cực kim loại), để có thể xác lập điện trở của tiếp giáp được phân cực thuận đối
với tín hiệu ac, ta có:
nV
Rf = T = 10Ω
ID
Lúc này ta có thể thay thế diode bằng một điện trở 10Ω với điều kiện là diode sẽ duy trì phân
cực thuận trong chu kỳ vào của tín hiệu ac. Áp dụng trở lại KVL, ta có:
vS
vs = Rf id + RLid ; id = = 0,91sin 1000t mA
Rf + RL
Dòng chảy qua diode sẽ là: iD = (4 + 0,91sin1000t ) mA .
Vì iD luôn luôn dương, diode sẽ luôn luôn được phân cực thuận.
Nếu biên độ của dòng ac trở nên lớn hơn so với giá trị dc của dòng iD, thì iD sẽ không phải luôn
luôn dương, và giả thiết là diode được phân cực thuận là không chính xác. Do vậy, lời giải cần
phải được sửa đổi, trong đó khi biên độ dòng ac theo chiều âm trở nên lớn hơn so với giá trị dc,
thì diode sẽ trở nên bị phân cực ngược và dòng sẽ ngưng.

g) Khả năng xử lý công suất
Các diode được đánh giá tùy theo khả năng xử lý công suất. Các thông số được quy định theo
cấu trúc vật lý của diode (tức là, kích thước của tiếp giáp, kiểu vỏ, và kích thước của diode). Các
chỉ tiêu kỹ thuật do hãng sản xuất cung cấp, dùng để xác định khả năng về công suất của diode
trong khoảng nhiệt độ cho trước. Một số diode như các diode công suất đánh giá theo khả năng
tải dòng của diode.
Mức công suất tức thời tiêu tán bởi diode xác định bằng biểu thức ở phương trình (2.56),
pD = vDiD (2.56)
Khi các diode dẫn dòng tương đối lớn, thì diode cần phải được lắp đặt sao cho nhiệt tạo ra trong
diode có thể tiêu tán ra khỏi diode. Để tiêu tán nhiệt năng phát ra từ bên trong diode, thì phải lắp
cánh tản nhiệt cho các diode.
h ) Điện dung của diode
Mạch tương đương của diode gồm có một tụ nhỏ. Điện dung của tụ tùy thuộc vào biên độ và cực
tính của điện áp đặt vào diode cũng như các đặc tính của tiếp giáp hình thành trong suốt quá
trình chế tạo.
Trong mô hình đơn giản của tiếp giáp diode thể hiện ở hình 2.23, vùng tại tiếp giáp đã được rút
hết cả điện tử và lỗ trống. Ở phía p của tiếp giáp có nồng độ lỗ trống cao, còn ở phía n có nồng
độ điện tử cao. Sự khuyếch tán của các điện tử và lỗ trống xảy ra lân cận tiếp giáp tạo ra dòng
khuyếch tán ban đầu. Khi các lỗ trống khuyếch tán qua tiếp giáp vào vùng n, các lỗ trống nhanh
chóng kết hợp với các điện tử đa số có trong vùng n và triệt tiêu. Tương tự như vậy, các điện tử
khuyếch tán ngang qua tiếp giáp, tái hợp và biến mất, tức là tạo ra vùng nghèo (còn gọi là vùng
điện tích không gian) lân cận tiếp giáp, vì rất ít các điện tử và lỗ trống. Khi đặt điện áp phân cực
ngược ngang qua tiếp giáp, vùng nghèo sẽ mở rộng, tức là làm tăng kích thước của vùng nghèo.
Vùng nghèo đóng vai trò như vùng cách điện, do đó diode phân cực ngược hoạt động giống như
một tụ điện có điện dung thay đổi nghịch đảo với căn bậc hai của mức sụt áp ngang vật liệu bán
dẫn.
Điện dung tương đương của các diode tần số cao nhỏ hơn 5pF, và có thể trở thành điện dung lớn
khoảng 500pF ở các diode dòng lớn (tần số thấp). Các thông số của nhà sản xuất cần phải được
lưu ý để xác định mức điện dung cho trước theo điều kiện làm việc đã cho.
2.5 MẠCH NGUỒN CHỈNH LƯU
Ứng dụng cơ bản trước tiên của diode là chỉnh lưu. Chỉnh lưu (hay nắn) là quá trình chuyển tín
hiệu xoay chiều (ac) thành một chiều (dc). Chỉnh lưu được phân loại thành chỉnh lưu bán kỳ
hoặc chỉnh lưu toàn kỳ.
a) Chỉnh lưu bán kỳ
Do một diode lý tưởng có thể duy trì dòng điện chảy chỉ theo một chiều, nên diode có thể dùng
để chuyển đổi tín hiệu ac thành tín hiệu dc.
Hình 2.24, là mạch chỉnh lưu bán kỳ đơn giản. Khi điện áp vào dương, diode được phân cực
thuận nên có thể được thay bằng một ngắn mạch (giả sử diode là lý tưởng). Khi điện áp vào âm,
diode được phân cực ngược nên có thể thay bằng một mạch hở. Vậy, khi diode được phân cực
thuận, điện áp ra trên điện trở tải có thể xác định từ quan hệ mạch phân áp. Mặt khác, ở trạng
thái phân cực ngược, dòng điện bằng 0 nên điện áp ra cũng bằng 0.
Hình 2.24, thể hiện ví dụ của dạng sóng ra khi cho dạng sóng vào sin có biên độ khoảng 100V,
Rs = 10Ω, và RL = 90Ω.
Mức điện áp trung bình của hàm tuần hoàn được tính theo tích phân của hàm số trong một chu
kỳ của hàm tuần hoàn, tức là bằng số hạng thứ nhất trong khai triển chuổi Fourier của hàm số.
Lưu ý rằng, khi tín hiệu vào sin có trị trung bình bằng 0, thì dạng sóng ra có trị trung bình là,
1 T/2 2 πt 90
Voavg = ∫ 90sin dt =
T 0 T π
Mạch chỉnh lưu bán kỳ có thể dùng để tạo ra tín hiệu ra dc gần như không đổi nếu dạng sóng ra
ở hình 2.24, được lọc (xem mục 2.5c). Lưu ý mạch chỉnh lưu bán kỳ có hiệu suất rất thấp. Trong
suốt nữa bán kỳ của mỗi chu kỳ tín hiệu vào bị cắt bỏ hoàn toàn khỏi tín hiệu ra. Nếu có thể
truyền năng lượng vào đến đầu ra trong suốt bán kỳ đó cần phải tăng mức công suất ra.
b) Chỉnh lưu toàn kỳ
Mạch chỉnh lưu toàn kỳ sẽ chuyển đổi năng lượng vào đến đầu ra trong cả hai bán kỳ của tín
hiệu vào và sẽ làm cho mức dòng trung bình tăng lên trong một chu kỳ. Có thể sử dụng biến áp
trong mạch chỉnh lưu bán kỳ để có được cả hai cực tính âm và dương. Mạch tương đương và
dạng sóng ra như ở hình 2.25. Mạch chỉnh lưu bán kỳ sẽ tạo ra mức dòng trung bình gấp đôi
mức dòng trung bình của mạch chỉnh lưu bán kỳ (tự kiểm chứng phát biểu này).
Chỉnh lưu toàn kỳ có thể không sử dụng biến áp, chẳng hạn như mạch chỉnh lưu cầu ở hình
2.26, cũng thực hiện việc chỉnh lưu toàn kỳ.
Khi điện áp nguồn có bán kỳ dương, các diode 1 và 4 sẽ dẫn còn các diode 2 và 3 là hở mạch.
Khi điện áp nguồn chuyển sang bán kỳ âm, xảy ra trạng thái ngược lại nên các diode 2 và 3 dẫn,
như chỉ rõ ở hình 2.26b. Xét mạch ở hình 2.26a, sẽ cho thấy có thể ngắn mạch thực tế của mạch
chỉnh lưu cầu, nếu một đầu của nguồn được nối đất, cả hai đầu cực của điện trở tải có thể được
nối đất, sẽ tạo ra vòng đất, làm ngắn mạch hiệu dụng một trong các diode. Do đó, cần phải bổ
sung một biến áp cho mạch để cách ly hai mức đất tách biệt nhau. Trong trường hợp này biến áp
không cần phải có điểm giữa như biến áp của mạch chỉnh lưu toàn kỳ ở hình 2.25. Cũng lưu ý
rằng, do có hai diode dẫn nối tiếp, sụt áp của diode là 2Vγ.
c) Mạch lọc
Các mạch chỉnh lưu sẽ cho điện áp dc dạng xung (đập mạch) ở đầu ra. Các xung ra gọi là gợn
sóng ra, độ gợn có thể giảm đáng kể bằng cách lọc tín hiệu ra của mạch chỉnh lưu.
Kiểu lọc thông dụng nhất là sử dụng tụ điện một chiều. Hình 2.27a, là mạch chỉnh lưu toàn kỳ
có thêm một tụ mắc song song với điện trở tải. Dạng sóng của điện áp ra đã bị thay đổi như ở
hình 2.28.
Trong ứng dụng thực tế, các diode cần phải mắc ngược lại và đặt gần với mức thế đất như mạch
ở hình 2.27b, tức là tạo cho anode có thế đất, nên các diode có thể được gắn với tấm nối đất,
bằng cách đó cho phép tiêu tán nhiệt năng đối với các mạch chỉnh lưu công suất lớn.
Tụ điện sẽ nạp đến mức điện áp cao nhất (Vmax) khi các mức đỉnh của tín hiệu vào tại giá trị âm
và dương nhất. Khi điện áp vào giảm thấp hơn giá trị đỉnh, tụ điện không thể xã qua cả hai
diode. Do vậy, tụ xã qua RL, tức là xuất hiện sự suy giảm theo hàm mũ cho bởi phương trình:
v (t ) = Vmax e − t/τ = Vmax e − t/RL C (2.57)
Việc thiết kế mạch lọc bao gồm chọn trị số cho tụ C. Chẳng hạn, cho tín hiệu vào là sóng sin có
biên độ 311V và mức điện áp ra thấp nhất có thể nhận ở mạch ứng dụng cho trước là 300V, suy
ra:
300 = 311e −T ' /RLC
trong đó, T’ là khoảng thời gian xã như đã chỉ ở hình 2.28. Ta có thể tính C theo T’ và RL như
sau:
T' T'
300 = 311e −T ' /RLC hay: ln1,037 = , và suy ra: C = 28,28
RLC RL
Công thức này khó dùng để thiết kế mạch lọc, vì T’ phụ thuộc vào hằng số thời gian RLC, do đó
C chưa biết. Lấy gần đúng khi để ý là: T’ < T . Đối với tín hiệu vào có tần số 50Hz, thì tần số cơ
bản của tín hiệu ra là 100Hz. Do vậy,
1 1
T= = = 10 ms
f 100
Ta có thể tính trị số của tụ lọc cần cho một tải cụ thể bằng cách sử dụng đường thẳng gần đúng
như thể hiện ở hình 2.29. Tính C theo đường thẳng gần đúng.
Độ dốc thứ nhất của hàm mũ ở phương trình (2.57) là:

-V
m1 = max
RLC
đó là độ dốc của đường thẳng A ở hình vẽ. Độ dốc của đường thẳng B ở hình 2.29, là:
V
m2 = max
T /2
- ∆V RLC∆V
Suy ra: t1 = =
m1 Vmax
Sử dụng các tam giác đồng dạng, ta có:
T T TV
t1 = + t2 = + min
2 2 2Vmax
R C∆V T (2 − ∆V/Vmax )
và: t1 = L =
Vmax 2
thay T = 1/fP, trong đó fP số lượng xung trong một giây (gấp hai lần tần số ban đầu), ta có:
∆V 1 ⎛ ∆V ⎞ 1 ⎛ ∆V ⎞
RLC = ⎜⎜ 2 − ⎟⎟ = ⎜⎜1 − ⎟ (2.58)
Vmax 2 f P ⎝ Vmax ⎠ f P ⎝ 2Vmax ⎟⎠
Trong phần lớn các thiết kế mạch lọc, đều đòi hỏi độ gợn cần phải nhỏ hơn nhiều so với biên độ
dc, nên:
∆V
<< 1
2Vmax
Và phương trình (2.58) sẽ trở thành:
Vmax
C= (2.59)
∆Vf P RL
Công thức (2.59) là kết quả tính của bài toán thiết kế chỉ đúng nếu đường thẳng không thấp hơn
Vmin, đặc tuyến theo hàm mũ sẽ vẫn giữ trên giá trị Vmin.
Sử dụng phương trình (2.59) để tính tụ cho ví dụ đã cho ở trên, với giả thiết tín hiệu vào là sóng
sin 50Hz, biên độ 311V và để có điện áp ra có thể nhận được thấp nhất là 300V, vậy ta có Vmax =
311V, ∆V = 11V, và tần số của tín hiệu ra ở mạch nắn toàn kỳ là fP = 100Hz, đối với mạch nắn
bán kỳ fP = 50Hz,
Vậy, từ phương trình (2.59),
C=
Vmax
=
311V
∆Vf P RL 11V × 100Hz × RL
=
0,283
RL
(s ⋅ Ω −1 ).
Mức gợn sóng không tuân theo dạng tiêu chuẩn bất kỳ nào (ví dụ như dạng sin hoặc răng cưa),
nên cần phải có một số cách đặc trưng riêng về độ lớn của dạng sóng. Điện áp gợn Vr (rms) sẽ
được tính theo:
V − Vmin
Vr (rms) = max (2.60)
2 3
Lưu ý rằng, sử dụng 3 ở mẫu số đúng hơn so với 2 vì với chỉ số 2 dùng để tính trị số hiệu
dụng của sóng sin bằng biên độ chia cho 2 . Đối với sóng tam giác, trị số hiệu dụng bằng biên
độ chia cho 3 . Các chỉ số đó sẽ được kiểm chứng bằng cách lấy căn bậc hai của trị số trung
bình bình phương của dạng sóng trong một chu kỳ. Dạng sóng của gợn gần với dạng sóng răng
cưa hơn so với sóng sin. Trị số trung bình của điện áp gợn được cho là điểm giữa của dạng sóng
(xấp xỉ). Hệ số gợn sẽ được định nghĩa là:
V (rms)
He so gon = r
Vdc
d) Mạch nhân đôi điện áp
Hình 2.30, là mạch tạo ra mức điện áp bằng khoảng hai lần mức điện áp ra đỉnh lớn nhất (khi
không tải), gọi là mạch nhân đôi điện áp. Lưu ý rằng mạch giống như mạch chỉnh lưu cầu toàn
kỳ ở hình 2.26a, nếu không có hai diode đã được thay bằng hai tụ. Khi điện áp vào có cực tính
như hình vẽ, sẽ có hai thành phần dòng
chảy qua diode D1. Một dòng thành phần
chảy qua C2 nên tụ sẽ nạp lên mức Vmax.
Một dòng thành phần khác thông qua điện
trở tải và C1. Nếu C1 đã được nạp lên mức
Vmax trong chu kỳ trước, thì tụ sẽ có mức
nguồn điện áp hiệu dụng khác Vmax mắc
nối tiếp với điện áp ra của biến áp, nên tải
sẽ có mức điện áp là gấp hai lần mức điện
áp lớn nhất. Các tụ cũng có vai trò làm
giảm mức điện áp gợn tại đầu ra.
2.6 DIODE ỔN ÁP (ZENER)
Diode zener là cấu kiện bán dẫn được thực hiện pha tạp để tạo thành đặc tuyến điện áp đánh
thủng hay điện áp thác lũ rất dốc. Nếu điện áp ngược vượt quá điện áp đánh thủng, thường diode
không bị phá hũy với điều kiện dòng chảy qua diode không được vượt quá giá trị lớn nhất đã
được quy định trước và diode không bị quá nhiệt.
Khi hạt tải điện tạo ra do nhiệt (thành phần dòng ngược bảo hòa) làm giảm được rào thế tiếp
giáp (xem mục 2.2) và nhận năng lượng do điện thế ngoài đặt vào, hạt tải điện sẽ va chạm với
các ion trong mạng tinh thể và truyền mức năng lượng đáng kể để phá vỡ mối liên kết đồng hóa
trị. Ngoài hạt tải điện ban đầu, các cặp hạt tải điện điện tử - lỗ trống cũng được tạo ra. Cặp hạt
tải mới có thể nhận mức năng lượng lớn từ điện trường đặt vào để va chạm với ion tinh thể khác
và tạo ra ngay cặp điện tử - lỗ trống khác. Tác động liên tục như vậy sẽ bẻ gãy các mối liên kết
đồng hóa trị, nên gọi là quá trình đánh thủng thác lũ.
Có hai cơ chế phá vỡ các mối liên kết đồng hòa trị. Sử dụng điện trường mạnh tại tiếp giáp có
thể trực tiếp làm cho mối liên kết bị gãy. Nếu điện trường đặt vào một lực lớn vào điện tử trong
mối liên kết, thì điện tử có thể bị bứt khỏi mối liên kết đồng hóa trị, nên tạo ra một số lượng cặp
điện tử - lỗ trống hợp thành theo cấp số nhân. Cơ chế đánh thủng như vậy được gọi là đánh
thủng zener. Trị số điện áp đánh thủng zener được điều chỉnh bằng lượng pha tạp của diode.
Diode được pha tạp đậm đặc sẽ có điện áp đánh thủng zener thấp, ngược lại diode được pha tạp
loãng có điện áp đánh thủng zener cao.
Mặc dù như mô tả ở trên có hai cơ chế đánh thủng, nhưng thông thường có giao thoa. Tại các
mức điện áp cao hơn khoảng 10V, chủ yếu là cơ chế đánh thủng thác. Do hiệu ứng zener (thác
lũ) xảy ra tại điểm có thể xác định trước, nên diode có thể sử dụng như một bộ chuẩn điện áp.
Mức điện áp ngược mà tại đó xuất hiện đánh thủng thác lũ được gọi là mức điện áp zener.
Đặc tuyến của diode zener điển hình thể hiện ở hình 2.31. Ký hiệu mạch của diode zener khác
với ký hiệu mạch của diode thông thường, và được thể hiện trong cùng hình vẽ.
Mức dòng ngược lớn nhất, IZmax mà diode zener có thể chịu được tùy thuộc vào cách chế tạo và
cấu trúc của diode. Giả sử rằng, mức dòng zener nhỏ nhất mà tại đó đặc tuyến vẫn giữ tại VZ
(gần điểm khuỷu của đặc tuyến) là 0,1IZmax. Mức công suất của diode zener có thể chịu đựng
(VZIZmax) là một yếu tố giới hạn trong việc thiết kế nguồn cung cấp.
a) Mạch ổn định bằng diode zener
Diode zener có thể sử dụng làm bộ ổn định điện áp như mạch ở hình 2.32. Mạch cho thấy sự
thay đổi dòng tải tương ứng với sự thay đổi của điện trở tải. Mạch được thiết kế để diode làm
việc ở vùng đánh thủng, nên gần như một nguồn điện áp lý tưởng. Trong các ứng dụng thực tế,
điện áp nguồn vS thay đổi và dòng tải cũng thay đổi. Nhiệm vụ thiết kế là chọn trị số của Ri để
cho phép diode duy trì mức điện áp ra gần như không đổi, ngay cả khi điện áp nguồn vào thay
đổi, cũng như dòng tải thay đổi.
Thực hiện phân tích mạch hình 2.36, để xác định đúng trị số của Ri. Phương trình nút của mạch
vS − VZ vS − VZ
là: Ri = = (2.61)
iR iZ + iL
Suy ra mức dòng zener iZ, là:
vS − VZ
iZ = − iL (2.62)
Ri
Các đại lượng có thể thay đổi trong phương trình (2.62) là vS và iL. Để đảm bảo diode vẫn ở
vùng điện áp hằng (vùng đánh thủng), ta hãy khảo sát hai mô hình của trạng thái vào/ra như sau:
1. Mức dòng chảy qua diode, iZ là nhỏ nhất (IZmin) khi dòng tải, iL là lớn nhất (ILmax) và mức
điện áp nguồn, vS là nhỏ nhất (VSmin).
2. Mức dòng chảy qua diode, iZ là lớn nhất (IZmax) khi dòng tải, iL là nhỏ nhất (ILmin) và mức
điện áp nguồn, vS là lớn nhất (VSmax).
Khi các đặc tính của hai mô hình được kết hợp vào phương trình (2.61), ta có:
Trạng thái 1:
V − VZ
Ri = Smin (2.63)
I Lmax + I Zmin
Trạng thái 2:
V − VZ
Ri = Smax (2.64)
I Lmin + I Zmax
Do trị số của Ri trong cả hải phương trình (2.63) và phương trình (2.64) là một, nên ta có thể cân
bằng hai biểu thức để có:
(VSmin − VZ )( I Lmin + I Zmax ) = (VSmax − VZ )( I Lmax + I Zmin ) (2.65)
Trong bài toán thực tế, hợp lý nhất là cho biết khoảng điện áp vào, khoảng dòng tải, và mức điện
áp zener yêu cầu. Do vậy phương trình (2.65), sẽ tương đương một phương trình theo hai ẩn,
dòng zener lớn nhất và nhỏ nhất. Xác định phương trình thứ hai bằng cách xét đặc tuyến hình
2.31. Để tránh phần đặc tuyến không phải hằng số, ta sử dụng quy tắc kinh nghiệm là mức dòng
zener nhỏ nhất sẽ bằng 0,1 lần mức dòng zener lớn nhất, tức là:
I Zmin = 0,1I Zmax
Giải phương trình (2.65) theo IZmax, trong đó sử dụng tiêu chuẩn thiết kế đã được giới thiệu ở
trên,
I (V − V ) + I Lmax (VSmax − VZ )
I Zmax = Lmin Z Smin (2.66)
VSmin - 0,9VZ - 0,1VSmax
Có thể tính được mức dòng zener lớn nhất, để có trị số của Ri từ phương trình (2.63) hoặc (2.64).
Ví dụ 2.3: Thiết kế bộ ổn định điện áp bằng zener khoảng 10V (hình 2.33) cho các điều kiện
như sau: a) Khoảng dòng tải từ 100mA đến 200mA và khoảng điện áp nguồn từ 14V đến 20V.
b) Khoảng dòng tải từ 20mA đến 200mA và khoảng điện áp nguồn từ 10,2V đến 14V. Sử dụng
diode zener 10V trong cả hai trường hợp.
Giải: a) Việc thiết kế bao gồm chọn giá trị điện trở Ri phù hợp, và thông số định mức công suất
cho zener. Sử dụng phương trình từ mục trên để tính mức dòng lớn nhất của diode zener và sau
đó tính trị số điện trở vào. Từ phương trình (2.66), ta có:
I (V − V ) + I Lmax (VSmax − VZ ) 100mA(10V − 14V) + 200mA(20V − 10V)
I Zmax = Lmin Z Smin = = 533mA
VSmin - 0,9VZ - 0,1VSmax 14V − 0,9 × 10V − 0,1 × 20V
Tiếp theo, từ phương trình (2.64), tính Ri như sau:
VSmax − VZ 20V − 10V

Ri = = = 15,8Ω
I Lmin + I Zmax 533mA + 100mA
Sẽ không đầy đủ nếu chỉ xác định điện trở Ri, nên cũng cần phải chọn công suất định mức thích
hợp cho điện trở. Mức công suất lớn nhất cho bởi tích của điện áp và dòng điện, trong đó sử
dụng trị số lớn nhất cho mỗi đại lượng.
PR = ( I Zmax + I Lmin )(VSmax − VZ ) = 6,3W
Cuối cùng, ta phải xác định công suất định mức cho diode zener. Mức công suất lớn nhất tiêu
tán ở diode zener được tính bằng tích của điện áp và dòng điện trên zener.
PR = VZ I Zmax = 0,53A × 10V = 5,3W
b) Lặp lại các bước tính trên theo các thông số của phần b, ta có:
I Lmin (VZ − VSmin ) + I Lmax (VSmax − VZ ) 20mA(10V − 10,2V) + 200mA(14V − 10V)
I Zmax = = = - 4020mA
VSmin - 0,9VZ - 0,1VSmax 10,2V − 0,9 × 10V − 0,1 × 14 V
Trị số IZmax âm cho biết biên độ giữa VSmin và VZ là không đủ lớn để cho phép thay đổi dòng tải,
nghĩa là, ở trạng thái xấu nhất của điện áp vào là 10,2V và dòng tải là 200mA, thì zener không
thể cho khả năng duy trì 10V trên hai cực của diode zener. Do đó, bộ ổn định sẽ không hoạt
động đúng đối với trị số chọn nào đó của điện trở, nên ta có thể tăng điện áp nguồn hoặc giảm
mức dòng ra yêu cầu.
Mạch ổn định bằng zener ở hình 2.33, có thể kết hợp với mạch nắn toàn kỳ ở hình 2.25, để tạo
thành mạch nắn toàn kỳ có ổn định điện áp bằng zener như ở hình 2.34.
RF là điện trở xã, dùng để tạo đường xã cho tụ khi tháo tải (tải hở). Các điện trở xã thường có trị
số điện trở cao để không tiêu thụ nhiều công suất khi mạch hoạt động. Trị số của CF tính theo
phương trình tương ứng (2.59). Điện trở trong phương trình là điện trở tương đương mắc song
song với CF. Diode zener được thay bằng nguồn điện áp VZ. Điện trở tương đương là do mạch
song song của RF với Ri. Điện trở Ri mắc nối tiếp trong mạch để tránh các ngắn mạch hiệu dụng
của RL lên diode zener. Do RF lớn hơn nhiều so với Ri, nên điện trở song song có trị số gần bằng
với Ri. Bởi vì điện áp ngang qua Ri không thể bằng 0 đối với mạch nắn toàn kỳ, nên Vmax ở
phương trình (2.59) cần phải được thay bằng tổng mức dao động điện áp. Vậy, tụ được tính gần
đúng bởi phương trình (2.67), trong đó cho tỷ số biến áp a là ½.
V − VZ
CF = Smax (2.67)
∆Vf p Ri
Mức điện áp lớn nhất đặt trên bộ ổn áp là VSmax. ∆V là mức gợn đỉnh – đỉnh, và fp là tần số cơ
bản của tín hiệu chỉnh lưu (tức là tần số tín hiệu ra của mạch chỉnh lưu toàn kỳ gấp hai lần tần số
nguồn).
b) Diode zener thực tế và độ ổn định theo phần trăm
Ở mục trên ta giả thiết diode zener là lý tưởng, đó là ở vùng đánh thủng thác lũ, diode làm việc
như một nguồn điện áp hằng, có nghĩa rằng đặc tuyến ở hình 2.31, là một đường thẳng dọc theo
vùng đánh thủng. Trong thực tế, đoạn đặc tuyến đánh thủng không phải chính xác là một đường
dọc mà có độ nghiêng nào đó để dẫn đến một điện trở nối tiếp khác 0. Điện áp đánh thủng tùy
thuộc vào mức dòng mà lẽ ra là không đổi. Mô hình diode zener thực tế như ở hình 2.35, thay
diode zener thực tế bằng một diode lý tưởng mắc nối tiếp với một điện trở RZ.
Để thấy rõ các ảnh hưởng của điện trở nối tiếp RZ, ta giả sử rằng diode zener thực tế đã được kết
hợp đưa vào ví dụ 2.3a, với điện trở của diode RZ = 2Ω. Giả sử IZmin bằng 10% của IZmax, hay
bằng 0,053A. Điện áp ra (song song với tải) không lớn hơn mức hằng số 10V do RZ. Ta tính các
trị số nhỏ nhất và lớn nhất của điện áp ra từ hình 2.34, theo các mức dòng nhỏ nhất và lớn nhất.
Mức điện áp ngang qua diode lý tưởng ở hình 2.35, là 10V, nên ta có thể viết:
Vomin = 10V + (0,053A × 2kΩ ) = 10,1V

Vomax = 10V + (0,53A × 2kΩ ) = 11,1V
Độ ổn định theo phần trăm được định nghĩa bằng tổng mức dao động điện áp xung quanh mức
điện áp ổn định (hay mức ổn định lý tưởng). Độ ổn định theo phần trăm nhỏ hơn sẽ cho ổn định
điện áp tốt hơn. Vậy, ở ví dụ trên,
V − Vomin 11,1V − 10,1V
% Reg = omax = = 0,1 = 10% (2.68)
Vonominal 10V
Độ ổn định 10% được xem là kém đối với nhiều ứng dụng. Độ ổn định sẽ được cải thiện khi giới
hạn mức dòng zener ở giá trị nhỏ hơn, và thực hiện bằng cách sử dụng một mạch khuyếch đại
nối tiếp với tải. Tác dụng của mạch khuyếch đại là để giới hạn các biến thiên của dòng chảy qua
diode zener.
2.7 MẠCH XÉN VÀ GHIM.
Các diode có thể dùng để xén tín hiệu vào hay giới hạn các thành phần của tín hiệu. Diode cũng
được dùng để khôi phục mức dc cho tín hiệu vào.
a) Mạch xén
Mạch xén dùng để xén một phần của dạng sóng phía trên hoặc phía dưới mức chuẩn nào đó.
Mạch xén đôi khi còn gọi là mạch hạn chế, mạch chọn biên độ, hay mạch cắt. Mạch chỉnh lưu
bán kỳ ở phần trước sử dụng hoạt động xén tại mức 0. Nếu thêm một nguồn pin nối tiếp với
diode, mạch chỉnh lưu sẽ xén mức trên hoặc mức dưới của mức điện áp nguồn pin, tùy thuộc vào
chiều của diode, như minh họa ở hình 2.36.
Các dạng sóng ra ở hình 2.36, cho rằng các diode là lý tưởng. Có thể bỏ qua giả thiết lý tưởng
bằng cách bổ sung hai thông số ở mô hình diode. Một là để diode dẫn cần phải có điện áp trên
diode lớn hơn Vγ. Thứ hai, khi diode đang dẫn phải tính đến điện trở thuận Rf. Hình 2.37a, là
mạch đã được sửa đổi. Ảnh hưởng của Vγ là tạo mức xén Vγ + VB thay cho VB. Ảnh hưởng của
điện trở là thay đổi hoạt động xén bằng phẳng theo mức tỷ lệ theo điện áp vào (tức là ảnh hưởng
của mạch phân áp). Mức điện áp ra được tính như sau (xem hình 2.37b).
Đối với: vi < VB + Vγ , ta có: vo = vi
+ (VB + Vγ )
Rf R
Đối với: vi > VB + Vγ , ta có: vo = vi
R + Rf R + Rf
Ta có thể thực hiện đồng thời cả xén mức dương và xén mức âm bằng các mạch xén phân cực
song song, thiết kế bằng hai diode và hai nguồn điện áp mắc theo hai chiều ngược nhau. Mạch sẽ
cho dạng sóng ra như ở hình 2.38, trong đó giả thiết hai diode là lý tưởng.
Suy rộng cho các diode thực tế mắc song song dẫn đến kết quả ở hình 2.37.
Một kiểu xén khác là mạch xén phân cực nối tiếp, như mạch ở hình 2.39. Nguồn pin khoảng 1V
mắc nối tiếp với nguồn tín hiệu vào sẽ làm cho tín hiệu vào được chồng chập lên nguồn điện áp
1V dc, đúng hơn là đối xứng qua trục 0. Giả sử mạch sử dụng diode lý tưởng, diode ở mạch hình
1.43, sẽ dẫn chỉ trong khoảng thời gian tín hiệu vào chuyển sang bán kỳ âm. Khi diode đang
dẫn, tín hiệu ra bằng 0. Điện áp ra khác 0 khi diode ngưng dẫn. Ở mạch hình 2.39b, diode được
mắc ngược lại cũng tương tự như trên. Khi tín hiệu ở trạng thái dương, diode sẽ dẫn và có tín
hiệu ra, nhưng khi diode ngưng, không xuất hiện tín hiệu ra. Mặc dù nguyên lý hoạt động của
hai mạch là khác nhau, nhưng hai tín hiệu ra là như nhau. Ở mạch hình 2.39c, và d, nguồn pin
được đảo ngược cực tính và dạng sóng ra nhận được như hình vẽ.
Ví dụ 2.4: Tính mức điện áp ra của mạch xén ở hình 2.40a, giả thiết rằng: a) Vγ = 0; và b) Vγ =
0,7V. và Rf = 0 trong cả hai trường hợp.
Giải: a) Khi Vγ = 0, với vi dương và vi < 3V, suy ra: vi = vo.

Khi vi dương và vi > 3V, suy ra:
v − 3V
i1 = i
1,5 × 104 Ω
vo = 104 Ω × i1 + 3V = 23 × vi + 1
Đối với vi = 8V, thì vo = 6,33V.
Khi vi âm và vi > - 4V, suy ra: vi = vo.
Khi vi âm và vi < - 4V, suy ra: vo = - 4V
Dạng sóng ra kết quả như ở hình 2.40b.
Khi Vγ = 0,7V, vi là dương, và vi < 3,7V, suy ra: vi = vo.
Khi vi > 3,7V, suy ra: i1 = (vi – 3,7V)/1,5 x 104,

vo = 104 Ω × i1 + 3,7V = 23 × vi + 1,23
Đối với vi = 8V, thì vo = 6,56V.
Khi Vγ = 0,7V, vi âm và vi > - 4,7V, suy ra: vi = vo.
Khi vi âm và vi < - 4,7V, suy ra: vo = - 4,7V
Dạng sóng ra kết quả như ở hình 2.40c.
b) Mạch ghim
Dạng sóng điện áp có thể được dịch chuyển bằng cách bổ sung một nguồn điện áp độc lập, hoặc
là nguồn hằng hoặc là nguồn phụ thuộc thời gian mắc nối tiếp với nguồn tín hiệu. Ghim là hoạt
động dịch mức mà nguồn bổ sung không còn độc lập với nguồn tín hiệu nữa. Mức dịch tùy
thuộc vào dạng sóng thực tế. Hình 2.41, thể hiện ví dụ về việc ghim áp.
Dạng sóng vào ở hình 2.41, bị dịch bởi một lượng làm cho mức đỉnh của dạng sóng bị dịch mức
tại trị số là VB. Vậy mức dịch là mức chính xác cần để thay đổi mức lớn nhất ban đầu Vm đến
mức lớn nhất mới VB. Dạng sóng là “được ghim” đến giá trị VB. Nếu ta đã biết trị số chính xác
của mức đỉnh ban đầu Vm, thì ta có thể thực hiện dịch mức đỉnh bằng một nguồn dc độc lập mắc
nối tiếp với nguồn tín hiệu. Đặc trưng riêng của mạch ghim là mạch có thể điều chỉnh dạng sóng
mà không cần biết dạng chính xác ban đầu. Mức dịch được xác định bởi dạng sóng thực tế. Nếu
dạng sóng vào thay đổi, thì mức dịch sẽ thay đổi theo để dạng sóng ra luôn luôn được ghim ở
mức VB. Do vậy, mạch ghim sẽ cung cấp thành phần dc theo mức cần thiết để nhận được mức
ghim yêu cầu. Đối với ví dụ, tụ trong mạch ở hình 2.41, sẽ nạp đến giá trị bằng với mức chênh
lệch giữa mức đỉnh của dạng sóng ban đầu và VB. Tụ đóng vai trò như nguồn pin có biên độ điện
áp VB mắc nối tiếp, do vậy làm dịch dạng sóng đến giá trị thể hiện ở hình 2.41c.
Mạch ghim là mạch được kết hợp giữa nguồn pin (hay nguồn dc), diode, tụ điện và điện trở.
Điện trở và tụ điện phải được chọn để có hằng số thời gian lớn. Để tụ nạp đến giá trị không đổi
và duy trì tại giá trị đó suốt trong chu kỳ của dạng sóng vào. Nếu điện áp trên tụ không duy trì
gần như không đổi, thì sẽ dẫn đến méo dạng sóng nhiều hơn so với dịch đơn. Nếu đảm bảo điều
kiện hằng số thời gian lớn và điện trở thuận của diode được giả thiết là bằng 0, thì dạng sóng ra
là bản sao của dạng sóng vào với mức dịch thích hợp. Mỗi khi mức ra vượt quá VB, diode sẽ
được phân cực thuận và sóng ra sẽ được giới hạn ở mức VB. Trong suốt khoảng thời gian đó, tụ
sẽ được nạp đến giá trị là:
VC = Vm − VB
Hình 2.42, là mạch ghim cho tín hiệu ra sẽ được ghim ở mức 0 (tức là không có nguồn pin nên
VB = 0). Bởi vì diode được mắc ngược lại so với mạch trước, nên mức thấp nhất của tín hiệu ra
sẽ được ghim, tức là tụ điện có thể nạp chỉ theo chiều là sẽ cộng thêm với mức điện áp vào.
Mạch thể hiện với sóng vuông làm tín hiệu vào. Điều quan trọng là mức điện áp ngang qua tụ sẽ
duy trì gần như không đổi trong suốt bán kỳ của dạng sóng vào. Theo kinh nghiệm thiết kế
mạch, hằng số thời gian RC thấp nhất bằng 5 lần khoảng thời gian của bán kỳ (tức là 5 lần t1 – t0
hoặc t2 – t1). Nếu tuân theo nguyên tắc thiết kế, thì mạch RC phải có ít nhất là 20% của hằng số
thời gian để nạp hoặc xả trong suốt bán kỳ, nghĩa là sẽ thay cho trị số cuối cùng trong khoảng
18% của giá trị ban đầu (tức là, exp(-0,2) = 0,82). Nếu hằng số thời gian quá nhỏ, dạng sóng sẽ
bị méo dạng như chỉ ở hình 2.42c. Để làm giảm sai lệch đến mức thấp nhất so với 18%, thì có
thể tăng hằng số thời gian (nghĩa là, tăng lên gấp 10 lần khoảng thời gian của bán kỳ).
2.8 BỘ CHUYỂN ĐỔI MỨC ĐIỆN ÁP DC - DC
Trong hầu hết các hệ thống điện tử, nguồn cung cấp cần phải có nhiều mức điện áp. Một trong
những phương pháp tạo ra các mức điện áp là sử dụng hàng loạt các mạch chỉnh lưu bán kỳ hoặc
toàn kỳ. Tuy nhiên, điện áp ra của các mạch chỉnh lưu được quyết định bởi điện áp của biến áp,
nên biến áp cần phải có nhiều đầu ra. Ngoài ra, hầu hết các mạch chỉnh lưu thường hoạt động ở
tần số thấp 50Hz, hoặc 60Hz nên các biến áp có kích thước và trọng lượng lớn.
Một phương pháp linh hoạt hơn là sử dụng các mạch biến đổi dc sang dc hiệu suất cao có thể
hoạt động tại các tần số cao hơn nhiều, bằng cách như vậy sẽ làm giảm kích thước và trọng
lượng của các cuộn điện cảm trong mạch. Mạch biến đổi dc sang dc sử dụng điện áp vào dc và
sẽ cung cấp điện áp ra được điều khiển bằng điện tử với dãi biến đổi liên tục. Mục này sẽ đề cập
hai kiểu bộ biến đổi dc sang dc: bộ biến đổi tăng sẽ tạo ra điện áp đầu ra lớn hơn điện áp đầu
vào, và bộ biến đổi giảm mà điện áp ra sẽ thấp hơn so với điện áp vào.
a) Bộ biến đổi kiểu tăng áp
Mạch của bộ biến đổi tăng [boost converter] cơ bản như ở hình 2.43a. Phần chính của bộ biến
đổi là cuộn cảm L và chuyển mạch S sẽ được chuyển mạch đóng và mở một cách định kỳ, như
chỉ rõ ở hình 2.43b. Chuyển mạch sẽ kín mạch trong khoảng thời gian Ton và hở mạch trong
khoảng thời gian Toff. Chuyển mạch tuần hoàn theo chu kỳ T = Ton + Toff. Diode D cũng sẽ hoạt
động như một chuyển mạch nên diode sẽ ngưng khi S kín mạch và ngược lại. Điện áp vào dc sẽ
được cung cấp bởi nguồn VS, còn R và C tương ứng với điện trở tải và tụ lọc.
Trong các phân tích sau ta giả thiết là mạch đã được hoạt động ở trạng thái ổn định và bất kỳ quá
trình quá độ khi khởi đầu đều được loại bỏ, tức là mạch đang hoạt động ở trạng thái tuần hoàn.
Chuyển mạch S đóng
Trong khoảng thời gian Ton chuyển mạch S kín mạch, mà điện áp đầu ra xác định được là sẽ lớn
hơn 0, diode D1 sẽ phân cực ngược, suy ra mạch tương đương ở hình 2.44a. Để đơn giản sử
dụng mô hình diode lý tưởng. Điện áp vào dc VS lúc này sẽ xuất hiện trực tiếp trên cuộn cảm, và
dòng điện trong cuộn cảm tại thời điểm kết thúc của khoảng thời gian Ton là:
Ton V V T V
iL (Ton ) = iL (0+ ) + ∫ S dt = iL (0+ ) + S t 0on = iL (0+ ) + S Ton (2.69)
0 L L L
Trong khoảng thời gian (0, Ton), dòng chảy qua cuộn điện cảm tăng dần theo tốc độ hằng như thể
hiện ở hình 2.45. Vì dòng trong cuộn điện cảm không thể thay đổi tức thời, iL(0+) sẽ bằng với
mức dòng ngay trước khi chuyển mạch thay đổi trạng thái.
Chuyển mạch S hở mạch

Khi chuyển mạch hở mạch, diode sẽ dẫn, tạo đường dẫn cho dòng điện cảm chảy qua diode,
điện trở tải R và tụ lọc C như thể hiện ở hình 2.44b. Để đơn giản trong việc phân tích, giả sử
rằng điện áp gợn ở tín hiệu ra là đủ nhỏ để điện áp ra phải gần bằng mức điện áp dc, tức là vo ≈
VO. Với giả thiết trên, điện áp trên cuộn điện cảm sẽ không đổi như trước và bằng với VS – VO.
Dòng chảy qua cuộn cảm tại thời điểm kết thúc của khoảng thời gian Toff (tức là: t = Ton + Toff =
T) là:
Ton + Toff V − V V − VO Ton + Toff
iL (T ) = iL (Ton ) + ∫ S O
dt = iL (Ton ) + S tT (2.70)
Ton L L on
V V −V
iL (T ) = iL (0 + ) + S Ton + S O Toff (2.71)
L L
Khi VO vượt quá VS, dòng cuộn cảm sẽ giảm theo thời gian trong suốt khoảng thời gian Toff – lặp
lại như thể hiện ở hình 2.45. Ngoài ra, do mạch hoạt động tuần hoàn với chu kỳ T, nên dòng điện
cảm tại các thời điểm t = 0+ và t = T cần phải đồng nhất. Vì vậy,
VS V − VS
iL (T ) = iL (0 + ) nên: Ton = O Toff (2.72)
L L
Quan hệ cơ bản giữa điện áp ra và vào của mạch biến đổi tăng là:
T VS V
VS (Ton + Toff ) = VOToff hay: VO = VS = = S (2.73)
Toff 1 − Ton 1 − δ
T
trong đó: δ = Ton / T được gọi là hệ số đầy xung [duty cycle] của dạng sóng chuyển mạch. Điện
áp ra có thể thay đổi được bằng cách biến đổi hệ số đầy xung của chuyển mạch. Do 0 ≤ δ ≤ 1,
nên điện áp ra VO ≥ VS; bộ biến đổi “sẽ làm tăng” mức điện áp ra cao hơn mức điện áp vào.
Tính mạch lọc
Lưu ý rằng, biểu thức của điện áp ra ở phương trình (2.73) là độc lập với L. Thông số thiết kế
cần bổ sung để chọn giá trị điện cảm L là dòng gợn trong cuộn điện cảm. Bởi vì điện áp trên
cuộn điện cảm là không đổi trong suốt cả hai khoảng thời gian Ton và Toff, dòng điện cảm có
dạng sóng răng cưa như mô tả ở hình 2.45 [xem phương trình (2.69) và (2.70)]. Biên độ của
dòng gợn Ir được tính theo hai cách:
V V −V
I r = S Ton hoặc I r = O S Toff (2.74)
L L
Mức dòng gợn ở hai cách tính cần phải như nhau. Từ phương trình (2.74), rút ra biểu thức cho
trị số của cuộn cảm:
V V T ⎛T ⎞ V
L = S Ton = S ⎜ on ⎟ = S δ (2.75)
Ir Ir ⎝ T ⎠ Ir f
trong đó, f = 1/T là tần số của chuyển mạch. Từ phương trình (2.75), ta thấy rằng việc chọn tần
số làm việc cao hơn thì sẽ có trị số điện cảm cần thiết nhỏ hơn. Các bộ biến đổi điện áp dc sang
dc có thể hoạt động tại các tần số trên 60Hz để giảm kích thước của L và f thường được chọn cao
hơn dãi tần số tín hiệu tai người nghe được (tần số âm tần). Thông thường dãi tần số từ 25kHz
đến 100kHz.
Dòng vào dc
Trong mạch tăng điện áp, dòng điện cảm trung bình IL lớn hơn so với dòng tải dc. Đối với bộ
biến đổi lý tưởng, không có cơ chế suy hao trong mạch. Do vậy, công suất được phân bố đến
đầu vào của bộ biến đổi cần phải bằng công suất phân chia ở điện trở tải R:
V T I
VS I S = VO I O hoặc: I S = O I O = I O = O (2.76)
VS Toff 1 - δ
Từ phương trình (2.76), ta thấy rằng dòng dc trong cuộn điện cảm là lớn hơn so với dòng tải một
chiều bằng cùng hệ số khi tăng ở điện áp ra. Lưu ý rằng cuộn điện cảm cần phải được thiết kế
chính xác để có khả năng hoạt động với giá trị lớn của dòng trung bình.
Điện áp gợn và điện dung của mạch lọc
Ở bộ biến đổi tăng áp, tụ lọc C được thiết kế để điều chỉnh mức điện áp gợn Vr theo cách tương
tự như tụ lọc trong mạch nắn. Trong suốt khoảng thời gian Ton, diode D ngưng dẫn, như ở mạch
hình 2.44a, nên tụ cần phải cung cấp toàn bộ dòng tải. Nếu điện áp gợn được thiết kế có biên độ
nhỏ, thì dòng xã gần như không đổi (hằng số) và được tính theo IO ≈ VO/R. Dựa vào mức gần
đúng này, điện áp gợn có thể được tính theo:
I VT V T ⎛T ⎞ V T
Vr ≈ O Ton = O on = O ⎜ on ⎟ = O δ (2.77)
C RC RC ⎝ T ⎠ RC
Bảng 2.1, tóm tắt các công thức thiết kế cho bộ biến đổi tăng điện áp dc – dc
BẢNG 2.1: Thiết kế bộ biến đổi tăng điện áp
T VS V
VO = VS = = S
Điện áp ra Toff 1 − Ton 1 − δ
T
T IO I
IS = I O = = O
Dòng điện nguồn cung cấp Toff 1 - Ton 1 - δ
T
VS VST ⎛ Ton ⎞ VS
Cuộn điện cảm L = Ton = ⎜ ⎟= δ
Ir Ir ⎝ T ⎠ Ir f
V T ⎛T ⎞ V T
Tụ lọc C = O ⎜ on ⎟ = O δ
Vr R ⎝ T ⎠ RC
b) Bộ biến đổi giảm áp
Mạch biến đổi giảm áp [buck converter] như ở hình 2.46, được thiết kế để tạo ra điện áp đầu ra
là thấp hơn so với điện áp đầu vào. Nguyên lý hoạt động của bộ biến đổi giảm áp ở hình 2.46,
tương tự hoạt động của bộ biến đổi tăng áp, và chuyển mạch S sẽ hoạt động một cách tuần hoàn
với cùng kiểu định thời như ở hình 2.43a.
Chuyển mạch S kín mạch
Trong khoảng thời gian Ton, chuyển mạch S kín mạch, nên diode D sẽ được phân cực ngược theo
điện áp vào dương dẫn đến mạch tương đương ở hình 2.46b. Giả sử điện áp gợn tại đầu ra khá
nhỏ để điện áp đầu ra có thể xem gần đúng mức điện áp hằng vO ≈ VO, suy ra mức điện áp trên
cuộn điện cảm sẽ bằng VS – VO, và mức dòng điện cảm tại thời điểm kết thúc của khoảng thời
gian Ton sẽ là:
Ton V − V V − VO
iL (Ton ) = iL (0+ ) + ∫ S O
dt = iL (0+ ) + S Ton (2.78)
0 L L
Vì dòng chảy trong cuộn điện cảm không thay đổi tức thời, nên iL(0+) sẽ bằng với mức dòng
ngay trước khi chuyển mạch thay đổi trạng thái.
Chuyển mạch S hở mạch
Khi chuyển mạch S chuyển sang hở mạch, diode sẽ chuyển sang dẫn, tạo đường dẫn liên tục cho
dòng điện cảm từ điểm đất qua diode đến điện trở tải R và tụ lọc C như mô tả ở hình 3.72c. Điện
áp trên điện cảm lúc này bằng với – VO. Dòng điện cảm tại thời điểm kết thúc của Toff là:
− VO
Ton +Toff V −V V
iL (T ) = iL (Ton ) + ∫ dt = iL (0 + ) + S O Ton − O Toff (2.79)
Ton L L L
Tuy nhiên, mạch hoạt động tuần hoàn với chu kỳ T. Do đó, dòng điện cảm tại các thời điểm t =
0+ và t = T cần phải đồng nhất, nên ta có:
V − VS V
iL (T ) = iL (0+ ) và: O Ton = O Toff (2.80)
L L
Rút gọn phương trình sẽ có quan hệ cơ bản giữa điện áp đầu ra và điện áp đầu vào của bộ biến
đổi giảm áp:
T
VO = VS on = VSδ (2.81)
T
Trong đó, δ là hệ số đầy xung của chuyển mạch. Do Ton ≤ T, điện áp ra VO ≤ VS. Ở bộ biến đổi
giảm áp điện áp cuộn điện cảm sẽ “làm giảm” điện áp vào, nên điện áp đầu ra là thấp hơn so với
điện áp đầu vào. Điện áp ra của bộ biến đổi giảm áp tỷ lệ thuận với hệ số đầy xung δ.
Tính điện cảm
Quan hệ giữa điện áp vào và ra được biểu diễn theo phương trình (2.81) lại độc lập với L, nên
việc tính trị số điện cảm sẽ được quyết định bởi thông số dòng gợn.
Dạng sóng dòng điện cảm của mạch biến đổi giảm áp là rất giống với dạng sóng dòng điện ở
mạch biến đổi tăng áp như ở hình 3.73. Biên độ dòng gợn Ir được tính bởi:
V −V V
I r = S O Ton = O Toff (2.82)
L L
Từ phương trình (3.93) suy ra biểu thức cho giá trị của cuộn điện cảm:
V V T ⎛T ⎞ V T ⎛ T ⎞ V
L = O Toff = O ⎜ off ⎟ = O ⎜1 − on ⎟ = O (1 − δ ) (2.83)
Ir Ir ⎝ T ⎠ Ir ⎝ T ⎠ Ir f
Trong mạch biến đổi giảm áp, dòng dc IL bằng với dòng tải IO. Dòng cần phải được cung cấp từ
nguồn VS sẽ được tính theo:
VO T
VS I S = VO I O hoặc: IS = I O = I O on = I Oδ (2.84)
VS T
Từ phương trình (2.84), ta thấy rằng dòng vào dc đến bộ biến đổi là thấp hơn mức dòng tải.
Điện áp gợn và điện dung của tụ lọc
Ở mạch biến đổi giảm áp, chỉ dòng gợn cần phải được hấp thụ bởi tụ lọc C. Điện áp thay đổi
theo chiều dương trên tụ cần phải cân bằng với điện áp thay đổi theo chiều âm, bằng với điện áp
gợn Vr:
1 Ton +(Toff )/2 ∆Q 1 ⎛ I ⎞ ⎛T +T ⎞ I T
Vr = ∫ ir dt = trong đó: ∆Q = ⎜ r ⎟ = ⎜ on off ⎟ = r (2.85)
C on
T / 2 C 2⎝ 2 ⎠ ⎝ 2 ⎠ 8
Tích phân của dòng điện trên tụ là kết quả của tổng thay đổi về điện tích ∆Q trên tụ lọc nên sẽ
tương ứng với diện tích vùng tam giác tô đậm ở hình 2.47. Biểu thức của trị số điện dung có thể
xác định bằng các phương trình (2.83) và (2.85):
I T V T2
C= r = O (1 − δ ) (2.86)
8Vr Vr 8L
Bảng 2.2 tóm tắt các công thức cần thiết để thiết kế bộ biến đổi giảm áp.
BẢNG 2.2: Thiết kế bộ biến đổi giảm áp
T
Điện áp ra VO = VS on = VSδ
T
Ton
Dòng điện nguồn cung cấp IS = I O = I Oδ
T
V T ⎛T ⎞ V
Cuộn điện cảm L = O ⎜ off ⎟ = O (1 − δ )
Ir ⎝ T ⎠ Ir f
I rT VO T 2
Tụ lọc C= = (1 − δ )
8Vr Vr 8L
2.9 CÁC THÔNG SỐ KỸ THUẬT CỦA DIODE

Có rất nhiều loại diode, và tất cả các loại diode chỉ cho phép dòng điện chảy qua khi được phân
cực thuận, và chặn dòng chảy khi được phân cực ngược. Sự khác nhau ở các diode có thể thấy ở
các thông số điện được liệt kê ở các trang số liệu về diode. Điện áp ngược lặp lại đỉnh hay đôi
khi gọi là điện áp ngược đỉnh (PIV), và dòng thuận trung bình là hai thông số quan trọng nhất
khi sử dụng diode. Sáu thông số điển hình thường có ở các trang số liệu về diode.
1. Điện áp ngược lặp lại đỉnh ( VRRM ) là điện áp ngược lớn nhất có thể được áp đặt lặp lại trên
diode. Lưu ý rằng thông số này cũng chính là thông số định mức PIV. Thông số điện áp ngược
có thể có ở các loại diode trong khoảng từ 5V đến 2000V.
2. Dòng thuận trung bình ( I 0 ) là giá trị dòng điện có thể chảy qua diode liên tục lớn nhất khi
diode được phân cực thuận. Mức dòng thuận lớn nhất có thể trong khoảng từ vài mA đến trên
1000A.
3. Dòng thuận xung đỉnh ( I FSM ) là biên độ lớn nhất của xung dòng thuận mà diode có thể chịu
đựng được. Giá trị điển hình là từ 10 ÷ 30 lần lớn hơn thông số dòng thuận trung bình. Ví dụ,
một diode có mức dòng thuận trung bình là 12A thì có thể có mức xung dòng thuận đỉnh là
250A.
4. Sụt áp thuận ( VF ) là mức sụt áp lớn nhất ngang qua diode khi được phân cực thuận. Mức sụt
áp điển hình ngang qua diode silicon khi được phân cực thuận là 0,7V; tuy nhiên, ở các trạng
thái dòng cao hơn, mức sụt áp có thể cao hơn đáng kể. Thông thường, sụt áp thuận lớn nhất cho
theo mức dòng thuận trung bình lớn nhất ( I 0 ).
5. Dòng ngược ( I R ) là mức dòng rò lớn nhất chảy qua diode khi được phân cực ngược. Dòng
ngược bị ảnh hưởng lớn do nhiệt độ làm việc của diode.
6. Thời gian hồi phục ngược ( t rr ) là khoảng thời gian cần thiết để diode ngưng dẫn khi diode
được chuyển sang phân cực ngược. Thời gian hồi phục ngược là thông số quan trọng đặc biệt
đối với các diode chuyển mạch tốc độ cao.
Cấu tạo của diode sẽ quyết định mức dòng làm việc, mức công suất có thể tiêu tán, và mức điện
áp ngược lớn nhất mà diode có thể chịu được không bị hỏng. Mỗi hãng sản xuất cho tiêu chuẩn
theo các trang số liệu về cấu kiện. Các thông số chính có ở trang số liệu của hãng sản xuất đối
với một diode chỉnh lưu như sau:
1. Loại cấu kiện với chữ số thông thường hay các số của hãng sản xuất.
2. Điện áp ngược đỉnh (PIV).
3. Dòng ngược lớn nhất tại PIV.
4. Điện áp thuận dc lớn nhất.
5. Mức dòng thuận chỉnh lưu bán kỳ trung bình.
6. Nhiệt độ tiếp giáp lớn nhất.
7. Các đặc tuyến suy giảm mức dòng.
8. Họ đặc tuyến cho các thay đổi về nhiệt độ để cấu kiện có thể bị suy giảm ở các nhiệt độ
cao hơn.
Trong trường hợp diode zener, các thông số sau thường có ở các trang số liệu:
1. Loại cấu kiện theo chữ số thông thường hay số của nhà sản xuất.
2. Điện áp zener bình thường (điện áp đánh thủng thác).
3. Mức sai số của điện áp.
4. Mức tiêu tán công suất lớn nhất (ở 25oC).
5. Dòng đo thử IZT.
6. Trở kháng động tại mức IZT.
7. Mức dòng khuỷu.
8. Nhiệt độ tiếp giáp lớn nhất.
9. Hệ số nhiệt độ.
10. Họ đặc tuyến suy giảm đối với các nhiệt độ cao hơn.
Chọn thông số kỹ thuật ví dụ và xem thông tin cho ở trang số liệu. Sử dụng diode chỉnh lưu
1N4001 thể hiện ở phụ lục D, có các thông số như sau:
1. PIV = 50V.
2. Dòng ngược lớn nhất (tại điện áp dc định
mức) ở 25oC là 10µA. Ở 100oC có mức
dòng lớn nhất là 50µA.
3. Sụt áp thuận tức thời lớn nhất tại 25oC là
1,1V.
4. Dòng thuận chỉnh lưu trung bình tại 25oC
là 1A.
5. Khoảng nhiệt độ làm việc chịu trong thời
gian dài của tiếp giáp (TJ) là – 65oC đến +
175oC.
Hình 1.49, là đặc tuyến suy giảm dòng điện điển
hình, cho biết cần phải điều chỉnh mức dòng định
mức khi nhiệt độ tăng vượt qua nhiệt độ môi
trường xung quanh. Đặc tuyến tương tự thường
cho theo thông số suy giảm công suất.
2.10 CÁC LOẠI DIODE BÁN DẪN ĐẶC BIỆT

a) Diode biến dung
Diode biến dung hay varactor, là loại cấu kiện bán dẫn có chức năng như một tụ điện có thể thay
đổi. Nhắc lại rằng, tụ điện là một linh kiện gồm hai bản cực dẫn điện được cách ly bằng một lớp
điện môi (vật liệu cách điện). Trị số điện dung của tụ phụ thuộc vào ba yếu tố: diện tích của hai
bản cực, khoảng cách giữa hai bản cực, và loại vật liệu làm điện môi cách ly giữa hai bản cực.
Điện dung tỷ lệ thuận với diện tích của hai bản cực (A) và hệ số diện môi ε, tỷ lệ nghịch với
khoảng cách (d) giữa hai bản cực:
C = εA / d
Hình 2.49a, là cấu trúc bên trong của diode khi được phân cực ngược, bao gồm hai vùng có các
hạt tải điện (vùng p và vùng n) được cách ly bởi vùng nghèo không có các hạt tải điện. Diode
khi được phân cực ngược đóng vai trò tương tự một tụ điện. Hai vùng p và n có chức năng như
hai bản cực dẫn điện, còn vùng nghèo có chức năng như một lớp điện môi. Hình 2.49b, cho thấy
khi điện áp phân cực ngược tăng lên, thì vùng nghèo sẽ rộng ra. Tụ vẫn có điện dung nhưng vì
hai vùng dẫn cách xa hơn nên điện dung đã bị giảm xuống.
Varactor là một diode được chế tạo để có điện dung tiếp giáp cao. Trị số điện dung của varactor
được điều khiển bằng độ lớn của điện áp phân cực ngược đặt vào varactor. Điện áp phân cực
ngược lớn hơn thì điện dung của varactor sẽ nhỏ hơn. Hình 2.50, là ký hiệu và đặc tuyến điện
dung theo điện áp phân cực ngược của diode biến dung mang số hiệu MVAM 108.
Mạch hình 2.51, là mạch điều chỉnh để chọn tần số của tín hiệu từ antenna sử dụng diode biến
dung. Khi cộng hưởng, mạch điều hưởng song song có trở kháng cao. Tín hiệu từ antenna tại tần
số cộng hưởng của mạch điều hưởng sẽ tạo ra một sụt áp trên trở kháng cao của mạch điều
hưởng nên tín hiệu sẽ được khuyếch đại. Các tần số tín hiệu tại các tần số khác sẽ xem mạch
điều hưởng như mạch có trở kháng thấp so với đất nên sẽ không được đưa đến mạch khuyếch
đại. Giá trị điện dung tương đương của mạch cộng hưởng bằng 500pF mắc song song với nhánh
2 tụ có điện dung 0,1µF và điện dung của diode biến dung. Ví dụ 2.5, là mạch điều hưởng sử
dụng diode biến dung MVAM108 để điều chỉnh tần số cộng hưởng.
Ví dụ 2.5: Hãy tính tần số cộng hưởng của mạch điều hưởng [tuner] ở hình 2.51, theo hai mức
điện áp đặt vào là (a) 1V và (b) 7V.
- Từ đặc tuyến điện dung theo điện áp ngược ở hình 2.50, ta xác định được trị số điện dung của
diode biến dung tại điện áp phân cực ngược 1V và 7V: (a) 500pF @ 1V; (b) 55pF @ 7V.
- Tính điện dung tương đương của mạch điều hưởng. Vì điện dung tương đương của diode biến
dung là nhỏ hơn nhiều so với 0,1µF, nên điện dung của mạch nối tiếp sẽ bằng trị số điện dung
của varactor. Tổng điện dung tương đương của mạch cộng hưởng bằng giá trị điện dung của
varactor song song với 500 pF.
(a) Ceq @ 1V = 500pF + 500pF = 1000pF
(b) Ceq @ 7V = 55pF + 500pF = 555pF
1
- Tính tần số cộng hưởng tại cả hai mức điện áp đặt vào diode biến dung: FR =
2π LC
1 1
(a) FR = = 504kHz (b) FR = = 676kHz
2π 100µH ×1000pF 2π 100µH × 555pF
b) Các diode chuyển mạch tần số cao.
Giới thiệu.
Diode biến dung là một ví dụ ứng dụng giá trị điện dung có trong diode tiếp giáp pn khi được
phân cực ngược. Tất cả các diode tiếp giáp pn đều có một giá trị điện dung nào đó; điện dung
của tiếp giáp pn không đáng kể khi sử dụng diode tiếp giáp ở mạch tần số thấp, nhưng mạch làm
việc ở dãi tần số cao, thì dung kháng (XC) của tiếp giáp pn có thể làm giảm đến mức không còn
dòng ngược.
Thời gian hồi phục ngược (trr) là thời gian cần thiết để diode ngưng dẫn khi diode đã được phân
cực ngược. Thông số thời gian hồi phục ngược trở thành yếu tố quan trọng tại tốc độ chuyển
mạch cao. Các diode chỉnh lưu tần số thấp có thông số thời gian hồi phục ngược định mức vào
khoảng vài microsecond, ngược lại các diode chuyển mạch tốc độ cao có thời gian hồi phục
ngược vào khoảng vài nanosecond. Các nhà sản xuất đã chế tạo các diode chuyển mạch tần số
cao có thể làm việc tại các tần số trên 3000MHz.
Diode hồi phục bậc thang.
Diode hồi phục bậc là diode tiếp giáp pn. Vật liệu p và n gần tiếp giáp được pha tạp loãng. Sự
pha tạp ở vật liệu bán dẫn sẽ được tăng dần theo khoảng cách tăng lên từ tiếp giáp. Diode hồi
phục bậc sẽ làm giảm điện dung tiếp giáp nên cho phép diode hồi phục bậc làm việc ở tần số
cao. Ký hiệu mạch của diode hồi phục bậc như với diode thông thường.
Diode PIN.
Hình 2.52, là cấu tạo của diode PIN, với vùng vật liệu bán dẫn P và N được pha tạp đậm đặc
cách ly bằng một vùng không pha tạp hay vật liệu bán dẫn thuần. Tên gọi diode PIN bắt nguồn
từ loại vật liệu bán dẫn được sử dụng trong cấu trúc của diode. Vật liệu thuần đóng vai trò như
chất điện môi phân cách hai vùng dẫn. Sự ngăn cách hai vùng dẫn sẽ làm giảm điện dung tiếp
giáp của diode nên diode PIN có thể được sử dụng ở tần số cao. Ký hiệu mạch của diode PIN
như ký hiệu của diode thông thường.
Diode Schottky.
Diode Schottky còn được gọi là diode hạt tải nóng [hot - carrier diode] không có tiếp giáp pn,
mà tiếp giáp của diode Shottky được tạo thành bằng một tấm chắn kim loại (vàng, platinum,
bạc) và vật liệu bán dẫn - n (hình 2.53). Diode Schottky có đặc tuyến dòng – áp tương tự như
diode tiếp giáp pn, ngoại trừ điện áp mở thuận Vγ trong khoảng từ 0,3V đến 0,6V. Điện dung
liên quan với diode Schottky là cực nhỏ. Khi diode Schottky làm việc ở chế độ phân cực thuận,
dòng điện được tạo ra bởi sự di chuyển của các điện tử từ silicon dạng n thông qua rào chắn và
lớp kim loại. Do các điện tử tái hợp tương đối nhanh khi qua lớp kim loại, thời gian tái hợp ngắn
vào khoảng 10ps, nhanh hơn nhiều so với ở diode tiếp giáp pn thông thường, nên diode Schottky
có ý nghĩa lớn trong các ứng dụng chuyển mạch tốc độ cao.
Diode Schottky được sử dụng nhiều trong công nghệ mạch tích hợp do dễ chế tạo và có thể sản
xuất đồng thời các cấu kiện khác trên một chip. Việc chế tạo một diode tiếp giáp pn đòi hỏi
khuyếch tán bán dẫn dạng p nhiều hơn so với diode Schottky, nhưng việc chế tạo diode Schottky
có thể yêu cầu bổ sung bước phủ kim loại. Các đặc tính tạp âm thấp của diode Schottky tạo cho
diode lý tưởng đối với ứng dụng trong việc giám sát công suất của dãi tần radio mức thấp, các
mạch tách sóng ở tần số cao, và các bộ trộn trong radar Doppler.
Lợi thể của diode Schottky là mức sụt áp thuận của nó thấp và tốc độ chuyển mạch của diode.
Các diode Schottky có thể được chế tạo để có thời gian đóng mở vào khoảng 10nS. Do tốc độ
chuyển mạch cao và sụt áp thuận thấp, các diode Schottky thường được sử dụng trong các bộ
nguồn cung cấp kiểu chuyển mạch. Ký hiệu mạch của diode Schottky như ở hình 2.53.
c) Diode phát quang - LED [light - emitting diode]
Một số loại diode khác có khả năng biến đổi năng lượng điện thành năng lượng sáng. Diode
phát quang sẽ chuyển đổi dòng điện thành ánh sáng rất hiệu quả trong các loại hiển thị khác
nhau và đôi khi có thể sử dụng làm nguồn phát sáng cho các ứng dụng thông tin bằng cáp sợi
quang.
Một điện tử có thể rơi từ dãi dẫn vào một lỗ trống và phát ra năng lượng dưới dạng một photon
của ánh sáng. Các liên quan của xung lượng và năng lượng trong silicon và germanium như vậy
làm cho điện tử phát ra năng lượng dưới dạng nhiệt năng khi điện tử trở lại từ dãi dẫn xuống dãi
hóa trị. Tuy nhiên, điện tử trong tinh thể gallium arsenide sẽ tạo ra photon khi điện tử rơi trở lại
từ dãi dẫn xuống dãi hóa trị. Mặc dù không có đủ điện tử trong tinh thể để tạo ra ánh sáng có thể
nhìn thấy khi áp đặt phân cực thuận, một số lượng lớn điện tử sẽ được phóng thích từ vật liệu n
vào vùng vật liệu p. Các điện tử đó sẽ kết hợp với các lỗ trống trong vùng vật liệu p tại mức
năng lượng của dãi hóa trị, nên các photon sẽ được bức xạ. Cường độ sáng tỷ lệ với tốc độ tái
hợp của các điện tử và do đó tỷ lệ với dòng điện của diode. Diode bằng gallium arsenide sẽ phát
ra sóng ánh sáng tại bước sóng gần dãi hồng ngoại. Để tạo ra ánh sáng ở dãi có thể nhìn thấy cần
phải trộn gallium phosphide với gallium arsenide.
Khi LED đang dẫn, mức sụt áp thuận vào khoảng 1,7V. Lượng ánh sáng phát ra bởi LED tùy
thuộc vào mức dòng chảy qua diode; mức dòng lớn hơn sẽ phát ra ánh sáng rõ rệt hơn. Cần phải
lắp nối tiếp với LED một điện trở hạn dòng để tránh làm hỏng diode. Trị số của điện trở hạn
dòng dễ dàng tính bằng mức dòng dẫn giới hạn của LED vào khoảng 10mA, với điện áp dẫn của
diode vào khoảng 1,7V. Ví dụ cần phải chọn điện trở hạn dòng để LED phát ra ánh sáng thích
hợp khi đặt mức nguồn 5Vdc đến LED như mạch ở hình 2.54a. Với mức dòng giới hạn chảy qua
LED vào khoảng 10mA khi LED dẫn và mức điện áp dẫn là 1,7V, sụt áp trên RCL là: 5V – 1,7V
= 3,3V. Với mức dòng lớn nhất khoảng 10mA, thì trị số điện trở của RCL = 330Ω. Chính là trị số
điện trở thông dụng cho việc sử dụng nguồn 5V để có LED hiển thị.
d) Photodiode
Photodiode hay Quang diode có chức năng ngược lại so với LED, tức là photodiode sẽ biến đổi
năng lượng sáng thành dòng điện. Áp dụng phân cực ngược cho photodiode nên dòng bảo hòa
ngược sẽ được điều chỉnh bằng cường độ ánh sáng chiếu vào diode. Ánh sáng sẽ tạo ra các cặp
điện tử - lỗ trống, tức là gây ra dòng điện. Kết quả là mức dòng quang ở mạch ngoài sẽ tỷ lệ theo
cường độ ánh sáng chiếu vào cấu kiện. Diode hoạt động như bộ tạo dòng hằng với điều kiện
điện áp không vượt quá điện áp đánh thủng thác lũ. Thời gian đáp ứng nhỏ hơn 1µs. Độ nhạy
của diode có thể tăng lên nếu vùng tiếp giáp được chế tạo lớn hơn khi thu nhận nhiều photon
hơn, nhưng điều này cũng sẽ làm tăng thời gian đáp ứng do điện dung tiếp giáp (và do hằng số
thời gian RC) tăng.
Cấu tạo của photodiode gồm một mẫu vật liệu bán dẫn tạp - p được khuyếch tán vào đế bằng vật
liệu bán dẫn tạp - n để hình thành tiếp giáp pn. Vật liệu tạp - n được để lộ sáng thông qua một
cửa sổ. Photodiode được chế tạo làm việc ở chế độ phân cực ngược như ở hình 2.54b, Ở chế độ
phân cực ngược dòng chảy qua diode phụ thuộc vào dòng các hạt tải thiểu số. Trong photodiode,
lượng các hạt tải thiểu số tỷ lệ thuận với lượng ánh sáng chiếu vào qua cửa sổ. Vể cơ bản một
photodiode là một điện trở nhạy sáng, cường độ sáng lớn hơn sẽ làm cho giá trị điện trở phân
cực ngược thấp hơn. Photodiode có đáp ứng thay đổi theo cường độ sáng nhanh hơn so với tất cả
các dụng cụ quang. Nếu bổ sung một lớp bán dẫn thuần vào cấu tạo của photodiode giữa lớp bán
dẫn tạp loại - p và n thì có thể cải thiện hiệu suất của photodiode, do vùng không pha tạp bổ
sung có tác dụng làm cho vùng nghèo rộng ra. Bởi vì vùng nghèo rộng hơn nên các photon vào
cửa sổ của diode có khả năng tạo ra cặp điện tử / lỗ trống nhiều hơn nên làm cho diode có hiệu
suất cao trên một dãi tần số ánh sáng rộng hơn. Hơn nữa, vùng nghèo rộng hơn sẽ làm giảm điện
dung của diode nên cho thời gian đáp ứng nhanh hơn. Các photodiode có bổ sung lớp bán dẫn
thuần thường gọi là photodiode PIN.
Hình 2.54b, là mạch photodiode. Hình 2.54c, là đặc tuyến theo các cường độ ánh sáng H khác
nhau. Dòng photodiode IP có thể tính từ phương trình sau:
I P = ηqH
trong đó, η là hiệu suất lượng tử; q điện tích của điện tử, 1,6 x 10- 19C; H = Φ x A là cường độ
ánh sáng (số lượng photon trong một giây); Φ là mật độ thông lượng photon (số lượng photon
trong một giây trong một cm vuông); A là diện tích tiếp giáp (tính theo cm2).
Phần lớn các bộ tách sóng ánh sáng bằng bán dẫn gồm một tiếp giáp photodiode và một mạch
khuyếch đại, thường là đặt trên một chip đơn.
e) Bộ bảo vệ quá điện áp.

Hình 2.55, là mạch hai diode zener mắc đối đầu nhau nối ngang qua đường dây nguồn cung cấp
ac để bảo vệ thiết bị điện tử không bị quá điện áp nguồn cung cấp ac. Điện áp đĩnh của đường
dây 220Vac là khoảng 310VP . Thiết bị điện tử có mạch nguồn cung cấp được thiết kế với điện
áp đường dây ac đầu vào và biến đổi điện áp ac thành các mức điện áp dc cần thiết. Đôi khi có
các thăng giáng điện áp nguồn cung cấp xuất hiện trên đường dây điện ac làm cho điện áp đỉnh
lên đến hàng ngàn volt do sấm sét chẳng hạn, hoặc do các việc đóng cắt các tải điện cảm cũng có
thể gây quá áp trên đường dây.
Nếu hai diode zener ở hình 2.55, có thông số điện áp đánh thủng là 320V, thì ở trạng thái bình
thường, diode zener sẽ không dẫn điện, và thiết bị điện tử sẽ nhận mức điện áp đường dây cần
thiết. Nếu quá điện áp nguồn cung cấp xuất hiện trên đường dây điện vượt quá 320,7V đỉnh, thì
hai diode zener sẽ dẫn điện ghim mức điện áp vào ở mức 320,7V.
Mức điện áp gợn cao sẽ tạo ra dòng lớn chảy qua hai diode zener, tức là gây ra sự tiêu tán công
suất lớn. Điều may mắn là xung gợn thường nhỏ hơn một milligiây. Các hãng sản xuất cấu kiện
bán dẫn đã chế tạo các nhóm diode zener chuyên dụng để xử lý sự tiêu tán công suất lớn trong
một khoảng thời gian ngắn. Các dụng cụ đó được gọi là các bộ triệt điện áp quá độ [TVS -
transient voltage suppressor]. Ví dụ, các TVS của hãng Motorola có thể tiêu tán công suất là
1500W trong 1ms. Các bộ triệt điện áp quá độ còn có dạng một diode zener. Mức điện áp đánh
thủng của TVS loại thấp là 6V và loại cao là 350V. Ký hiệu mạch của TVS một chiều và hai
chiều như ở hình 2.55b.
Một loại cấu kiện điện tử khác là điện trở thay đổi bằng oxide kim loại [metal - oxide varistor
MOV], gọi là varistor có chức năng tương tự như TVS bằng zener. Sự khác nhau ở chổ varistor
được chế tạo bằng các hạt oxide kẽm khác so với bằng các vật liệu bán dẫn thông thường. Cấu
trúc của varistor cho phép tiêu tán công suất lớn hơn nên các varistor có thể xử lý các mức điện
áp và dòng lớn hơn. Có các varistor với điện áp đánh thủng từ 8V đến 1000V. Nhược điểm của
các varistor là có điện dung lớn; nên varistor ít được sử dụng trên các đường dây thông tin. Ký
hiệu của varistor như ở hình 2.55c.
CHƯƠNG 3. TRANSISTOR HIỆU ỨNG TRƯỜNG

Transistor hiệu ứng trường gọi tắt là FETs [Fiel-Effect Transistors] bao gồm hai loại chính đó
là: Transistor hiệu ứng trường có cấu trúc cổng bằng bán dẫn-oxide-kim loai, gọi tắt là MOSFET
[Metal-Oxide-Semiconductor FET], và transistor hiệu ứng trường có cấu trúc cổng bằng tiếp
giáp pn, thường gọi là JFET [Junction FET]. Transistor MOSFET đã trở thành một trong những
dụng cụ bán dẫn quan trọng nhất trong việc thiết kế chế tạo các mạch tích hợp (ICs) do tính ổn
định nhiệt và nhiều đặc tính thông dụng tuyệt vời khác của nó. Cả MOSFET và JFET đều dẫn
điện theo các kênh dẫn, nên mỗi loại đều có ở dạng kênh dẫn bằng bán dẫn n hoặc p, gọi là
MOSFET kênh n (gọi tắt là NMOS), MOSFET kênh p (gọi tắt là PMOS) và JFET kênh n và
JFET kênh p tương ứng. Ngoài ra, đối với MOSFET dựa theo nguyên tắc hình thành kênh dẫn
mà có MOSFET cảm ứng kênh hay tăng cường kênh; giàu kênh (kênh không có sẵn) và
MOSFET nghèo kênh (kênh có sẵn).
3.1 CẤU TRÚC CƠ BẢN CỦA MOSFET .
Cấu tạo cơ bản và ký hiệu mạch của MOSFET kênh n được cho ở hình 3.1.
Phần chính của một MOSFET có cấu trúc như hai bản cực của một tụ điện: một bản kim loại ở
phía trên được nối với chân ra gọi là chân Cổng [Gate] G, bản cực phía dưới là phiến đế làm
bằng vật liệu bán dẫn Si tạp dạng p, đôi khi
đế được nối với cực nguồn ở bên trong MOS
(MOS ba chân), nhưng phần lớn, cực đế
được lấy ra bằng một chân thứ tư có tên là
chân Đế [Bode] B, (có khi còn gọi là cực SS
[Substrate]) để có thể cho phép điều khiển
bởi mức điện thể của nó từ bên ngoài.
Lớp điện môi của tụ chính là lớp cách điện
rất mỏng di ôxit Silicon (SiO2), do cấu trúc
như vậy nên Cổng - Đế được gọi là cấu trúc
của tụ MOS [Metal-Oxide-Semiconductor].
Các chân Nguồn [Source] S và Máng [Drain] D, là các chân được nối với các vùng bán dẫn tạp
dạng n+ đặt bên trong phiến đế, gọi là vùng Nguồn và vùng Máng tương ứng. Đối với một dụng
cụ bán dẫn kênh n, thì dòng điện được hình thành bằng các điện tử và vùng Nguồn và Máng
được cấu tạo bởi các vùng pha tạp đậm n+
(vào khoảng 1020 cm-3) để có thể tiếp xúc tốt
với kênh dẫn. Người ta dùng phương pháp
cấy ion để tạo ra vùng Nguồn và Máng sau
khi cấu trúc Cổng đã được xác lập sao cho
hai vùng này thẳng hàng với vùng Cổng, và
để sự hình thành kênh dẫn được liên tục cần
phải có sự chồng lấn giữa vùng Cổng với
vùng Nguồn và Cổng với Máng ở hai đầu
kênh dẫn. Do cấu tạo của dụng cụ có tính đối
xứng nên Nguồn và Máng có thể thay thế lẫn
nhau. Vùng bán dẫn giữa hai vùng Nguồn và
Máng ngay phía dưới Cổng được gọi là vùng
kênh. Khoảng cách giữa hai tiếp giáp pn
(vùng Nguồn-Đế và vùng Máng-Đế) là chiều
dài hiệu dụng của kênh L. và W là chiều rộng
của kênh. Vùng đế là một bán dẫn tạp kiểu
ngược lại với hai vùng Nguồn và Máng
(thường ở mức pha tạp loãng hơn) để đảm
bảo cách ly giữa hai vùng. Lớp ôxit (SiO2)
được tạo ra bằng cách gia nhiệt ở nhiệt độ
cao để có các đặc tính bề mặt chung tốt nhất.
Vật liệu làm Cổng thông dụng nhất là kim
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
loại hoặc polysilicon. Khi chiều dài kênh dẫn bằng 0,3µm, thì các thông số điển hình là: chiều
dày của lớp ôxit ≈ 10µm, mức pha tạp của vùng đế là ≈ 3x1017cm-3, độ dày tiếp giáp pn giữa
Máng-Đế và Nguồn-Đế là ≈ 0,2µm. Đối với mỗi loại kênh dẫn, thì mức ngưỡng của điện áp
cổng phải thích hợp để có thể làm biến đổi kênh dẫn. Nếu kênh dẫn biến mất tại điện áp cổng
bằng 0 (tức là kênh dẫn thường hở - normally OFF) thì MOSFET được gọi là dụng cụ tăng
cường kênh do điện áp cổng cần phải có cho sự “tăng cường” [enhance] hay làm giàu kênh dẫn,
(hình 3.1a, b, c). Nếu kênh là có sẵn tại điện áp cổng bằng 0 (tức thường kín - ON), thì
MOSFET được gọi là dụng cụ nghèo kênh vì điện áp cổng cần cho việc “làm suy kiệt” [deplete]
hay làm nghèo kênh dẫn, (hình 3.1d).
Các điện áp và dòng điện của MOSFET kênh n cũng đã được xác định rõ trên hình 3.1b. Dòng
Máng iD, dòng Nguồn iS, dòng Cổng iG, và dòng đế iB được xác định với chiều dương của dòng
được chỉ rõ cho một transistor MOSFET kênh n. Các điện áp giữa các cực quan trọng là điện áp
Cổng-Nguồn: vGS = vG - vS , điện áp Máng-Nguồn: vDS = vD - vS , và điện áp Nguồn-Đế: vSB =
vS - vB . Tất cả các điện áp này đều có giá trị ≥ 0 trong chế độ hoạt động thông thường của N
MOSFET.
Chú ý rằng: các vùng Nguồn và Máng tạo thành tiếp
giáp pn với vùng Đế. Hai tiếp giáp này luôn luôn
được giữ ở điều kiện phân cực ngược để có sự cách ly
giữa các tiếp giáp của transistor MOS. Vì vậy, điện áp
Đế phải nhỏ hơn hoặc bằng với điện áp ở các cực
Nguồn và Máng để đảm bảo cho các tiếp giáp pn
được phân cực ngược một cách thích hơp, tức: iB ≈ 0.
Ngoài ra, Cổng phải là một bản cực kim loại để có
tiếp xúc mặt nhưng vẫn được cách điện với vùng
kênh qua lớp SiO2, hay nói cách khác là không có kết
nối điện trực tiếp giữa cực Cổng và kênh dẫn ở
MOSFET, nên MOSFET là một dụng cụ có trở kháng
vào rất cao, bởi vì dòng Cổng rất nhỏ, iG ≈ 0 ở cấu
hình phân cực dc. Vì lý do này mà đôi khi MOSFET
còn có tên gọi là FET có cổng cách ly hay IGFET
[Insulated-Gate FET].
3.2 NGUYÊN LÝ LÀM VIỆC VÀ ĐẶC TUYẾN
CỦA NMOS KIỂU TĂNG CƯỜNG.
a) Các đặc tính của tụ MOS.
Như đã nói ở cấu tạo, trung tâm của MOSFET thực
chất là có cấu trúc của tụ MOS, được vẽ ở hình 3.2a,
trong đó điện cực phía trên của tụ được hình thành
bởi một bản kim loại, chẳng hạn như nhôm hoặc một
chất có cấu trúc đa tinh thể được pha tạp đậm đặc (đa
tinh thể Si), điện cực này xem như cực Cổng (G). Một
lớp cách điện mỏng thương bằng di-ôxit Si sẽ cách ly
cổng bằng kim loại với đế là một vùng bán dẫn mà
tính năng của nó như một điện cực thứ hai của tụ
MOS. Diôxit Si là một chất cách điện chất lượng cao,
rất ổn định và dễ dàng được tạo thành bởi sự ô-xy hóa
bằng nhiệt thanh đế Silicon. Khả năng để tạo thành
một chất cách điện chất lượng cao là một trong những
lý do cơ bản mà Silicon trở thành vật liệu bán dẫn chủ
yếu trong công nghệ chế tạo dụng cụ bán dẫn hiện
nay. Vùng bán dẫn làm đế có thể là n hay p như ở
hình 3.2a.
Nguyên lý làm việc của tụ MOS là bản chất nguyên
tắc hoạt động của MOSFET. Lớp bán dẫn tạo thành
điện cực phía dưới của tụ có điện trở suất lớn do số
lượng các lỗ trống và điện tử trong vùng đế được hạn chế (pha tạp loãng), điện dung của tụ có
cấu trúc như trên là một hàm phi tuyến của điện áp vG. Hình 3.2(b, c, d) mô tả các trạng thái tức
thời ở vùng bán dẫn làm đế, phía dưới điện cực Cổng theo ba giá trị điện áp phân cực khác nhau.
- Vùng Tích lũy.
Trạng thái của tụ MOS khi đặt điện áp phân cực âm lớn lên cực Cổng so với cực Đế được cho ở
hình 3.2b. Lượng điện tích âm lớn trên bản kim loại sẽ cân bằng bởi các lỗ trống được thu hút
đến bề mặt phẳng chung giữa lớp bán dẫn đế và lớp di ôxit Si, trực tiếp ngay phía dưới bản cực
Cổng.
Đối với trạng thái phân cực này, mật độ lỗ trống tại bề mặt vượt trội hơn so với mật độ lỗ trống
hiện có trong đế bán dẫn p ban đầu và ta có thể xem rằng bề mặt như ở vùng tích lũy lỗ trống.
Lớp tích lũy cực kỳ mỏng, tồn tại chủ yếu như một dải điện tích trực tiếp ngay phía dưới cực
Cổng.
- Vùng Nghèo.
Khi tăng dần điện áp đặt trên Cổng. Ban đầu, các lỗ trống sẽ bị đẩy ra khỏi bề mặt của đế bán
dẫn p gần sát với lớp ôxit Si, làm cho mật độ lỗ trống ở gần bề mặt giảm dần thấp hơn mức các
hạt tải đa số được thiết lập bởi mức pha tạp của thanh đế như mô tả ở hình 3.2c. Trạng thái này
được gọi là sự làm nghèo và chế độ làm việc này của tụ MOS được gọi là chế độ nghèo. Vùng
ngay phía dưới bản cực Cổng bằng kim loại bị suy kiệt các hạt tải điện tự do theo cách thức như
vậy được gọi là vùng nghèo, vùng này có trạng thái gần như lớp tiếp xúc của diode tiếp giáp pn.
Ở hình 3.2c, điện tích dương trên cực Cổng sẽ được cân bằng bởi điện tích âm của các nguyên tử
acceptor đã bị ion hóa trong vùng nghèo. Độ rộng của vùng nghèo có thể thay đổi từ một vài
phần mười micron đến vài trăm micron tùy thuộc vào điện áp phân cực đặt vào và mức pha tạp ở
vùng bán dẫn dùng làm đế của MOSFET.
- Vùng Đảo.
Khi tăng điện áp trên bản cực phía trên của tụ hơn nữa, các điện tử sẽ được thu hút đến bề mặt
chung của lớp bán dẫn đế và lớp di-ôxit Silicon. Tại một giá trị điện áp nào đó, mật độ điện tử
tại bề mặt sẽ vượt trội hơn mật độ lỗ trống. Ở điện áp này, bề mặt đã được đảo cực tính từ bán
dẫn tạp dạng p của đế bán dẫn ban đầu thành một lớp đảo bán dẫn tạp dạng n, hay gọi là vùng
đảo, trực tiếp ngay phía dưới bản cực G của tụ. Vùng đảo này là một lớp rất mỏng, tồn tại chủ
yếu như một dải điện tích trực tiếp ngay phía
dưới vùng Cổng. Mật độ cao của các điện tử ở
lớp đảo là được cung cấp bởi các quá trình phát
sinh cặp điện tử-lỗ trống trong phạm vi lớp
nghèo.
Điện tích dương ở bản cực Cổng sẽ được cân
bằng với tổng điện tích âm trong lớp đảo cộng
với điện tích âm của các ion acceptor trong vùng
nghèo. Giá trị điện áp mà tại đó hình thành bề
mặt lớp đảo đóng một vai trò cực kỳ quan trọng
trong các transistor hiệu ứng trường và điện áp
này được gọi là điện áp Ngưỡng VTN.
b) Sự hình thành kênh dẫn ở transistor NMOS
kiểu tăng cường kênh.
Trước khi xây dựng biểu thức cho quan hệ dòng-
áp của transistor NMOS, ta hãy khảo sát một
NMOS được cho ở hình 3.3. Theo hình vẽ, cực
Nguồn, cực Máng và cực Đế của NMOSFET đều
được nối đất chung. Đối với một điện áp Cổng-
Nguồn, vGS = VGS thấp hơn nhiều so với điện áp
Ngưỡng VTN, như ở hình 3.3a, thì sẽ có các tiếp
giáp pn đối nghịch nhau tồn tại giữa Nguồn và
Máng, nên chỉ có một dòng điện rò rất nhỏ có thể
chảy giữa hai điện cực đó. Khi tăng VGS lên gần
bằng nhưng vẫn thấp hơn điện áp Ngưỡng, thì
một vùng nghèo sẽ hình thành ngay phía dưới
vùng Cổng, và vùng Nghèo này sẽ kết hợp với các vùng nghèo của Nguồn và Máng như đã chỉ ở
hình 3.3b. Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện
xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt
quá giá trị điện áp Ngưỡng VTN, như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng
và Đế để hình thành nên một lớp đảo kết nối vùng n+ Nguồn với vùng n+ Máng, tức là có một
điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn
một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua
các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua
kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng
dc và ta có: iG = 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và
cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm
bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta
có thể xem rằng iB=0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ
điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của
kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường.
c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính.
Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các
điện áp đặt vào các cực, ta có thể xem rằng dòng iG và iB đều bằng 0 (đã xét ở trên).
Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có:
iS = iD = iDS (3.1)
Biểu thức cho dòng Máng-Nguồn iDS có thể được viết bằng cách xem xét dòng điện tích chảy
trong kênh dẫn ở hình 3.4. Điện tích của điện tử trên một đơn vị độ dài (gọi là điện tích đường)
tại một điểm bất kỳ trong kênh dẫn sẽ bằng:
Q' = −WC ox''
(vox − VTN ) C/ cm, đối với điều kiện vox ≥ VTN (3.2)
Trong đó: C"ox = ε ox / Tox , là điện dung của lớp ôxit trên một đơn vị diện tích (F/ cm2)
εox là điện môi của lớp ôxít (F/ cm). [Đối với dioxide Si, thì εox= 3,9ε0 , khi đó: điện
môi của không khí ε0 = 8,854x10-14 F/ cm]
Tox là độ dày của lớp ôxit (cm).
Điện áp vox là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn:
vox = vGS - v(x) (3.3)
trong đó v(x) là điện áp tại điểm x nào đó
trong kênh dẫn so với nguồn. Hãy lưu ý
rằng vox phải vượt quá giá trị VTN để tồn
tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến
khi vox > VTN.
Tại vị trí đầu cực Nguồn của kênh dẫn, vox
= vGS, và vox sẽ giảm xuống đến giá trị vox
= vGS - vDS tại vị trí đầu cực Máng của
kênh dẫn.
Dòng trôi của điện tử tại một điểm bất kỳ
trong kênh được cho bởi tích của điện tích
trên một đơn vị độ dài nhân với vận tốc vx
:
i(x) = Q’(x) vx(x) (3.4)
Điện tích đường Q’ được cho bởi biểu
thức (3.2), và vận tốc trôi vx của điện tử
trong kênh dẫn được xác định theo độ linh
động của điện tử và điện trường đặt ngang qua kênh dẫn:
[ ]
i ( x ) = Q' v x = − WC"ox (v ox − VTN ) [− µn E x ] (3.5)
Thay thế các giá trị của điện trường ngang (theo phương x) và vox vào (3.5) ta có:
i ( x ) = −µ nC"oxW (vGS − v ( x ) − VTN )
dv ( x )
(3.6)
dx
hoặc i ( x )dx = − µ nC"oxW (vGS − v ( x ) − VTN )dv ( x ) (3.7)

Điện áp đặt trên các cực của NMOS là v(0) = 0 và v(L) = vDS , nên ta có thể tính tích phân (3.7)
theo chiều dài của kênh từ 0 đến L:
µnC"oxW (vGS − v ( x ) − VTN )dv ( x )
L v DS
∫0 i( x )dx = − ∫0 (3.8)
Bởi vì không có sự suy hao về dòng điện khi chảy qua kênh dẫn, nên dòng điện trong kênh dẫn
phải bằng cùng một giá trị iDS tại mọi điểm x trong kênh, nghĩa là i(x) = - iDS, và (3.8) sẽ được
suy ra như sau:
⎛ v ⎞
i DS L = µnC"oxW ⎜ vGS − VTN − DS ⎟ v DS (3.9)
⎝ 2 ⎠
W⎛ v ⎞
hoặc: i DS = µnC"ox
⎜ vGS − VTN − DS ⎟ v DS (3.10)
L⎝ 2 ⎠
Giá trị µnC"ox được giữ cố định do nhà sản xuất quyết định. Để tiện cho các mục đích thiết kế và
phân tích mạch, biểu thức (3.10) thường được viết ở dạng như sau:
W⎛ v ⎞
i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS với: K 'n = µ nC ox
'
L⎝ 2 ⎠
⎛ v ⎞ W
hoặc i DS = K n ⎜ vGS − VTN − DS ⎟ v DS trong đó: K n = K 'n (3.11)
⎝ 2 ⎠ L
Các thông số K n và K 'n được gọi là các thông số hỗ dẫn, và cả hai đều có đơn vị là A/V2.
Biểu thức (3.11) là biểu thức kinh điển của dòng Máng-Nguồn cho transistor NMOS hoạt động
ở vùng tuyến tính, mà trong đó một kênh dẫn điện trở sẽ kết nối trực tiếp vùng Nguồn và vùng
Máng. Sự kết nối bằng điện trở sẽ có sau khi điện áp đặt ngang qua lớp ôxít vượt quá giá trị điện
áp Ngưỡng tại mọi điểm trong kênh dẫn, nghĩa là:
vGS - v(x) ≥ VTN với điều kiện: 0≤x≤L (3.12)
Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = vDS. Vì vậy, các biểu
thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện:
vGS - VTN ≥ vDS (3.13)
Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có:
W⎛ v ⎞
i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS ,
L⎝ 2 ⎠
với điều kiện: vGS - VTN ≥ vDS ≥ 0 và K 'n = µnCox
'
(3.14)
Rõ ràng hơn là ta có thể nhận được biểu thức bằng cách nhóm các số hạng ở (3.10):
⎡ ⎛ v ⎞⎤ ⎡ v ⎤
i DS = ⎢WC"ox ⎜ vGS − VTN − DS ⎟ ⎥ ⎢µn DS ⎥
⎣ ⎝ 2 ⎠⎦ ⎣ L ⎦
(3.15)
Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số
hạng thứ nhất sẽ biểu diễn đại lượng điện tích
trung bình trên một đơn vị độ dài trong kênh
dẫn, bởi vì điện áp kênh dẫn trung bình v(x) =
vDS/ 2. Số hạng thứ hai sẽ tượng trưng cho vận
tốc trôi trong kênh dẫn, mà khi đó điện trường
trung bình sẽ bằng với điện áp vDS đặt ngang
qua kênh dẫn chia cho độ dài kênh L
Đặc tuyến i-v ở vùng tuyến tính được tạo ra từ
biểu thức (3.14) cho ở hình 3.5 đối với trường
hợp VTN = 1V và Kn = 250 µA/V2.
Các đặc tuyến ở hình 3.5 là một phần đặc
tuyến ra của transistor NMOS. Đặc tuyến ra
của một dụng cụ bán dẫn 3 cực là đồ thị của dòng điện chảy qua lối ra của linh kiện mà trong
trường hợp này là dòng Máng như là một hàm số của điện áp đặt ngang qua lối ra mà ở đây là
điện áp Máng-Nguồn.
Họ các đặc tuyến sẽ được tạo ra, với mỗi
đường đặc tuyến tương ứng với một giá trị
khác nhau của điện áp Cổng -Nguồn tức là
điện áp ở cổng lối vào.
Các đặc tuyến ở hình 3.5, thể hiện một họ các
đường thẳng có dạng gần giống nhau, vì lý do
đó nên vùng làm việc có tên gọi là vùng
tuyến tính, tuy nhiên cóthể có đặc tuyến hơi
cong, cụ thể là đường đặc tuyến ứng với VGS
= 2V.
Đối với điện áp Máng-Nguồn rất bé, chẳng
hạn: vDS « vGS - VTN, thì biểu thức (3.14) có
thể rút gọn thành:
i DS = µ nC"ox (vGS − VTN )v DS (3.16)
W
L
Dòng iDS chảy qua các cực của MOSFET lúc
này tỷ lệ thuận thuận với điện áp vDS đặt trên
MOSFET. FET làm việc rất giống với một
điện trở nối giữa các cực Nguồn và Máng,
nhưng giá trị của điện trở được điều khiển bởi
điện áp Cổng -Nguồn.
Điện trở của FET làm việc ở vùng tuyến tính,
gần gốc tọa độ, được gọi là điện trở mở [on-
resistance] RON, có thể được xác định xuất
phát từ biểu thức (3.14), ta có:
−1
⎡ ∂i ⎤ 1
RON = ⎢ DS ⎥ = (3.17)
⎢ ∂v DS ⎥ K 'n (VGS − VTN )
W
⎣ v DS → 0 ⎦ taûi − âiãøm − Q
L
Để ý rằng RON cũng bằng với tỷ số vDS/ iDS ở biểu thức (3.16).
Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường
thẳng, tức là đặc tuyến phải được xét với điều kiện vDS « vGS - VTN, tuy nhiên theo hình 3.5 thì
hình như độ tuyến tính bắt đầu bị vi phạm đối với đặc tuyến thấp nhất, khi đó VGS- VTN = 2-1 =
1V (gần bằng với các giá trị của VDS), nên lúc này ta phải hiểu rằng vùng tuyến tính chỉ đúng với
các giá trị của vDS thấp hơn 0,1 đến 0,2V. Đối với những đặc tuyến ứng với VGS lớn, thì đặc
tuyến V-A thể hiện độ tuyến tính rất cao trong suốt các giá trị của VDS ở hình 3.5, chẳng hạn,
đường đặc tuyến ứng vơi VGS = 5V.

d) Sự bão hòa ở đặc tuyến i-v của MOSFET.
Như đã xét ở trên, biểu thức (3.14) chỉ có ý nghĩa với điều kiện có một kênh dẫn kết nối trực tiếp
giữa vùng Nguồn và vùng Máng. Ta xét hiện tượng xảy ra trong MOSFET khi tăng điện áp
Máng-Nguồn lên trên giá trị giới hạn ở biểu thức (3.14) như mô tả ở hình 3.6. Với ba giá trị điện
áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm
việc ở vùng tuyến tính, với vDS < vGS - VTN như đã được xét ở trên. Khi tăng giá trị vDS lên thành
vDS = vGS - VTN, hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng.
Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị vDS lớn hơn. Vùng kênh dẫn đã bị biến mất, hay
nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho
vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng
qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là ≠ 0. Như mô tả
ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng:
vGS - v(xpo) = VTN hay: v(xpo) = vGS - VTN (3.18)
Điện áp này cũng vẫn là điện áp đặt ngang qua phần đảo của kênh, làm cho các điện tử sẽ vẫn
trôi trong kênh dẫn từ trái qua phải. Khi các điện tử di chuyển tới điểm thắt, chúng sẽ được
phóng thích vào vùng nghèo giữa đầu cuối của kênh và vùng máng, lúc này điện trường trong
vùng nghèo sẽ cuốn các điện tử vào vùng máng. Ngay khi kênh dẫn được thắt, sụt áp qua vùng
kênh đảo là không đổi. Vì vậy, dòng máng sẽ trở thành hằng số, và MOSFET chuyển vào làm
việc ở vùng bão hòa. Vùng này cũng thường được gọi là vùng thắt kênh. Ước lược biểu thức
(3.14) với vDS = vGS - VTN, rút ra dòng màng-nguồn của NMOS làm việc ở vùng bão hòa:
K' W
i DS = n (vGS − VTN )
2
Đối với: vDS ≥ vGS - VTN ≥ 0 (3.19)
2 L
Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ
thuộc vào bình phương của số hạng (vGS - VTN), nhưng lại độc lập với điện áp máng-nguồn. Trị
số của vDS để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là vDSAT xác định bởi
biểu thức:
vDSAT = vGS - VTN (3.20)
VDSAT cũng được xem như điện áp bão hòa, hay điện áp thắt.
Biểu thức (3.19), có thể được thể hiện tương tự như biểu thức (3.15):
⎡ ⎛ v − VTN ⎞ ⎤ ⎡ (vGS − VTN )⎤

i DS = ⎢WC"ox ⎜ GS ⎟ ⎥ ⎢µn ⎥ (3.21)
⎣ ⎝ 2 ⎠⎦ ⎣ L ⎦
Vùng kênh đã bị biến đổi (đảo) có điện áp vGS - VTN đặt ngang qua nó, như ở hình 3.7. Vì vậy, số
hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ
hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (vGS - VTN)/ L.
Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có VTN = 1V và Kn = 25 µA/V2,
mà trong đó vị trí các điểm thắt kênh được xác định bởi vDS = VDSAT. Phía bên trái của các vị trí
-6 2
VTN =1V, và Kn = 25x10 A/ V
điểm thắt kênh là trạng thái của transistor làm việc ở vùng tuyến tính, và phía phải của các điểm
thắt là vùng bão hòa. Khi vGS ≤ VTN = 1V, transistor sẽ ngưng dẫn và dòng máng bằng 0. Khi
tăng điện áp Cổng ở vùng bão hòa, thì khoảng cách giữa các đặc tuyến dòng máng sẽ giãn ra do
bản chất luật bình phương của biểu thức (3.19).
Hình 3.8b, là một đặc tuyến ra cụ thể đối với điện áp Cổng-Nguồn, VGS = 3V, đặc tuyến này biểu
diễn các biểu thức quan hệ dòng-áp của NMOS ở vùng tuyến tính và vùng bão hòa. Biểu thức ở
vùng tuyến tính (3.14) được miêu tả bởi đường parabola ở hình 3.8b, và khi điều kiện: VDS > VGS
- VTN = 2V, thì đặc tuyến là đường thẳng nằm
ngang, tức NMOS bắt đầu chuyển vào vùng có
dòng iDS bão hòa theo phương trình (3.19). Điểm
thắt kênh là điểm giao nhau giữa hai đường biểu
diễn của hai phương trình (3.14) và (3.19).
e) Tổng hợp nguyên lý làm việc và các phương
trình cơ bản của NMOS kiểu tăng cường.
Như đã xét ở trên, do không tồn tại kênh dẫn giữa
hai vùng máng và nguồn khi ít nhất điện áp VGS =
0V, nên với một điện áp VDS dương nào đó và
cực đế B được nối trực tiếp với cực nguồn, thì
thực tế là sẽ có hai tiếp giáp pn phân cực ngược
giữa hai vùng pha tạp n và sẽ không có dòng
chảy giữa hai vùng máng và nguồn.
Khi cả hai điện áp VDS và VGS được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết
lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống
(do các điện tích cùng dấu đẩy nhau) vào sâu trong đế p suốt theo diện tích phủ của lớp SiO2, tạo
ra một vùng nghèo không có các lỗ trống gấn lớp cách ly bằng SiO2. Tuy nhiên, các điện tử
trong đế p (các hạt tải điện thiểu số của vật liệu bán dẫn tạp p) sẽ được thu hút đến bán cực cổng
dương và tích lũy lại thành vùng gần sát với bề mặt của lớp ôxít. Lớp SiO2 với phẩm chất cách
điện rất tốt của nó sẽ ngăn cản các hạt tải mang điện tích âm hấp thụ ở cực cổng. Nên khi tăng
VGS thì sự tích lũy các điện tử gần sát bề mặt của lớp SiO2 sẽ tăng lên, tạo ra một vùng kênh n
để có thể truyền dẫn một dòng điện đáng kể giữa Máng và Nguồn.
Ứng với trị số VGS mà kênh dẫn bắt đầu được hình thành dẫn đến sự tăng nhiều ở dòng máng
được gọi là điện áp ngưỡng VTN , (hay còn gọi là VGS (Th) trong các sổ tay tra cứu các dụng cụ bán
dẫn).
Do kênh dẫn không tồn tại và được “tăng cường” bằng việc áp dụng một điện áp Cổng-Nguồn
có giá trị dương, nên MOSFET được gọi là MOSFET kiểu tăng cường.
Khi VGS tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo
thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ VGS không
đổi và tăng VDS thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng IDS không
tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo
thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của
MOSFET ta có:
VDG = VDS - VGS (3.22)
Nếu VGS được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng VDS từ 2 đến 5V, thì điện
áp VDG [theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên
dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp
dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng,
gây nên sự giảm xuống về độ rộng hiệu dụng của kênh. Cuối cùng kênh dẫn sẽ giảm xuống đến
điểm thắt kênh và trạng thái bão hòa sẽ được thiết lập. Nói cách khác khi tăng hơn nữa ở VDS tại
giá trị không đổi của VGS sẽ không ảnh hưởng đến mức bão hòa của IDS cho đến khi điều kiện
đánh thủng xảy ra.
Có thể lấy ví dụ như họ đặc tuyển máng cụ thể cho MOSFET kênh n như ở hình 3.8a ở trên, với
VGS = 5V, trạng thái bão hòa xảy ra tại mức VDS = 4V. Trong thực tế mức bão hòa đối với VDS
liên quan với mức điện áp VGS đặt vào bằng biểu thức (3.20): VDSAT = VGS - VTN
Như vậy, rõ ràng là đối với một giá trị không đổi của VTN , khi mức VGS cao hơn thì sẽ có mức
bão hòa của VDS cao hơn. Khi giá trị của VGS = VTN = 1V, thì dòng máng sẽ giảm xuống 0 mA.
Vì vậy, thông thường đối với các giá trị của VGS thấp hơn so với mức điện áp ngưỡng, thì dòng
máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn
ngắt. Khi mức VGS tăng lên từ giá trị VTN đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng IDS
cũng tăng lên từ mức 0 µA lên mức 200 µA.
Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc
tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng-
nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản
theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt được suy ra từ đặc tuyến
dòng máng, để mô tả quá trình chuyển tiếp từ mức dòng-áp này đến mức dòng-áp khác. Dòng
máng bằng 0mA đối với VGS ≤ VTN và sẽ tăng lên khi VGS > VTN như được xác định bởi phương
trình (3.19). Lưu ý rằng, khi xác định các điểm trên đặc tuyến truyền đạt từ đặc tuyến dòng
máng, chỉ được vẽ theo các mức dòng bão hòa.
Như vây, toàn bộ các quan hệ dòng-áp của transistor NMOS có thể tóm tắt như sau:
Đối với tất cả các vùng ta đều có:
W
K n = µ nC"ox iG = 0 iB = 0 (3.23)
L
Vùng ngắt: i DS = 0 Đối với: vGS ≤ VTN (3.24)
Vùng tuyến tính:
⎛ v ⎞
i DS = K n ⎜ vGS − VTN − DS ⎟ v DS Đối với: vGS - VTN ≥ vDS ≥ 0 (3.25)
⎝ 2 ⎠
Vùng bão hòa:
i DS = n (vGS − VTN )
K 2
Đối với: vDS ≥ vGS - VTN ≥ 0 (3.26)
2
f) Transistor PMOS kiểu tăng cường.
Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo như ở hình 3.10,
một cách chính xác là PMOS có cấu tạo bằng các vùng bán dẫn tạp ngược với transistor NMOS,
nhưng nguyên lý hoạt động của PMOS về cơ bản giống như NMOS, ngoại trừ các cực tính điện
áp và chiều dòng điện trên các cực của PMOS là ngược lại. Cần phải đặt điện áp âm trên cực
cổng so với cực nguồn (vGS < 0 hay vSG > 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo
bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng
cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký
hiệu là VTP.
Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì vSB và vDB cũng phải
thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp vSD ≥ 0 (vDS ≤ 0).
Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11.
Khi điện áp vGS ≥ VTP = -2V (tức là: vDS ≤ - VTP = +2V), thì transistor ngắt. Dòng máng sẽ tăng
theo các giá trị dương của vGS
Các biểu thức dòng máng của transistor PMOS cũng tương tự như ở NMOS, trừ chiều dòng
máng là ngược lại và các giá trị của vSG, vSD và vBS bây giờ là dương.
Các biểu thức quan hệ dòng-áp của transistor PMOS được tóm lược như sau:
Đối với tất cả các vùng ta đều có:
W
K p = µpC"ox iG = 0 iB = 0 (3.27)
L
Vùng ngắt: iSD = 0 Đối với: vSG ≤ - VTP (vGS ≥ VTP) (3.28)
⎛ v ⎞
iSD = K p ⎜ v SG + VTP − SD ⎟ v SD Đối với: vSG + VTP ≥ vSD ≥ 0 (3.29)
⎝ 2 ⎠
Vùng bão hòa:
Kp
iSD = (v SG + VTP )2 Đối với: vSD ≥ vSG + VTP ≥ 0 (3.30)
2
Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS
là Kp và Kn. Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện
là tỷ lệ thuận với độ linh động của lỗ trống µp. Độ linh động điển hình của lỗ trống chỉ bằng 40%
độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ
dẫn điện bằng 40% dòng điện của dụng cụ NMOS.
g) Điện dung trong các transistor MOSFET.
Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ
làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển
mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại
đáng lẽ có thể nhận được.
Các điện dung của transistor NMOS

hoạt động ở chế độ tuyến tính.
Hình (a) chỉ rõ các điện dung khác nhau
liên quan với MOSFET làm việc ở chế
độ tuyến tính, mà trong đó có một kênh
dẫn kết nối hai vùng nguồn và máng. Giá
trị của điện dung cổng-kênh dẫn là:
CGC = C"oxWL (3.31)
Ở chế độ tuyến tính, CGC được phân chia
thành hai phần như nhau: điện dung cổng-nguồn CGS và điện dung cổng-máng CGD, mỗi điện
dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa
vùng cổng-nguồn hay vùng cổng-máng.
'
Điện dung chồng lấn [overlap capacitance] COL thường được quy định như điện dung của lớp ô
xít trên một đơn vị độ rộng kênh dẫn. Các giá trị điện dung không tuyến tính của tiếp giáp pn
được rút ra bởi các điện dung nguồn-đế và máng-đế, CSB và CDB tùy vào chế độ làm việc của
transistor NMOSFET.
Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa.
Khi MOSFET làm việc ở chế độ bão hòa,
hình (b), môt phần kênh dẫn sẽ biến mất
khi điện áp máng-nguồn vượt qua điểm
thắt kênh. Lúc này, giá trị của các điện
dung cổng-kênh và máng-kênh sẽ là:
CGS = COL
'
W + 23 COX
"
(WL )
và CGD = COL
'
W (3.32)
Các điện dung của transistor NMOS
hoạt động ở chế độ ngắt.
Ở chế độ ngắt, vùng cổng-kênh dẫn là
không tồn tại. Các giá trị của CGS và CDS
chỉ bao gồm điện dung chồng lấn.
CGS = COL
'
W
và CGD = COL '
W (3.33)
Ngoài ra, còn có một điện dung nhỏ CGB
xuất hiện giữa cực cổng và cực đế như
hình (c).
Từ các biểu thức trên, rõ ràng là các điện
dung của MOSFET phụ thuộc vào chế độ
làm việc của transistor và là một hàm phi
tuyến theo điện áp đặt vào các cực của MOSFET. Các điện dung này sẽ được xem xét trong các
mạch số và tương tự.
h) Các thông số của một NMOS kiểu tăng cường.

Hình 3.12 là trang các thông số kỹ thuật của một MOSFET kiểu tăng cường kênh n, mang số
hiệu 2N 4531 của hãng Motorola (Mỹ); dạng vỏ và nhận biết các chân, được cho ở hình nhỏ bên
cạnh các thông số làm việc cực đại, dòng máng lớn nhất là 30 mA dc. Mức dòng IDSS ở trạng thái
“ngắt” [off] là 10nA (ở điều kiện đo là VDS = 10V và VGS = 0V) để có thể so sánh với dải
miliampere đối với MOSFET kiểu nghèo và JFET (xét sau).
Điện áp ngưỡng được cho bởi ký hiệu VGS(Th) và thường có giá trị trong khoảng từ 1V đến 5V,
tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình ID(on) (trong trường hợp này là
3mA, ≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của VGS(Th) ( ở đây là 10V),
nên ta có thể xác định được thông số Kn theo (3.26). Nói cách khác, khi VGS = 10V, ID = 3mA,
thì với các giá trị đã cho của VGS(Th), ID(on), và VGS(on)
sẽ cho phép xác định Kn từ biểu thức (3.26) và sẽ
tính được các giá trị các điểm tương ứng trên đặc
tuyến truyền đạt.
Ví dụ 3.1: Sử dụng các dữ liệu đã cho ở trang số liệu
kỹ thuật hình 3.12 và điện áp ngưỡng trung bình
VGS(on) = 3V, hãy xác định:
(a) Giá trị độ hỗ dẫn Kn của MOSFET ?. (b)
Đặc tuyến truyền đạt của MOSFET ?.
Giải: (a) Từ phương trình (3.26), ta có:
2 I D ( on ) 2 x 3 mA 6 x 10 −3
Kn = = = A / V 2 = 0 ,1
(VGS ( on ) − VGT ( Th ) ) (10V − 3V )
2 2
49
(b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có:
iD =
Kn
(VGS − VTN )2 = 0 ,061 x 10 − 3 (VGS − 3V )2 Với VGS = 5V, thì: ID = 0,244 mA. Với VGS = 8;
2
10; 12; và 14V, ID sẽ là 1,525; 3 (đã được xác định ở trang số liệu); 4,94; và 7,38mA tương ứng.
Đặc tuyến truyền đạt được vẽ như ở hình 3.13.
3.3 MOSFET KIỂU NGHÈO.
a) MOSFET kiểu nghèo kênh- n.
Như đã xét ở phần đầu của chương, ngoài MOSFET kiểu tăng cường còn có MOSFET kiểu
nghèo [Depletion-type MOSFET hay có thể gọi tắt là DE MOS].
Đối với cấu tạo của NMOS kiểu nghèo hay kênh có sẵn (đã được thảo luận ở phần 3.1), khi điện
áp cổng-nguồn bằng 0V (bằng cách nối tắt cực nguồn với cực cổng) và đặt trên hai cực máng và
nguồn một điện áp VDS > 0V, thì điện áp dương tại cực máng sẽ thu hút các điện tử tự do trong
kênh dẫn n, tức là có dòng điện chảy qua kênh dẫn. Trong thực tế, dòng tạo thành khi VGS = 0V
thường được gọi là IDSS như mô tả ở đặc tuyến hình 3.14. Khi thiết lập trên cực cổng một điện áp
âm, chẳng hạn VGS = −1V , thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía
đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các
điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết
lập bởi VGS mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số
lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì
tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân
cực âm cho VGS như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: VGS = - 1V; - 2V; . . . .
; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối
với các giá trị của VGS dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải
điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua
sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc.
Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc
độ rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị VGS = 0V và VGS = +1V
của đặc tuyến truyền đạt chỉ rõ mức dòng tăng lên nhiều khi thay đỗi VGS trong khoảng 1V. Vì
sự tăng dòng máng rất nhanh, nên khi sử dụng DMOS, cần phải tránh cho DMOS làm việc có
dòng máng lớn nhất, vì dòng máng có thể vượt quá với một điện áp cổng dương., ví dụ như đối
với DMOS cho ở hình 3.14, khi đặt một điện áp VGS = +4V sẽ cho dòng máng là 22,2mA, có khả
năng vượt quá các thông số làm việc lớn nhất (dòng hoặc công suất) của dụng cụ. Như vậy, việc
áp dụng điện áp cổng-nguồn dương, đã “tăng cường” mức độ các hạt tải điện tự do trong kênh
dẫn lên nhiều so với mức hạt tải điện tự do tại VGS = 0V. Vì lý do này mà vùng tương ứng với
các điện áp cổng dương trên các đặc tuyến dòng máng và truyền đạt thường được xem như vùng
tăng cường, còn vùng tương ứng giữa mức dòng ngắt (IDS = 0) và mức dòng bão hòa (IDS = IDSS)
được coi như vùng nghèo.
Quan hệ dòng-áp ở MOSFET kiểu nghèo tương tự như MOSFET kiểu tăng cường. Giá trị điện
áp VTN (còn được gọi là điện áp thắt [pinch-off voltage] VP) tương ứng với dòng máng bằng 0,
kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị IDSS là mức
dòng máng bão hòa tại VGS = 0V. Mức dòng bão hòa có thể xác định từ biểu thức dòng máng
bão hòa, mà điện áp ngưỡng VTN đã được thay bằng điện áp thắt VP:
2
2⎛ ⎞
= n (vGS − VP ) = n (− VP ) ⎜⎜ 1 − GS
K K v
i DS
2
⎟⎟ (3.34)
2 2 ⎝ VP ⎠
2
⎛ v ⎞
hay i DS = I DSS ⎜⎜ 1 − GS ⎟⎟ (3.35)
⎝ VP ⎠
Trong đó thông số IDSS được xác định bởi:
Kn 2 2I
I DSS = VP hoặc: K n = DSS (3.36)
2 VP2
Các biểu thức mô tả quan hệ dòng-áp đều đúng cho cả vùng tăng cường và vùng nghèo, nhưng
cần phải xác định dấu thích hợp cho VGS của DMOS hoạt động ở chế độ tăng cường kênh và
nghèo kênh.
Ví dụ 3.2: Hãy vẽ đặc tuyến truyền đạt của một MOSFET kiểu nghèo có IDSS = 10mA và VP = -
4V.
Giải: Để vẽ đặc tuyến truyền đạt với các thông số đã cho ở trên, trước hết ta hãy xác định các
điểm đặc biệt trên đặc tuyến như sau:
Tại giá trị VGS = 0V, ta có: ID = IDSS = 10mA.
Tại giá trị VGS = VP = - 4V, thì ID = 0.
Với VGS = VP/2 = -4V/2 = -2V, ID = IDSS/4 = 2,5mA
và tại giá trị ID = IDSS /2, ta có VGS = 0,3VP = - 1,2V.
Trước khi vẽ vùng ứng với VGS dương, ta hãy nhớ rằng ID tăng rất nhanh theo các giá trị dương
của VGS, nên ở đây ta sẽ thử chọn VGS = +1V, ta có:
2
⎛ V ⎞
2
⎛ + 1V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ = 10 mA⎜ 1 − ⎟
⎝ VP ⎠ ⎝ − 4V ⎠
= 10 x 1,5625 mA = 15 ,63mA
Đặc tuyến truyền đạt được vẽ như ở hình 3.16.
b) MOSFET kiểu nghèo kênh-p.
Cấu trúc của DE MOS kênh-p, nói một cách chính xác là ngược với cấu trúc của DE MOS kênh-
n như đã được xét ở hình 3.1d. Tức là, có thanh đế bán dẫn-n và kênh dẫn lắp sẵn bằng vùng bán
dẫn-p. Các cực vẫn được xác định như đối với DE MOS kênh-n, nhưng tất cả cực tính của điện
áp và chiều dòng điện là ngược lại như mô tả ở hình 3.17a.
Đặc tuyến dòng máng có dạng như ở hình 3.17c, nhưng VDS có giá trị âm hay VSD, ID có giá trị
dương như đã được chỉ rõ trên đặc tuyến (vì chiều dòng điện đã được xác định là ngược lại). Để
đơn giản cho việc vẽ đặc tuyến ở góc phần tư thứ nhất, ta có thể hiểu các giá trị của áp và dòng
là: - VDS = VSD và - IDS = ISD tức cũng chính là dòng ID như đã được quy ước.
Đặc tuyến truyền đạt của DE MOS kênh-p có dạng như hình 3.17b. Dòng máng sẽ tăng lên từ
điểm ngắt tại VGS = VP trong vùng các giá trị VGS dương đến IDSS và sau đó tiếp tục tăng khi tăng
dần các giá trị âm của VGS . Phương trình dòng-áp đã xét ở MOSFET trên vẫn có thể áp dụng
được cho DE MOS kênh-p, nhưng cần phải viết dấu chính xác cho cả VGS và VP trong các
phương trình. Ký hiệu mạch của DEMOS kênh-p cho ở hình 3.17d.
c) Các thông số của transistor DE MOS:
Các thông số của một DE MOS kênh-n ba cực mang số hiệu 2N3797 do hãng Motorola (Mỹ)
sản xuất cho ở hình 3.18.
Qua cấu trúc và nguyên tắc hoạt động của các loại transistor MOSFET đã xét ở trên, thể hiện rõ
tính đối xứng của các dụng cụ MOS. Cực đóng vai trò như cực nguồn, thực tế được xác định bởi
các điện áp ngoài đặt vào. Dòng điện có thể chảy qua kênh dẫn theo cả hai chiều, tùy thuộc vào
điện áp đặt vào. Đối với các transistor NMOS, vùng n+ mà tại đó được kết nối với mức điện áp
cao hơn sẽ là cực máng và vùng n+ còn lại được nối với mức điện áp thấp hơn sẽ là cực nguồn.
Đối với các transistor PMOS, vùng p+ mà tại đó được kết nối với mức điện áp thấp hơn sẽ là cực
máng và vùng p+ còn lại được nối với mức điện áp cao hơn sẽ là cực nguồn. Trong công nghệ
chế tạo các dụng cụ bán dẫn, tính đối xứng rất hữu ích trong một số ứng dụng, cụ thể là trong
các bộ nhớ truy xuất ngẫu nhiên động (DRAM) [Dynamic Random-Access Memory].
Bảng 3.1 sẽ tóm tắt các giá trị điện áp ngưỡng cho cả bốn loại transistor NMOS và PMOS.
BẢNG 3.1: Đặc tính của các transistor MOS

NMOS PMOS
Kiểu tăng cường VTN > 0 VTP < 0
Kiểu nghèo VTN ≤ 0 VTP ≥ 0
3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET.

Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt là JFET [Junction Field-Effect Transistor] là
một kiểu khác của transistor hiệu ứng trường có thể được tạo thành mà không cần phải có lớp ô
xít cách ly với cực cổng bằng cách sử dụng các tiếp giáp pn. Phần sau của tên gọi cũng như đối
với MOSFET cho biết nguyên tắc làm việc của dụng cụ là được điều khiển bằng điện trường.
Phần trước của tên gọi chỉ cực cổng của dụng cụ sẽ được tạo thành bởi tiếp giáp pn với đế. Do
vậy, JFET cũng còn được gọi là JUGFET.
Cấu tạo cắt ngang và ký hiệu mạch của JFET kênh n được cho ở hình 3.19, bao gồm một kênh
hẹp bằng vật liệu bán dẫn n, (có nồng độ pha tạp thấp hơn vùng cổng) mà hai đầu được nối với
hai điện cực bằng kim loại gọi là cực nguồn (S) và máng (D) như ở MOSFET. Trong phạm vi
vùng kênh dẫn là hai vùng vật liệu bán dẫn p
sẽ tạo thành cực cổng (G) của JFET.
Không giống như MOSFET, ở đây không có
sự cách ly để tách rời vùng cổng với kênh dẫn,
mà thay vào đó là cổng được kết nối điện với
kênh dẫn thông qua hai tiếp giáp pn.
Ở JFET kênh n, dòng điện chảy vào kênh dẫn
tại cực máng và ra tại cực nguồn. Điện trở
vùng kênh dẫn sẽ được điều khiển bằng sự
thay đổi độ rộng vật lý của kênh thông qua sự
điều biến của vùng nghèo bao quanh các tiếp
giáp pn giữa cổng và kênh dẫn. Ở vùng tuyến
tính, JFET có thể xem đơn giản như một điện
trở được điều khiển bằng điện áp mà điện trở
kênh dẫn của nó được xác định bởi:
ρ L
RCH = (3.37)
tW
Trong đó: ρ - là điện trở suất của vùng kênh;
L - là độ dài kênh; W - là độ rộng của kênh dẫn
giữa các vùng nghèo của tiếp giáp pn; t - là
độ dày của kênh dẫn.
Khi có điện áp đặt vào giữa máng và nguồn,
thì điện trở kênh dẫn sẽ xác định dòng điện
thông qua định luật Ohm.
Khi không có điện áp phân cực đặt vào (như ở
hình 3.19), thì sẽ có một vùng kênh dẫn điện
trở tồn tại kết nối vùng máng và nguồn. Việc
áp dụng một điện áp phân cực ngược lên các
tiếp giáp cổng-kênh sẽ làm cho vùng nghèo
được mở rộng hơn, tức là làm giảm độ rộng
hiệu dụng của kênh dẫn và dòng qua kênh dẫn
sẽ giảm xuống. Vì vậy, JFET thuộc về các
dụng cụ kiểu nghèo, có nghĩa là cần phải có
điện áp đặt vào cổng để chuyển JFET về ngưng dẫn.
a) JFET khi chỉ có điện áp phân cực cổng.
Hình 3.20a, mô tả trạng thái của JFET với điện áp bằng 0V trên cực máng và nguồn vGS = 0V.
Lúc này độ rộng của kênh là W.
Trong suốt chế độ làm việc thông thường, một điện áp phân cực ngược cần phải được duy trì
qua các tiếp giáp pn để đảm bảo sự cách ly giữa cổng và kênh. Yêu cầu để có phân cực ngược sẽ
là: vGS ≤ 0V.

Hình 3.20b, là trạng thái của JFET khi vGS đã được giảm xuống đến một giá trị âm, làm cho độ
rộng vùng nghèo tăng lên, tức là làm tăng điện trở của vùng kênh dẫn. Độ rộng của kênh dẫn
bây giờ đã giảm xuống, với W’ < W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ
bằng dòng bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem
iG ≈ 0.
Đối với các giá trị của vGS âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở
của vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức
là điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] vGS = VP. Điện áp thắt VP là
giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng vGS âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng vGS
phải không được vượt quá điện áp đánh thủng Ζener của tiếp giáp cổng-kênh.
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp ở cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của vGS, ta thấy rằng: đối với một giá
trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì sẽ có một kênh điện trở kết nối giữa
máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp
máng-nguồn vDS. Với giả thiết iG ≈ 0, dòng vào tại cực máng và ra ở cực nguồn như ở
MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại
đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy
vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực
nguồn.
Đối với các giá trị của vDS lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp
tục mở rộng cho đến khi kênh dẫn thắt lại gần cực máng như ở hình 3.21b. Việc thắt kênh xảy ra
trước hết tại:
vGS - vDSP = VP hay: vDSP = vGS - vP (3.38)
Trong đó, vDSP là giá trị của điện áp máng cần có để kênh dẫn vừa được thắt. Khi kênh dẫn của
JFET thắt lại, thì dòng máng sẽ bão hòa, vẫn giống như đối với MOSFET. Các điện tử được gia
tốc qua kênh dẫn, được phóng thích vào vùng nghèo, và được cuốn vào vùng máng bởi điện
trường.
Hình 3.21c, là trạng thái của JFET đối với các giá trị lớn hơn nữa của vDS. Điểm thắt sẽ di
chuyển tiến về phía cực nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET chịu
sự điều biến độ dài kênh tương tự như ở MOSFET.
Hình 3.20b, là trạng thái của JFET khi vGS đã được giảm xuống đến một giá trị âm, làm tăng độ
rộng vùng nghèo, tức là làm tăng điện trở của vùng kênh dẫn vì độ rộng của kênh dẫn lúc này đã
giảm xuống, với W’ < W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng
bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem iG ≈ 0. Đối
với các giá trị của vGS âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của
vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là
điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] vGS = VP. Điện áp thắt VP là giá
trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng vGS âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng vGS
phải không được vượt quá điện áp đánh thủng Ζener của tiếp giáp cổng-kênh.
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp vào cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố
định giá trị của vGS, ta thấy rằng: đối với một
giá trị nhỏ của điện áp máng-nguồn, như cho ở
hình 3.21a, thì vẫn có một kênh điện trở kết nối
giữa máng và nguồn, JFET làm việc ở vùng
tuyến tính và dòng máng sẽ phụ thuộc vào điện
áp máng-nguồn vDS.
Với giả thiết iG ≈ 0, chiều dòng điện vào tại
cực máng và ra ở cực nguồn như ở MOSFET.
Tuy nhiên, hãy lưu ý rằng điện áp phân cực
ngược qua các tiếp giáp cổng-kênh tại đầu kênh
dẫn phía cực máng sẽ lớn hơn so với điện áp
đầu kênh dẫn phía cực nguồn, và như vậy vùng
nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực
máng của JFET so với đầu kênh dẫn phía cực
nguồn.
Đối với các giá trị của vDS lớn hơn, thì vùng
nghèo tại phía cực máng sẽ trở nên rộng hơn và
tiếp tục mở rộng cho đến khi kênh dẫn thắt lại
gần
cực
má
ng
như
ở
hìn
h
3.2
1b.
Việ
c
thắt
kênh xảy ra trước hết tại:
vGS - vDSP = VP hay: vDSP = vGS - VP (3.38)
Trong đó, vDSP là giá trị của điện áp máng cần có để
kênh dẫn vừa được thắt.
Khi kênh dẫn của JFET thắt lại, thì dòng máng sẽ
bão hòa, vẫn giống như đối với MOSFET. Các điện
tử được gia tốc qua kênh dẫn, được phóng thích vào
vùng nghèo, và được cuốn vào vùng máng bởi điện
trường giữa máng và nguồn.
Hình 3.21c, là trạng thái kênh dẫn của JFET đối với các giá trị lớn hơn nữa của vDS. Điểm thắt sẽ
di chuyển tiến về phía vùng nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET
chịu sự điều biến độ dài kênh tương tự như ở MOSFET.
c) Họ đặc tuyến i-v của JFET kênh-n.
Mặc dù cấu tạo của JFET khác rất nhiều so với MOSFET, nhưng họ đặc tuyến i-v của JFET hầu
như giống với họ đặc tuyến của MOSFET, do vậy ở đây ta có thể dựa vào sự tương tự này và dễ
dàng nhận được các phương trình của JFET. Tuy nhiên, dẫu cho có sự tương đương về mô tả
toán học thì các phương trình của JFET thường được viết hơi khác so với các phương trình của
MOSFET. Ta có thể khảo sát các phương trình này bắt đầu với các biểu thức i-v cho vùng bão
hòa của MOSFET, mà trong đó điện áp ngưỡng VTN sẽ được thay thế bằng điện áp thắt VP, ta có:
2
2⎛ ⎞
= n (vGS − VP ) = n (− VP ) ⎜⎜ 1 − GS
K K v
i DS
2
⎟⎟ (3.39)
2 2 ⎝ VP ⎠
2
⎛ v ⎞
hoặc có thể viết: i DS = I DSS ⎜⎜ 1 − GS ⎟⎟ Đối với: vDS ≥ vGS - VP ≥ 0 (3.40)
⎝ VP ⎠
trong đó thông số IDSS được xác định bởi biểu thức:
K 2I
I DSS = n VP2 hay K n = DSS (3.41)
2 VP2
Điện áp thắt VP có giá trị điển hình trong khoảng từ 0V đến - 25V, nên IDSS có giá trị trong
khoảng:
10- 5 A ≤ IDSS ≤ 100A.
Dựa vào phương trình (3.40), ta có thể xác định được đặc tuyến truyền đạt của một JFET làm
việc ở vùng thắt kênh (hoặc bão hòa) như ở hình 3.22. IDSS là dòng điện chảy trong JFET khi vGS
= 0, và sẽ tương ứng với dòng điện lớn nhất chảy trong JFET ở các trạng thái làm việc định mức
vì tiếp giáp cổng luôn luôn được giữ phân cực ngược với vGS ≤ 0.
Toàn bộ họ đặc tuyến i-v của một JFET kênh-n cho ở hình 3.23. Trong đó, dòng máng sẽ giảm
từ giá trị lớn nhất IDSS xuống 0 khi vGS thay đổi từ 0 đến giá trị âm của điện áp thắt VP.
Vùng tuyến tính của JFET cũng được thể hiện ở họ đặc tuyến ra (hình 3.23).
Khi vDS ≤ vGS - VP , ta có thể nhận được biểu thức cho vùng tuyến tính của JFET bằng cách dùng
phương trình ở vùng tuyến tính của MOSFET. Thay thế các giá trị của Kn và VTN trong biểu thức
(3.25), ta có:
2I ⎛ v ⎞
i DS = DSS ⎜ vGS − VP − DS ⎟ v DS khi vGS ≥ VP , và vDS ≤ vGS - VP (3.42)
VP ⎝
2
2 ⎠
Các phương trình (3.40) và (3.42) biểu diễn mô hình toán học của JFET kênh-n.
Ở các tài liệu tra cứu thông số linh kiện, điện áp thắt VP thường được cho ở dạng VGS (off). Vùng
bên phải của đường đứt nét biểu diễn vị trí các điểm thắt của hình 3.23 là vùng làm việc được sử
dụng nhiều trong các bộ khuyếch đại tuyến tính (tức các bộ khuyếch đại có độ méo tín hiệu nhỏ
nhất) và thường được xem như vùng có dòng điện không đổi, vùng bão hòa hoặc vùng khuyếch
đại tuyến tính.
Vùng điện trở được điều khiển bằng điện áp là vùng bên trái vị trí của các điểm thắt kênh ở hình
3.23 được gọi là vùng thuần trở [ohmic region] hay là vùng điện trở được điều khiển bằng điện
áp. Ở vùng này, JFET có thể đóng vai trò thực sự như một điện trở biến đổi, tức là điện trở của
JFET được điều khiển bằng điện áp cổng-nguồn đặt vào.
Theo hình 3.23, ta thấy rằng: độ dốc của mỗi đặc tuyến chính là điện trở của JFET giữa máng và
nguồn khi vDS < VP là một hàm số của điện áp VGS . Khi vGS càng âm thì độ dốc của đặc tuyến
càng nằm ngang tương ứng với mức điện trở tăng lên. Giá trị điện trở đó được tính theo điện áp
vGS đặt vào theo biểu thức sau:
r0
rD = (3.43)
(1 − VGS / VP )2
trong đó: r0 là giá trị điện trở ứng với VGS = 0V và rD là giá trị điện trở tại một mức cụ thể của
VGS. Đối với một JFET kênh-n có r0 bằng 10kΩ (VGS = 0V, VP = - 6V), biểu thức (3.43) sẽ cho
rD = 40 kΩ tại giá trị VGS = - 3V.
e) JFET kênh-p.
JFET kênh-p được chế tạo bằng cách đảo lại các cực tính của các vùng bán dẫn tạp n và p ở hình
3.19, như được mô tả trong hình 3.24. Cũng như đối với PMOSFET, chiều dòng điện trong kênh
dẫn là ngược với chiều dòng trong kênh dẫn của JFET kênh-n, và các cực tính của các điện áp
phân cực khi làm việc là ngược lại.
* Tóm lại, JFET làm việc dựa trên sự phân cực ngược tiếp giáp pn giữa cổng và kênh dẫn. Điều
này sẽ hình thành nên vùng nghèo bao quanh kênh dẫn.
Nếu giữa hai cực máng và nguồn được đặt một điện áp thì sẽ có dòng điện chảy qua kênh dẫn,
và với điện áp phân cực ngược trên tiếp giáp cổng-kênh nên dòng cổng chỉ là dòng rò ngược rất
nhỏ, có thể bỏ qua. Điện áp phân cực ngược cổng-kênh cũng sẽ đẩy các hạt tải đa số trong kênh
dẫn bị vào vùng cổng, vì vậy sẽ làm tăng kích thước của vùng nghèo, dẫn đến làm giảm tiết diện
cắt ngang của kênh dẫn và như vậy làm giảm độ dẫn điện của kênh dẫn. Khi điện áp trên tiếp
giáp cổng-kênh càng phân cực ngược hơn nữa thì độ rộng hiệu dụng của kênh dẫn càng giảm
cho đến khi dòng máng-nguồn chảy qua kênh dẫn ngưng hoàn toàn. Chế độ làm việc này của
JFET tương đối giống với MOSFET kiểu nghèo nên JFET cũng được phân cực tương tự như
một MOSFET kiểu nghèo. Hơn nữa, trong các mạch sử dụng JFET phải được thiết kế sao cho
đảm bảo diode cổng-kênh luôn luôn được phân cực ngược. Điều này không liên quan đối với
MOSFET.
Các điện dung cổng-nguồn và cổng-máng của JFET được xác định bởi điện dung vùng nghèo
của các tiếp giáp pn phân cực ngược, tức là phụ thuộc vào điện áp phân cực ngược như đã được
xét ở phần điện dung tiếp giáp pn phân cực ngược ở chương II.
Các phương trình mô tả quan hệ dòng-áp của JFET kênh-n và kênh-p được tóm tắt như sau:
JFET kênh-n. iG ≈ 0 Khi vGS ≤ 0 (VP < 0) (3.44)
Vùng ngắt:
i DS = 0 Điều kiện vGS ≤ VP (3.45)
2I ⎛ v ⎞
i DS = DSS ⎜ vGS − VP − DS ⎟ v DS Điều kiện vGS − VP ≥ v DS ≥ 0 (3.46)
VP ⎝
2
2 ⎠
Vùng bão hòa:
2
⎛ v ⎞
i DS = I DSS ⎜⎜ 1 − GS ⎟⎟ Điều kiện v DS ≥ vGS − VP ≥ 0 (3.47)
⎝ VP ⎠
JFET kênh-p. iG ≈ 0 Khi vSG ≤ 0 (VP > 0) (3.48)
Vùng ngắt:
iSD = 0 Điều kiện v SG > VP (3.49)

2I ⎛ v ⎞
iSD = DSS ⎜ v SG + VP − SD ⎟ v SD Điều kiện v SG + VP ≥ v SD ≥ 0 (3.50)
VP ⎝
2
2 ⎠
Vùng bão hòa:
2
⎛ v ⎞
iSD = I DSS ⎜⎜ 1 + SG ⎟⎟ Điều kiện v SD ≥ v SG + VP ≥ 0 (3.51)
⎝ VP ⎠
f) Các thông số của JFET.
Các thông số kỹ thuật của một JFET kênh-n cho ở hình 3.25
3.5 MẠCH TƯƠNG ĐƯƠNG CỦA FET.

Mô hình tương đương của một dụng cụ bán dẫn có thể được dùng để đơn giản hóa việc thiết kế
các mạch điện tử khi sử dụng các dụng cụ đó. Đối với FET thường có điện trở vào lớn, do lối
vào ở cực cổng của một MOSFET là được cách ly với phần còn lại của dụng cụ bằng lớp ô xít
cách điện. Do vậy, ở MOSFET, có sự cách ly giữa lối vào và lối ra của dụng cụ rất tốt nếu
không kể đại lượng điện dung nhỏ, điện dung này ở tần số thấp thường được bỏ qua. Lối vào của
một JFET có dạng một tiếp giáp pn với vùng kênh dẫn, tiếp giáp này có thể cho một dòng đáng
kể nếu được phân cực thuận, nhưng ở các điều kiện làm việc thông thường của JFET, tiếp giáp
này thường được giữ ở điều kiện phân cực ngược và như vậy chỉ có dòng rò chảy qua tiếp giáp,
dòng rò này vào khoảng nanoampere nên thường được bỏ qua. Vì vậy, ở cả hai loại MOSFET và
JFET, phần mạch vào cực cổng là được cách ly hiệu quả với phần còn lại của dụng cụ.
Do lối ra của một FET có thể tạo ra dòng điện, được xác định theo điện áp cổng, nên ta thường
mô tả lối ra của FET bằng một mạch tương đương Norton, tức là tượng trưng lối ra của FET
bằng một nguồn phát dòng song song với một điện trở.
Hình 3.26 là mạch tương đương của FET.

Trong đó, lối vào ở cực cổng là mạch hở,
còn lối ra được tượng trưng bởi một nguồn
dòng có giá trị phụ thuộc điện áp vào VGS,
mắc song song với điện trở ra Ro. Để sử
dụng mạch tương đương, ta cần phải xác
định quan hệ giữa dòng điện được tạo bởi
nguồn phát dòng và điện áp vào, cũng như
giá trị của điện trở ra. Đó chính là quan hệ giữa dòng máng và điện áp đặt vào cực cổng, tức là
đặc tuyến truyền đạt đã xét ở các phần trên, được nhắc lại ở hình 3.27 đối với cả MOSFET và
JFET.
Theo hình 3.27, rõ ràng ở các FET, quan hệ giữa ID và VGS là quan hệ phi tuyến, nên phương
pháp thông dụng để xét mạch tương đương
là dùng mô hình tín hiệu nhỏ tức là xét ảnh
hưởng của sự thay đổi nhỏ ở lối vào lên lối
ra của FET, mô hình này cho phép tạo ra
mạch tương đương cho dụng cụ mà có thể
được sử dụng để mô tả hoạt động của dụng
cụ theo sự thay đổi nhỏ ở lối vào. Hình 3.28
là mạch tương đương tín hiệu nhỏ của một
FET, trong đó: gm biểu diễn mối liên hệ giữa
sự thay đổi nhỏ ở điện áp vào ∆VGS và kết
quả là sự thay đổi nhỏ ở dòng máng ∆ID.
Quan hệ này tương ứng với độ dốc [gradient]
của đặc tuyến truyền đạt cho ở hình 3.27
trong phạm vi vùng làm việc. Như vậy, gm
được cho bởi tỷ số ∆ID/ ∆VGS như mô tả ở
hình 3.27b và có đơn vị là dòng điện chia
cho điện áp, nên gm được gọi là độ điện dẫn [conductance]. Lưu ý rằng: gm là đại lượng ∆ID /
∆VGS. mà không phải là ID / VGS. Rõ ràng, giới hạn của gm được cho bởi:
dI D
gm = (3.52)
dVGS
2
⎛ v ⎞
Từ phương trình (3.40), đối với JFET ta có: i D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VP ⎠
Bằng cách lấy vi phân dòng máng theo điện áp cổng, ta sẽ xác định được gm :
2I ⎛ v ⎞ I
g m = − DSS ⎜⎜ 1 − GS ⎟⎟ = −2 DSS x i D (3.53)
VP ⎝ VP ⎠ VP
Vậy, đối với JFET, gm tỷ lệ thuận với căn bậc hai của dòng máng. Có thể thực hiện phân tích
tương tự để nhận được kết quả tương tự cho MOSFET.
Ở mô hình tương đương của FET (hình 3.28), rd tượng trưng cho điện trở máng, tức là điện trở
tín hiệu nhỏ từ cực máng đến cực nguồn. Sự có
mặt của rd có nghĩa là điện áp máng-nguồn sẽ
tăng lên theo dòng máng và điện trở rd sẽ cho biết
sự tăng ở độ dốc của đặc tuyến trong vùng bão
hòa ở đặc tuyến ra của FET.
Mạch tương đương tín hiệu nhỏ là một mô hình có
thể dùng để biểu diễn hoạt động của dụng cụ, đáp
ứng với những thay đổi nhỏ của tín hiệu vào. Tuy nhiên, mạch tương đương tín hiệu nhỏ phải
được sử dụng chung với các dữ liệu trên đặc tuyến dc của dụng cụ, tức là hoạt động của dụng cụ
đáp ứng với các điện áp dc cụ thể.
Như đã xét ở các phần trên, họ đặc tuyến dc của MOSFET và JFET là không giống nhau vì ở
chế độ làm việc thông thường của FET, yêu cầu các điện áp phân cực đặt vào cổng khác nhau.
Nhưng các đặc trưng tín hiệu nhỏ của chúng và các mạch tương đương tín hiệu nhỏ là giống
nhau. Nên khi thiết kế các mạch bằng FET cần phải đáp ứng đến cả hai điều kiện đó.
Mạch hình 3.28 là mạch tương đương tín hiệu nhỏ được sử dụng nhiều ở tần số thấp nhưng
mạch không mô tả đầy đủ hoạt động của FET tại tần số cao.
MOSFET bao gồm hai vùng dẫn, cổng và kênh dẫn được tách rời bởi một lớp cách điện. Cấu
trúc này tạo thành một tụ điện có lớp cách điện là điện môi. Ở JFET, lớp cách điện được thay thế
bởi vùng nghèo. Trong cả hai trường hợp, đều có điện dung hiện diện giữa cổng và kênh dẫn và
các điện dung ở các phần khác như đã xét ở mục 3.2g ở phần trước. Vì vậy, sẽ tồn tại các điện
dung giữa mỗi cặp chân của FET.
Ở tần số thấp, ảnh hưởng của các điện dung này là nhỏ nên chúng thường được bỏ qua (như ở
hình 3.28). Tuy nhiên, ở tần số cao các ảnh hưởng của chúng là đáng kể hơn, nên chúng cần phải
được kế đến như mô tả ở hình 3.29a. Giá trị của mỗi tụ được mô tả trong hình 3.29a vào khoảng
1pF.
Sự có mặt của CGD làm cho việc phân tích mạch
bằng FET phức tạp hơn nhiều. Dĩ nhiên, ta có
thể thay thế các ảnh hưởng của điện dung này
bằng cách tăng giá trị điện dung giữa cổng và
nguồn. Trong thực tế, thì điện dung giữa cổng
và nguồn có cùng ảnh hưởng như CGD là (A+1)
CGD , trong đó A là hệ số khuyếch đại điện áp
giữa máng và cổng.
Vì vậy, có thể mô tả FET ở tần số cao, bằng mô
hình tương đương như ở hình 3.29b, trong đó
ảnh hưởng của cả hai điện dung CGS và CGD
được gộp lại thành một điện dung CT sẽ tượng
trưng cho tổng điện dung vào. Điện dung này sẽ
làm giảm hệ số khuyếch đại của dụng cụ ở tần
số cao và xuất hiện điểm cắt tại tần số được xác
định bởi giá trị của điện dung và trở kháng của
đầu vào và đất. Trở kháng này hầu như được
chi phối bởi điện trở vùng nguồn. Tuy nhiên, trong một vài trường hợp, trở kháng vào tương ứng
với điện trở rGS trong mạch tương đương.
Ảnh hưởng của điện dung làm giảm nhiều hoạt động của FET ở tần số cao. Sự có mặt của điện
dung ở lối vào sẽ làm giảm trở kháng vào từ vài trăm MΩ tại tần số thấp có thể xuống vài chục
kΩ tại tần số vào khoảng 100MHz.
3.6 PHÂN CỰC CHO TRANSISTOR HIỆU ỨNG TRƯỜNG.
a) Sự phân cực.
Phân cực cho mạch FET là xác định sự hoạt
động của mạch khi không có bất kỳ tín hiệu
vào nào đặt vào mạch. Trạng thái hoạt động
của mạch như vậy được gọi là trạng thái tĩnh
[quiescent] của mạch. Đối với mạch khuyếch
đại, việc phân cực chủ yếu là xác định dòng
máng tĩnh và điện áp ra tĩnh.
Xét mạch khuyếch đại ở hình 3.30, rõ ràng là
dòng máng tĩnh được xác định bởi điện trở
máng RL và họ đặc tuyến V-A của FET. Từ
các họ đặc tuyến ra của FET, ta thấy rằng
quan hệ giữa dòng máng và điện áp máng là
không tuyến tính. Thực vậy, ở phần đặc tuyến
mà ta thường sử dụng (vùng bão hòa), dòng
máng là độc lập với điện áp máng nên điều
này sẽ làm cho việc xác định điều kiện tĩnh
phức tạp hơn. Một phương pháp giải quyết vấn đề này là dùng kỹ thuật đồ thị, còn được gọi là
kỹ thuật đường tải. Mặc dù dòng điện chảy qua điện trở tải và FET là không dễ xác định, nhưng
điện áp đặt ngang qua chúng phải là tổng điện áp giữa hai đường nguồn cung cấp (VDD - VSS).
Điện áp ngang qua FET được xác định bởi họ đặc tuyến ra của FET và điện áp phân cực VGS. Từ
các họ đặc tuyến ra của FET, có thể thấy rằng, dạng cơ bản của họ đặc tuyến ra của FET là
giống nhau, sự khác nhau lớn nhất là giá trị điện áp đặt vào cổng VGS. Khi có dòng điện chảy qua
FET và cũng chảy qua điện trở tải sẽ tạo ra sụt áp trên chúng. Điện áp trên cực máng của FET có
thể xác định theo biểu thức:
VDS = VDD - IDRL.
Để xác định đường tải, ta hãy tính điện áp trên cực máng của FET (VDS) theo các giá trị khác
nhau của dòng máng (IDS). Khi dòng máng bằng 0, thì sẽ không có sụt áp trên điện trở tải và điện
áp máng sẽ đơn giản là điện áp nguồn cung cấp VDD. Khi dòng máng IDS tăng lên, thì điện áp
máng VDS giảm, độ dốc của đường thẳng sẽ là nghịch đảo của điện trở tải RL. Điều kiện làm việc
thực tế của mạch phải thỏa mãn cả hai quan hệ giữa dòng máng và điện áp máng là quan hệ ở họ
đặc tuyến ra và quan hệ ở đường tải. Để xác định điều kiện này, cần phải vẽ cả hai đặc tuyến
như ở hình 3.31. Đường thẳng trong hình được gọi là đường tải, nó cho biết ảnh hưởng của điện
trở tải làm giảm điện áp máng. Sự giao chéo của đường tải với một trong những đặc tuyến ra sẽ
tương ứng với điểm mà tại đó cả hai quan hệ trên là được thỏa mãn. Chẳng hạn, xét điểm A trên
đường tải ở hình 3.31, đồ thị cho biết rằng nếu VGS được thiết lập tại giá trị VGS(A) , thì dòng
máng sẽ là ID(A) và điện áp máng (cũng chính là điện áp ra của mạch khuyếch đại) sẽ là VDS(A).
Đồ thị ở hình 3.31 giúp ta thấy được ý nghĩa của đường tải để lưu ý rằng khi điện áp đặt ngang
qua FET cộng với điện áp ngang qua RL phải bằng với điện áp nguồn cung cấp VDD, khoảng
cách từ điểm 0 đến VDS(A) tương ứng với điện áp đặt ngang qua FET, và khoảng cách từ VDS(A)
đến VDD tương ứng với điện áp sụt trên điện trở
tải.
Khi điện áp đặt vào cổng tăng lên đến giá trị
VGS(B), thì dòng máng sẽ tăng lên và điện áp
máng sẽ giảm xuống, như được chỉ dẫn bởi điểm
B trên đặc tuyến. Do vậy, đường tải mô tả dòng
máng và điện áp máng thay đổi theo các giá trị
khác nhau của điện áp cổng. Đồ thị ở hình 3.31
mô tả các đặc tuyến của một mạch khuyếch đại
với một giá trị RL đã cho. Nếu giá trị điện trở tải
thay đổi thì độ dốc của đường tải sẽ thay đổi, đo
đó làm ảnh hưởng đến đặc tính của mạch
khuyếch đại. Trong thực tế, người thiết kế
thường phải đối diện với vấn đề chọn một giá trị
cho RL để có hiệu suất tối ưu nhất. Để làm được
điều này, cần phải xác định điểm làm việc tương
ứng với vị trí trên đặc tuyến ở các điều kiện tĩnh.
Vì vậy, khi thiết kế mạch ứng dụng, thường phải
bắt đầu với họ đặc tuyến ra của FET và xác định giá trị của điện trở tải bằng cách chọn lựa điểm
làm việc lý tưởng cho mạch. Ví dụ, giả sử sẽ chọn điểm làm việc tương ứng với điểm A trên
hình 3.31, một đường thẳng sẽ được vẽ tiếp theo qua điểm được chọn đến vị trí VDD trên trục
ngang và tạo thành đường tải. Giá trị của RL cần thiết có thể suy ra bằng cách tính độ dốc của
đường tải đó. Khi biết điểm làm việc thì sẽ biết giá trị điện áp cổng yêu cầu, và mạch phân cực
cần thiết phải được thiết kế theo điện áp cổng đó.
Điểm làm việc xác định trạng thái tĩnh của mạch và như vậy sẽ định được dòng máng tĩnh và
điện áp ra. Khi đặt một tín hiệu nhỏ vào lối vào của mạch, thì sự biến đổi ở điện áp cổng sẽ làm
cho điểm làm việc của mạch di chuyển dọc trên đường tải theo cả hai phía của điểm làm việc
tĩnh. Nếu tín hiệu vào lớn đáng kể, thì sẽ làm cho hoạt động của mạch chuyển vào vùng ohmic
(vùng tuyến tính) hoặc đến giới hạn như điện áp ra đạt tới điện áp nguồn cung cấp. Cả hai trạng
thái đó sẽ làm méo dạng tín hiệu ra.
b) Các kiểu mạch phân cực.
(*) Mạch phân cực cố định:
Hình 3.32a là mạch phân cực đơn giản nhất cho JFET kênh-n, được gọi là mạch phân cực cố
định, nó là một trong số cấu hình phân cực cho FET có thể được giải trực tiếp bằng cách dùng
phương pháp tính trực tiếp hay bằng phương pháp đồ thị. Mạch cho ở hình 3.32a bao gồm các
mức điện áp ac Vi và Vo, và các tụ ghép (C1 và C2). Các tụ ghép là “hở mạch” đối với tín hiệu dc
và có trở kháng thấp (thực chất là ngắn mạch) đối với tín hiệu ac. Điện trở RG để đảm bảo tín
hiệu vào Vi có tại lối vào của mạch khuyếch đại FET đối với tín hiệu ac.
Ở chế độ dc, ta có:
IG ≅ 0A và VRG = I G RG = 0 V.
Sụt áp qua RG bằng 0, cho phép thay thế RG bằng mạch tương đương như ở hình 3.32b, được vẽ
lại theo chế độ dc. Áp dụng định luật Kirchhoff’s theo điện áp của vòng mạch theo chiều kim
đồng hồ ở hình3.32b, ta có:
VGS = −VGG (3.54)
Do VGG là nguồn dc cố định, điện áp VGS có giá trị không đổi nên mạch có tên gọi là mạch phân
cực cố định.
Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s
đã biết ở phương trình (3.47):
2
⎛ V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VP ⎠
Do VGG là nguồn dc cố định, điện áp VGS có giá trị không đổi nên mạch có tên gọi là mạch phân
cực cố định.
Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s
đã biết ở phương trình (3.47):
2
⎛ V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VP ⎠
Phương pháp phân tích bằng đồ thị dựa vào đặc tuyến truyền đạt của FET. Bằng cách chọn các
giá trị của VGS tại các điểm, ta sẽ vẽ
được đặc tuyến truyền đạt, chẳng hạn,
chọn:
VGS = VP / 2, ta sẽ có dòng máng tương
ứng là: IDSS / 4. Quan hệ iD = f(vGS)
được vẽ như ở hình 3.33a.
Giá trị không đổi của VGS được vẽ
thành một đường dọc tại:
VGS = - VGG.
Tại điểm bất kỳ trên đường dọc, trị số
của VGS là - VGG và trị số của ID phải
được xác định theo đường dọc này.
Điểm giao chéo của hai đường là nghiệm chung của mạch - thường được xem như điểm làm
việc tĩnh [Quiescent operating point]. Trị số ID tĩnh được xác định bằng cách gióng đường ngang
từ điểm Q đến trục ID như ở hình 3.33b, đó chính là giá trị: I DQ trên đồ thị.
Điện áp máng-nguồn của mạch ra cùng được xác định bằng cách áp dụng định luật Kirchhoff’s
theo điện áp như sau:
+ VDS + IDRD - VDD = 0
và VDS = VDD - IDRD (3.55)
Theo mạch hình 3.32, ta có: VS = 0V (3.56)
VDS = VD - VS
hay VD = VDS (3.57)
Mặt khác, ta cũng có: VGS = VG - VS
hay VG = VGS (3.58)
Mạch phân cực cố định yêu cầu hai nguồn cung cấp, nên ít được sử dụng trong thực tế.
(**) Mạch tự phân cực [self-bias configuration].

Mạch tự phân cực loại trừ việc cần phải có hai nguồn cung cấp dc ở mạch phân cực cố định.
Việc điều khiển điện áp cổng-nguồn được xác định bằng điện áp trên điện trở RS được nối vào
cực nguồn như mạch ở hình 3.34a.
Ở chế độ dc, các tụ có thể được thay bằng “mạch hở” tương đương và điện trở RG được thay bởi
một ngắn mạch tương đương, vì IG = 0A. Dẫn đến mạch hình 3.34b cho chế độ dc.
Dòng qua RS là dòng nguồn IS, nhưng IS = ID nên ta có:
VRS = I D RS
Đối với vòng khép kín đã chỉ ở hình 3.34b, ta tìm được:
− VGS − VRS = 0 ⇒ VGS = −VRS
hay: VGS = - IDRS (3.59)
Lưu ý trong trường hợp này VGS là
một hàm số của dòng ra ID và có trị số
không phải là cố định như ở mạch
phân cực cố định.
Phương trình (3.59) được xác định
bằng cấu hình mạch và phương trình
Shockley’s sẽ cho mối liên hệ giữa
các đại lượng vào và ra của dụng cụ.
Cả hai phương trình liên quan hai biến
số như nhau nên sẽ cho phép tìm
nghiệm chung của chúng theo cả hai
cách: hoặc là tính trực tiếp hoặc bằng
đồ thị.
+ Phương pháp tính trực tiếp có thể nhận được đơn giản bằng cách thay thế biểu thức (3.59) vào
phương trình Shockley’s như sau:
2 2 2
⎛ V ⎞ ⎛ − I D RS ⎞ ⎛ I R ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ = I DSS ⎜⎜ 1 − ⎟⎟ = I DSS ⎜⎜ 1 + D S ⎟⎟
⎝ VP ⎠ ⎝ VP ⎠ ⎝ VP ⎠
Phương trình trên có thể nhận được ở dạng sau:
I D2 + K 1 I D + K 2 = 0
Giải phương trình bậc hai để có nghiệm thích hợp cho ID.
+ Phương pháp đồ thị yêu cầu trước hết là phải thiết lập đặc tuyến truyền đạt của dụng cụ như
cho ở hình 3.35a. Vì biểu thức (3.59) sẽ xác định một đường thẳng trên cùng một đồ thị, nên ta
phải tìm hai điểm trên đồ thị và vẽ đường thẳng qua hai điểm trên. Điều kiện rõ ràng nhất là áp
dụng ID = 0 A, ta sẽ có VGS = 0 V, tức là xác định được một điểm trên đường thẳng như ở hình
3.35a. Điểm thứ hai cho phương trình (3.59) yêu cầu chọn một giá trị của VGS (hoặc ID), giá trị
tương ứng của đại lượng còn lại được xác định bằng biểu thức (3.59). Khi có các giá trị của ID
và VGS tìm được ở trên, ta sẽ vẽ được đường thẳng có phương trình đường thẳng (3.59). Chẳng
hạn, giả sử ta chọn giá trị ID bằng một nửa giá trị dòng bão hòa, tức là:
I I R
I D = DSS suy ra: VGS = − I D RS = − DSS S
2 2
Kết quả là ta có điểm thứ hai cho đường thẳng vẽ như ở hình 3.35b. Đường thẳng xác định bằng
phương trình (3.59) sẽ cắt đặc tuyến truyền đạt của dụng cụ tại điểm tĩnh. Các giá trị của ID và
VGS tại điểm tĩnh đã được xác định sẽ được dùng để tìm các đại lượng khác. Giá trị của VDS có
thể được xác định bởi định luật Kirchhoff’s cho điện áp đối với mạch ra, ta có:
VRS + VDS + VR D − VDD = 0
và: VDS = VDD − VRS − VR D = VDD − I S RS − I D RD
hay VDS = VDD − I D (RS + RD ) (3.60)
Ngoài ra: VS = I D RS (3.61)
VG = 0 (3.62)
và VD = VDS + VS = VDD − VR D (3.63)
(***) Mạch phân cực theo kiểu phân áp:
Mạch phân cực theo kiểu phân áp cho ở hình 3.36a, và được vẽ lại ở hình 3.36b để phân tích dc.
Lưu ý rằng, tất các các tụ, kể cả tụ rẽ CS được thay bằng mạch hở tương đương. Ngoài ra, nguồn
VDD được tách ra thành hai nguồn như nhau để cho phép phân tách các vùng vào và vùng ra của
mạch. Do IG = 0A, nên theo định luật Kirchoff’s áp dụng cho nút dòng tại cực cổng ta có:
I R1 = I R2 ,và mạch tương đương nối tiếp ở phía trái của hình có thể được dùng để tìm giá trị
của VG. Điện áp VG bằng điện áp trên R2, có thể tìm được bằng cách dùng định luật phân áp:
RV
VG = 2 DD (3.64)
R1 + R2
Áp dụng định luật Kirchoff’s theo áp cho vòng mạch đã chỉ rõ ở hình 3.36b theo chiều kim đồng
hồ, sẽ có:
VG − VGS − VRS = 0 và VGS = VG − VRS
Thay VRS = I S RS = I D RS , ta sẽ có:

VGS = VG − I D RS (3.65)
Các đại lượng VG và RS là không đổi bởi cấu trúc mạch. Phương trình (3.65) vẫn là phương trình
của một đường thẳng nhưng điểm gốc đã bị dịch đi một khoảng trên trục ngang là VG,
như ở hình 3.37a, khi chọn giá trị dòng ID = 0mA.
VGS = VG I = 0 mA (3.66)
D
Đối với điểm thứ hai, cho VGS = 0V, thay vào phương trình (3.65) để tìm giá trị ID, ta có:
VG
ID = (3.67)
RS VGS = 0V
Qua hai điểm đã được xác định trên hai trục như trên ta sẽ vẽ được đường thẳng tương ứng với
phương trình (3.65). Điểm giao chéo của đường thẳng với đặc tuyến truyền đạt ở vùng bên trái
của trục dọc sẽ xác định điểm làm việc và các mức ID và VGS tương ứng.
Do điểm cắt trên trục dọc được xác định bởi ID = VG / RS và VG là không đổi bởi mạch vào, nên
khi tăng trị số của RS sẽ làm giảm mức dòng ID như mô tả ở hình 3.37b.
Rõ ràng là: Khi tăng trị số của RS, sẽ dẫn đến giá trị tĩnh của dòng ID giảm thấp và VGS sẽ có giá
trị âm hơn.
Một khi đã xác định được các trị số của I DQ và VGSQ thì việc phân tích mạch vẫn sẽ được tiếp
tục bằng cách tính các đại lượng cần thiết khác như sau:
VDS = VDD − I D (RD + RS ) (3.68)
VD = VDD − I D RD (3.69)
VS = I D RS (3.70)
VDD
I R1 = I R 2 = (3.71)
R1 + R2
- Ở các phần trên đây ta đã xét các mạch phân cực khác nhau cho JFET kênh-n, có thể phân tích
hoàn toàn tương tự ở chế độ dc cho mạch dùng MOSFET kiểu nghèo kênh-n.
Điểm khác biệt chính giữa hai loại ở chỗ: MOSFET kiểu nghèo kênh-n có thể có các điểm làm
việc với các giá trị dương của VGS và các mức ID vượt quá trị số IDSS.
Trong thực tế, đối với tất cả các cấu hình phân cực đã xét ở trên đều có thể được dùng để phân
tích nếu thay JFET bằng MOSFET kiểu nghèo.
- Đối với MOSFET kiểu tăng cường

thường có đặc tính truyền đạt hoàn toàn
khác với JFET và MOSFET kiểu nghèo
đã gặp ở trên, dẫn đến phương pháp giải
bằng đồ thị khác nhiều với các phần
trước. Ở MOSFET kiểu tăng cường
kênh-n, có dòng máng bằng 0, với các

mức điện áp cổng-nguồn thấp hơn so với
mức điện áp ngưỡng VTN ≡ VGS(Th) như
mô tả ở hình 3.38. Đối với các mức VGS
cao hơn so với VGS(Th), dòng máng được
xác định bởi:
ID =
Kn
(VGS − VGS ( Th ) )2 (3.72)
2
Thông thường, ở trang dữ liệu của FET có các thông số điển hình cho trị số điện áp ngưỡng và
mức dòng máng (ID(on)) tương ứng với mức VGS(on), nên hai điểm trung gian sẽ được xác định
như ở hình 3.38. Để vẽ toàn bộ đặc tuyến truyền đạt, ta phải xác định hằng số Kn của biểu thức
(3.72) từ các thông số đã cho ở trang dữ liệu của FET bằng cách thay thế vào phương trình
(3.72), ta có:
I D ( on ) = n (VGS ( on ) − VGS ( Th ) )
K 2
2
2 I D ( on )
và Kn = (3.73)
(VGS ( on ) − VGS ( Th ) )2
Khi Kn đã được xác định thì các mức khác của ID có thể được xác định để chọn các giá trị của
VGS, chẳng hạn như các điểm I D1 và I D2 như trên hình 3.38.
(*) Mạch phân cực có hồi tiếp âm cho MOSFET kiểu tăng cường.
Mạch phân cực thông dụng cho MOSFET kiểu tăng cường được cho ở hình 3.39a. Điện trở RG
sẽ mang một điện áp lớn thích hợp đến cổng để điều khiển MOSFET “dẫn” [on]. Vì IG = 0mA
và VRG = 0 V, nên mạch tương đương dc cho ở hình 3.39b. Do có kết nối trực tiếp giữa cực
máng và cực cổng, nên ta có: VD = VG.
và VDS = VGS (3.74)
Đối với mạch ra, ta có: VDS = VDD - IDRD , thay (3.74), phương trình trở thành:
VGS = VDD − I D RD (3.75)
Phương trình (3.75) là phương trình đường thẳng, cho phép xác định qua hai điểm trên hai trục
của đồ thi. Thay ID = 0mA vào phương trình (3.75), ta có:
VGS = VDD I = 0 mA (3.76)
D
Thay thế VGS = 0V vào phương trình (3.75), ta có:

VDD
ID = (3.77)
RD VGS = 0V
Các đặc tuyến được xác định bởi phương trình (3.72) và (3.75) được vẽ ở hình 3.39c. Và giao
chéo của hai đặc tuyến là điểm làm việc yêu cầu.
(**) Mạch phân cực kiểu phân áp cho MOSFET kiểu tăng cường.
Mạch phân cực thông dụng thứ hai đối với MOSFET kiểu tăng cường cho ở hình 3.40. Vì
I G = 0 mA, nên ta có:
R2VDÂ
VG = (3.78)
R1 + R2
Áp dụng định luật Kirchoff’s theo áp cho vòng mạch chỉ ở hình 3.40, ta có:
+ VG − VGS − VRG = 0 và VGS = VG − VRS
Và VGS = VG − I D RS (3.79)
Đối với mạch ra: VRS + VDS + VR D − VDD = 0 và VDS = VDD − VRS − VR D
hay: VDS = VDD − I D ( RS + RD ) (3.80)
Khi có các đặc tuyến của ID theo VGS và phương trình (3.79), ta có thể vẽ hai đặc tuyến trên cùng
một đồ thị và lời giải được xác định tại điểm giao nhau của chúng. Với các trị số của I DQ và
VGSQ đã biết, ta có thể xác định được toàn bộ các đại lượng còn lại của mạch, như VDS, VD và VS.
c) Chọn điểm làm việc.
Ở các họ đặc tuyến ra của FET thường được chia thành hai vùng: vùng tuyến tính (vùng ohmic ≡
vùng thuần trở) và vùng bão hòa. Trong thực tế, khi sử dụng FET trong mạch khuyếch đại
thường tránh các vùng làm việc ngoài vùng bão hòa, như chỉ ở hình 3.41.
Vùng A là vùng ohmic không được sử
dụng vì ở vùng này dòng máng phụ
thuộc nhiều vào điện áp máng. Khi thiết
kế một mạch khuyếch đại tuyến tính, ta
mong muốn dòng máng được điều
khiển bằng tín hiệu vào mà không bằng
điện áp ngang qua FET.
Vùng B có thể tạo nên bởi hai yếu tố
tùy thuộc vào loại FET được sử dụng.
Đối với tất các các dụng cụ đều có giá
trị dòng máng cho phép lớn nhất trước
khi dụng cụ bị đánh thủng, khi thiết kế
phải đảm bảo rằng dụng cụ không hoạt
Hinh 3.41:
động ở vùng này. Đối với các JFET cũng có giới hạn bắt buộc là không được phân cực thuận
tiếp giáp cổng. Một trong những giới hạn bắt buộc khác là cần phải hạn chế dòng máng hoặc
điện áp cổng lớn nhất có thể được sử dụng.
Vùng C là vùng điện áp đánh thủng của FET, nếu vượt quá giá trị điện áp đánh thủng, với thời
gian đủ lâu sẽ rất nguy hiểm cho dụng cụ. Cuối cùng, vùng cấm thứ tư được khống chế bởi các
điều kiện tiêu tán công suất. Công suất được tiêu tán ở FET được cho bởi tích của dòng điện
máng và điện áp máng (vì dòng cổng là không đáng kể) và dẫn đến phát sinh nhiệt năng. Nhiệt
năng này sẽ làm cho nhiệt độ của dụng cụ tăng lên nên hoạt động của dụng cụ phải được hạn chế
bằng nhiệt độ cho phép của tiếp giáp. Vùng làm việc thỏa mãn các điều kiện tiêu tán công suất
được giới hạn bởi đường hyperbola (tức là vị trí các điểm mà khi đó dòng nhân với điện áp bằng
một hằng số) như mô tả bởi vùng D trên hình 3.41.
Khi chọn điểm làm việc cho mạch khuyếch đại, phải đảm bảo mỗi transistor được giữ trong
phạm vi các giới hạn an toàn và trong phạm vi vùng làm việc định mức của nó. Điều này thường
yêu cầu điện áp cung cấp thấp hơn so với điện áp đánh thủng của dụng cụ, cũng như giá trị dòng
máng và các giới hạn về công suất lớn nhất không bị vi phạm.
Đế có dao động điện áp lớn nhất thì điểm làm việc thường được đặt gần giữa đường tải như ở
hình 3.41, điều này cho phép truyền tín hiệu vào lớn nhất trước khi tín hiệu ra méo dạng.
Ví dụ 3.3: Hãy thiết kế mạch phân cực của một bộ
khuyếch đại cho JFET kênh-n 2N5486 bằng cách sử
dụng đặc tuyến truyền đạt của dụng cụ và bằng cách
tính trực tiếp. Biết VP = - 6V và IDSS = 8mA; nguồn sử
dụng VDD = 15V và điện trở tải RL = 2,5kΩ; mạch
khuyếch đại có điện áp ra tĩnh là 10V.
Giải: Mạch khuyếch đại thích hợp được cho như hình
vẽ bên,
Từ biểu thức (3.47) ta biết rằng:
2
⎛ v ⎞
i D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VP ⎠
bằng cách dùng các số liệu đã cho
đối với VP và IDSS, ta có thể vẽ đặc
tuyến truyền đạt như sau:
Điện áp ra tĩnh Vo (Q) được cho bởi,
Vo(Q) = VDD - VL
Trong đó VL là sụt áp trên điện trở
tải RL.
Vì vậy, giá trị cần thiết của VL được
cho bởi:
VL = VDD- Vo(Q) = 15-10 = 5V.
Và dòng máng tĩnh yêu cầu là:
VL 5V
I D( Q ) = = = 2 mA
RL 2 ,5 kΩ
Từ đặc tuyến truyền đạt, giá trị này của dòng máng sẽ tương ứng với một giá trị điện áp
cổng-nguồn là -3V.
Do cổng nối đất nên điện áp cổng-nguồn phải nhận được bằng sụt áp trên RS là +3V.
Do đó , trị số của RS sẽ là:
V 3V
RS = GS = = 1,5 kΩ
ID 2 mA
Giá trị của RG thường chọn khoảng 470kΩ là thích hợp để cần có điện áp phân cực
cổng là 0V. RG thường được chọn để có một trở kháng vào cao, nhưng không phải quá
cao làm cho sụt áp tạo nên bởi các ảnh hưởng của dòng cổng (một vài nanoampere) trở
nên đáng kể.
Ta cũng có thể sử dụng phương pháp tính trực tiếp để có kết quả như đã sử dụng
phương pháp đồ thị ở trên.
Như trên, ta đã có giá trị dòng máng là:
VoQ 5V
I DQ = = = 2 mA
RL 2 ,5 kΩ
Từ phương trình Shockley’s (3.47):
( ) = −3 V.
2
⎛ V ⎞ ⎛ ID ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ suy ra: VGS = VP ⎜⎜ 1 − ⎟ = −6 1 −
⎟
2
8
⎝ VP ⎠ ⎝ I DSS ⎠
Và tìm được giá trị của RS = 1,5 kΩ Như đã xác định theo phương pháp đồ thị.
3.7 MỘT SỐ ỨNG DỤNG CỦA TRANSISTOR HIỆU ỨNG TRƯỜNG.
a) Các mạch khuyếch đại bằng FET.
FET được dùng rộng rãi trong các bộ khuyếch đại yêu cầu tạp âm thấp và có điện trở vào cao.
Cả hai loại FET kênh-n và kênh-p đều được dùng nhưng để đơn giản, ta xét các mạch dùng các
mạch khuyếch đại dùng FET kênh-n.
Việc thiết kế các bộ khuyếch đại dựa vào FET phải thỏa mãn cả điều kiện dc và điều kiện tín
hiệu nhỏ. Hình 3.42 là mạch khuyếch đại đơn giản dùng MOSFET và JFET, trong đó mạch chỉ
đơn giản gồm một transistor, một tải điện trở và một mạch phân cực. Sự khác nhau giữa các
mạch trên xuất phát từ yêu cầu phân cực khác nhau của mỗi loại transistor.
Tất cả các kiểu phân cực cho mạch khuyếnch đại dùng FET trên, có thể mô tả phù hợp bởi mạch
cho ở hình 3.30 đã xét ở mục 3.6a, chỉ cần chọn lựa các giá trị điện áp cung cấp VGG thích hợp
cho cổng. Khi sử dụng các dụng cụ kênh-n, thì điện áp này phải dương đối với các MOSFET
tăng cường, âm đối với các JFET, và thường bằng 0 đối với các MOSFET nghèo [DE
MOSFET]. Đối với các dụng cụ kênh-p, thì cực tính của các điện áp trên là ngược lại.
Trở lại với mạch hình 3.30, tín hiệu vào được đặt giữa cực cổng và cực nguồn của FET, và tín
hiệu ra là được lấy giữa cực máng và cực nguồn, vì vậy cực nguồn là cực chung giữa mạch vào
và mạch ra, nên các bộ khuyếch đại có dạng thông dụng này được gọi là bộ khuyếch đại nguồn
chung [common-source amplifiers]. Ví dụ, các mạch ở hình 3.42 trên là các mạch khuyếch đại
nguồn chung.
Mặc dù mạch hình 3.30 có thể thực hiện được, nhưng nó thường bất tiện khi phải dùng riêng rẽ
nguồn cung cấp cho cổng. Thông thường, điện áp phân cực nhận được chỉ từ một nguồn cung
cấp chung cho cả mạch phân cực cổng và mạch máng-nguồn. Đối với DE MOSFET, điện áp
phân cực thường bằng 0 Volt, có thể nhận được đơn giản bằng cách nối điện trở RG xuống đất
[ground] như ở hình 3.42a. Mạch phân cực đối với MOSFET tăng cường phức tạp hơn một chút,
do đòi hỏi điện áp phân cực khác 0V. Tuy vậy, do điện áp phân cực yêu cầu nằm trong khoảng
giữa điện áp cung cấp ở cực máng VDD và điện áp cung cấp ở cực nguồn VSS, nên điện áp phân
cực có thể nhận được một cách dễ dàng bằng cách dùng mạch điện trở dưới dạng cầu phân áp
như ở hình 3.42b. Đối với JFET, điện áp phân cực sẽ được trích ra ở đường nguồn cung cấp vào
cực máng và cực nguồn. Trong trường hợp này, mạch phân cực thường sử dụng điện trở nối vào
cực nguồn (gọi là điện trở nguồn) như ở hình 3.42c. Dòng điện ra cực nguồn sẽ chảy qua điện
trở nguồn tạo ra sụt áp trên điện trở nguồn, làm cho điện áp trên cực nguồn cao hơn VSS, nếu nối
một điện trở cổng với VSS thì cực cổng sẽ được phân cực với điện áp bằng sụt áp trên điện trở RS,
và cực tính điện áp ngược lại đối với cực nguồn. Kỹ thuật phân cực này được gọi là phân cực tự
động.
Mạch tương đương tín hiệu nhỏ cho một bộ khuyếch đại bằng FET ở hình 3.30 được mô tả ở
hình 3.43. Khi có mạch tương đương tín hiệu nhỏ của bộ khuyếch đại bằng FET, ta có thể xác
định được hệ số khuyếch đại điện áp tín hiệu nhỏ. Từ hình 3.43, rõ ràng là, nếu bỏ qua ảnh
hưởng của điện dung vào C, thì điện áp trên cực cổng của FET cũng chính là điện áp tại lối vào
vi.
Điện áp ra được xác định bởi nguồn phát dòng và điện trở tương đương của hai nhánh mắc song
song là điện trở máng tín hiệu nhỏ rD và điện trở tải RL. Do vậy, điện áp ra của mạch khuyếch
đại sẽ là:
v o = − gm vGS (rD // RL ) = − gm vi (rD // RL ) Î o = − gm (rD // RL )
v
vi
Dấu trừ trong biểu thức cho biết điện áp ra sẽ giảm xuống khi dòng ra tăng, do điện áp ra thay
đổi ngược với điện áp vào, nên đây là một bộ khuyếch đại đảo.
Hệ số khuyếch đại điện áp được xác định đơn giản bằng tích của hệ số điện dẫn gm của FET và
điện trở tương đương của hai nhánh song song rD và RL.
v r R
Hệ số khuyếch đại điện áp = o = − g m D L (3.81)
vi rD + RL
Chúng ta cũng dễ dàng xác định điện trở vào tín hiệu nhỏ và điện trở ra tín hiệu nhỏ của bộ
khuyếch đại từ mạch tương đương. Điện trở vào đơn giản bằng với điện trở cổng RG. Bởi vì điện
trở vào của FET rất cao nên điện trở cổng có thể thường được chọn cao cần thiết để phù hợp với
ứng dụng cụ thể. Điện trở ra được cho bởi hai nhánh song song rD và RL.
Điện trở vào và điện trở ra được tính từ mạch tương đương tín hiệu nhỏ nên được gọi là điện trở
tín hiệu nhỏ, nghĩa là nó là quan hệ giữa các điện áp tín hiệu nhỏ và các dòng điện tín hiệu nhỏ.
Các điện trở tín hiệu nhỏ không liên quan đến các điện áp dc và dòng điện dc trong mạch.
Ví dụ 3.4: Xác định hệ số khuyếch đại điện áp tín hiệu nhỏ, điện trở vào và điện trở ra
của một bộ khuyếch đại bằng FET như hình (a) dưới đây,
biết rằng: rD = 100 kΩ và gm = 2 ms.
Giải: Bước đầu tiên là xác định mạch tương đương tín hiệu nhỏ của bộ khuyếch đại.
Dựa vào mô hình tương đương của FET, dễ dàng xác định được mạch tương đương cho
bộ khuyếch đại như ở hình (b).
Rõ ràng từ mạch tương đương, ta có:
100 x 10 3 2 x 10 3
= − gm (rD // RL ) = − g m D L = −2 x 10 − 3
vo r R
= −3 ,9
vi rD + RL 100 x 10 3 + 2 x 10 3
Dấu trừ cho biết đây là mạch khuyếch đại đảo. Điện trở vào của mạch tín hiệu nhỏ chỉ
đơn giản là RG, và vì vậy:
ri = RG = 1MΩ
(a) (b)
Điện trở ra của mạch tín hiệu nhỏ được cho bởi:
rR 100 x 10 3 2 x 10 3
ro = rd // RL = d L = ≈ 2 ,0 kΩ
rd + RL 100 x 10 3 + 2 x 10 3
Ví dụ này xét mạch dùng DE MOSFET kênh-n, thực hiện tính toán tương tự đối với mạch
dùng linh kiện kiểu khác của FET.
Giá trị điển hình cho điện trở máng tín hiệu nhỏ rd nằm trong khoảng 50 đến 100 kΩ; điện trở
này thông thường lớn hơn nhiều so với điện trở tải RL, nên trong trường hợp này ảnh hưởng của
rd thường được bỏ qua, và hệ số khuyếch đại có thể được xấp xỉ bằng biểu thức:
vo
≈ − g m RL
vi
Rõ ràng là bằng cách thay đổi giá trị của RL thì ta sẽ thay đổi được hệ số khuyếch đại của mạch
khuyếch đại ở chế độ tín hiệu nhỏ, nhưng phải lưu ý rằng điều này cũng sẽ ảnh hưởng đến dòng
một chiều chảy trong FET.
hiệu nhỏ. Các điện trở tín hiệu nhỏ không liên quan đến các điện áp dc và dòng điện dc trong
mạch.
Ví dụ 3.4: Xác định hệ số khuyếch đại điện áp tín hiệu nhỏ, điện trở vào và điện trở ra
của một bộ khuyếch đại bằng FET như hình (a) dưới đây, biết rằng: rD = 100 kΩ và gm
= 2 ms.
Giải: Bước đầu tiên là xác định mạch tương đương tín hiệu nhỏ của bộ khuyếch đại.
Dựa vào mô hình tương đương của FET, dễ dàng xác định được mạch tương đương cho
bộ khuyếch đại như ở hình (b).
Từ mạch tương đương, ta có:
100 x 10 3 2 x 10 3
= − gm (rD // RL ) = − g m D L = −2 x 10 − 3
vo r R
= −3 ,9
vi rD + RL 100 x 10 3 + 2 x 10 3
Dấu trừ cho biết đây là mạch khuyếch đại đảo. Điện trở vào của mạch tín hiệu nhỏ chỉ
đơn giản là RG, và vì vậy:
ri = RG = 1MΩ
Điện trở ra của mạch tín hiệu nhỏ được cho bởi:
rR 100 x 10 3 2 x 10 3
ro = rd // RL = d L = ≈ 2 ,0 kΩ
rd + RL 100 x 10 3 + 2 x 10 3
Ví dụ này xét mạch dùng DE MOSFET kênh-n, thực hiện tính toán tương tự đối với mạch
dùng linh kiện kiểu khác của FET.
Giá trị điển hình cho điện trở máng tín hiệu nhỏ rd nằm trong khoảng 50 đến 100 kΩ; điện trở
này thông thường lớn hơn nhiều so với điện trở tải RL, nên trong trường hợp này ảnh hưởng của
(a) (b)
rd thường được bỏ qua, và hệ số khuyếch đại có thể được xấp xỉ bằng biểu thức:
vo
≈ − gm RL
vi
Rõ ràng là bằng cách thay đổi giá trị của RL thì ta sẽ thay đổi được hệ số khuyếch đại của mạch
khuyếch đại ở chế độ tín hiệu nhỏ, nhưng phải lưu ý rằng điều này cũng sẽ ảnh hưởng đến dòng
một chiều (dc) chảy trong FET.
b) Mạch khuyếch đại lặp lại cực nguồn [ Source follower amplifier ].
Ở trên ta đã xét các mạch khuyếch đại Nguồn-chung. Một số cấu hình khuyếch đại khác được
dùng rộng rãi là mạch ở hình 3.44. Trong các mạch đó, cực máng là chung cho cả mạch vào và
mạch ra (lưu ý rằng, VDD là kết nối hiệu dụng với đất đối với các tín hiệu nhỏ, tức là được xem
như ngắn mạch nguồn đối với tín hiệu ac). Do đó, các mạch trên được gọi là các mạch khuyếch
đại máng-chung.
Từ định nghĩa của gm, ta có:
Î iD = gm vGS = gm (vG − v S )
iD
gm =
vGS
Vì điện áp tại cực nguồn vS được cho bởi: vS = RSid , nên suy ra:
RS g m 1
vS = vG = vG
1 + RS g m 1
+1
RS g m
Nếu 1/ RSgm << 1, suy ra vS ≈ vG. Nói cách khác, điện áp cực nguồn (điện áp ra) có khuynh
hướng lặp lại giá trị điện áp cổng (điện áp vào). Vì lý do này mà các mạch trên thường được gọi
là mạch lặp lại nguồn [source followers]; khi đó tín hiệu ra “lặp lại” tín hiệu vào, nên các mạch
loại này là mạch khuyếch đại không đảo.
Do tín hiệu ra của mạch lặp lại nguồn rất gần giống như tín hiệu vào, nên hệ số khuyếch đại của
mạch khuyếch đại là vo / vi xấp xỉ bằng đơn vị. Trong nhiều trường hợp, các mạch được sử dụng
vì điện trở vào của chúng rất cao và điện trở ra của mạch tương đối thấp. Điện trở vào được xác
định bởi điện trở cổng RG,và điện trở ra được xác định bằng những đặc tính của FET. Để xác
định điện trở ra của mạch, cần phải biết điện áp ra vS sẽ thay đổi theo dòng ra iS, như thế nào,
khi không có bất kỳ sự thay đổi nào ở lối vào.Vì vậy, điện trở ra của mạch ro là tỷ số vS / iS, với
vG = 0.
Như ở trên ta đã có: i D = g m vGS = g m (vG − v S ) , thay thế vG = 0, ta có:
i D = g m vGS = g m (0 − v S )
Do dòng cổng là không đáng kể, nên giá trị của dòng nguồn bằng giá trị của dòng máng. Nhưng
các dòng này được xét theo chiều quy ước là chảy vào dụng cụ và do đó, iS = - iD.
v 1
Vì vậy: iS = − i D = g m v S và rD = S =
iS gm
Vì gm biến đổi theo dòng máng, nên điện trở ra cũng sẽ thay đổi theo dòng máng, nhưng giá trị
điển hình của điện trở ra là vài trăm ohm đối với dòng là vài trăm miliampere.
Các mạch lặp lại nguồn có giá trị điện trở vào không thấp như mạch lặp lại emitter dùng
transistor bipolar (sẽ xét ở chương tiếp theo), với điện trở vào rất cao của mạch lặp lại nguồn,
làm cho mạch được sử dụng nhiều, như ở các bộ khuyếch đại đệm, có hệ số khuyếch đại bằng
đơn vị.
c) Mạch khuyếch đại vi sai.
Các mạch khuyếch đại vi sai là mạch có thể tạo một tín hiệu ra tỷ lệ với sự khác biệt giữa hai tín
hiệu vào và có khả năng loại bỏ các tín hiệu cùng pha ở cả hai lối vào, đặc tính sau được xem
như sự khử bỏ tín hiệu cùng pha [common-mode rejection].
Hình 3.45a, là dạng thông thường của mạch khuyếch đại vi sai thường được dùng ở các tầng vào
của các bộ khuyếch đại thuật toán.
Hai mạch khuyếch đại FET được phân chia một điện trở nguồn chung RS, và các điện trở cổng
và máng của mỗi mạch có các giá trị bằng nhau. Các FET được chọn có đặc tính như nhau để
mạch có tính đối xứng. Mạch có hai đầu vào v1 và v2, và hai đầu ra v3 và v4. Sơ đồ tương đương
ở chế độ tín hiệu nhỏ của mạch khuyếch đại vi sai cho ở hình 3.45b.
Điện áp vào và điện áp ra được đo với điểm tham chiếu chung (đất). Các điện trở cổng thường
được chọn lớn để ít ảnh hưởng lên hoạt động của mạch và hơn nữa là để thiết lập các điều kiện
phân cực dc thích hợp cho FET, do vậy các điện trở cổng được bỏ qua trong mạch tương đương
tín hiệu nhỏ. Với giả thiết rằng các linh kiện trong mạch là đối xứng nhau, để có điện dẫn gm và
điện trở máng rd của cả hai mạch là bằng nhau.
Do điện áp vào v1 và v2 được đo đối với đất, nên điện áp đặt ngang qua tiếp giáp cổng-nguồn của
mỗi FET là:
vGS 1 = v1 − v S và vGS 2 = v 2 − v S
Từ định luật Kirchhoff’s, ta thấy rằng: Tổng các dòng điện chảy vào một nút nào đó của mạch
bằng 0.
Áp dụng nguyên tắc trên cho một số điểm trong mạch tương đương, ta có các phương trình đồng
thời như sau:
Xét tại điểm P1 ta có:
g m vGS 1 +
(v 3 − v S ) + g +
(v 4 − v S ) − vS
=0
m vGS 2
rd rd RS
Thay thế vGS1 và vGS2 đã có ở trên, ta có:
(v − v S ) + g (v − v ) + (v 4 − v S ) − v S = 0
g m (v 1 − v S ) + 3 (3.82)
m 2 S
rd rd RS
Áp dụng cho điểm P2 ta có:
v3 v v
+ 4 + S =0 (3.83)
RD RD RS
Và tại điểm P3 ta có:
v 3 (v 3 − v S )
+ + g m (v1 − v S ) = 0 (3.84)
RD rd
Từ các phương trình trên, ta có thể suy ra biểu thức cho các điện áp ra của mạch v3 và v4 theo
các số hạng của hai đầu vào, nhưng việc giải khá phức tạp. Từ phương trình (3.83), ta giả sử
rằng số hạng vS/ RS là rất nhỏ vì vậy, ảnh hưởng của số hạng trên có thể bỏ qua; tương đương
với dòng tín hiệu nhỏ chảy qua điện trở nguồn RS không đổi, tức là làm việc như một nguồn
dòng hằng.
Nếu bỏ qua số hạng vS/ RS, thì phương trình (3.83) trở thành:
v3 v
+ 4 =0 (3.85)
RD RD
suy ra: v3 = - v4.
Kết hợp kết quả trên với các phương trình (3.82) và (3.84), ta nhận được biểu thức cho các tín
hiệu ra:
− gm
v 3 = − v 4 = (v1 − v 2 ) (3.86)
⎛1 1 ⎞
2⎜⎜ + ⎟⎟
⎝ rd RD ⎠
Như vậy, các tín hiệu ra là bằng nhau và ngược chiều cực tính và giá trị của chúng được xác
định bằng sự chênh lệch giữa các tín hiệu ở hai lối vào, nên gọi là bộ khuyếch đại vi sai.
Điện áp ra vi sai của mạch trên vo được cho bằng v3 - v4 và vì v3 và v4 là bằng nhau và ngược
dấu, nên hệ số khuyếch đại của mạch có dạng đơn giản:
v v − v4 − gm
Hệ số khuyếch đại điện áp vi sai = o = 3 =
vi v1 − v 2 ⎛ 1 1 ⎞
⎜⎜ + ⎟⎟
⎝ rd RD ⎠
Lưu ý phần đã xét ở trên (mục 3.7a) thấy rằng: rd thường lớn hơn nhiều so với RD nên ta có thể
đơn giản biểu thức trên:
Hệ số khuyếch đại điện áp vi sai ≈ - gmRD
có dạng tương tự biểu thức đơn giản của bộ khuyếch đại FET đã xét ở phần trước.
d) FET như một nguồn dòng hằng.
FET có thể xem như một nguồn dòng không đổi với điều kiện là điện áp máng-nguồn lớn hơn
điện áp thắt, dòng máng của FET sẽ được điều khiển bởi điện áp cổng-nguồn. Do vậy, một
nguồn dòng hằng rất đơn giản có thể được tạo
thành dễ dàng khi áp dụng một điện áp không đỗi
đến cực cổng. Đối với JFET và DE MOSFET, các
dạng đơn giản nhất của mạch nguồn dòng hằng cho
ở hình 3.46a và 3.46b. Ở các mạch này, chỉ kết nối
đơn giản cực cổng với cực nguồn để cho dòng
máng bằng IDSS, dòng điện tạo thành bởi các mạch
như vậy được xác định bằng các đặc tính của dụng
cụ và thường có giá trị trong khoảng 1mA đến 5
mA. Đã xuất hiện các ‘ nguồn dòng hằng ‘ thường
là các FET đơn, với chân nguồn và chân cổng của
FET được kết nối bên trong để tạo thành các dụng cụ hai chân, có các mức dòng khác nhau.
Người ta cũng chế tạo các nguồn dòng hằng có khả năng thay đổi mức dòng bằng cách sử dụng
kỹ thuật phân cực tự động như mạch cho ở hình 3.46c. Dòng điện chảy qua dụng cụ sẽ tạo nên
một sụt áp trên điện trở, tức là phát sinh một điện áp phân cực giữa cổng và nguồn. Trị số của
điện trở này được hiệu chỉnh để tạo ra dòng điện hằng tùy yêu cầu của người sử dụng. Các
nguồn dòng hằng bằng FET thường được dùng để tạo ra nguồn dòng cho các mạch khuyếch đại
vi sai, chẳng hạn như mạch ở hình 3.47.
e) FET như một điện trở được điều khiển bằng điện áp.
Từ họ đặc tuyến ra (đặc tuyến dòng máng) của FET, rõ ràng là: Đối với các giá trị nhỏ của điện
áp máng-nguồn, các FET có đặc tính được mô tả như một điện trở thuần [ohmic], bởi vì dòng
máng tăng một cách tuyến tính theo điện áp máng. Giá trị của điện trở hiệu dụng (tương ứng với
độ dốc của các đặc tuyến ra) được điều khiển bằng điện áp cổng. Điều này cho phép FET được
sử dụng như một điện trở được điều khiển bằng điện áp (VCR) [voltage controlled resistance].
Các giá trị điện trở có thể được tạo ra sẽ thay đỗi từ một vài chục Ω [ohm] (hoặc thấp hơn đối
với FET công suất) lên đến một vài GΩ (1 GΩ = 1000 MΩ).
Ứng dụng thông thường của mạch này trong phạm vi các mạch điều khiển hệ số khuyếch đại tự
động [automatic gain control circuits]. Khi đó điện áp điều khiển điện trở được lấy từ mạch phân
áp với một điện trở cố định để tạo thành một bộ suy giảm được điều khiển bằng điện áp [voltage
controlled attenuator] như mạch cho ở hình 3.48.
Mạch suy giảm được dùng trong đường hồi tiếp âm của
bộ khuyếch đại để làm thay đổi hệ số khuyếch đại của
mạch. Điện áp cung cấp cho FET để điều khiển điện trở
của mạch suy giảm là được trích từ tín hiệu ra của mạch
khuyếch đại và được bố trí sao cho nếu biên độ điện áp ra
tăng, thì lượng hồi tiếp âm tăng, dẫn đến làm giảm hệ số
khuyếch đại của bộ khuyếch đại. Điều này cho phép duy
trì biên độ ra tại một giá trị không đổi nào đó độc lập với
biên độ của tín hiệu vào. Kỹ thuật này thường được sử
dụng, ví dụ như: giữ âm lượng của một máy thu radio
không đổi, ngay khi cường độ của tín hiệu radio luôn
thay đổi.
Một ứng dụng khác của các bộ suy giảm được điều khiển
bằng điện áp là trong việc chế tạo các bộ dao động, mà
trong đó mạch điều khiển hệ số khuyếch đại tự động
dùng để ổn định hệ số khuyếch đại của bộ dao động mà
không làm méo dạng tín hiệu ra.
Các mạch suy giảm được điều khiển bằng điện áp có thể được sử dụng với các tín hiệu vào DC
hay AC, do FET là dụng cụ có tính đối xứng trong nguyên tắc làm việc của nó (mặc dù đặc tính
của các FET đối với các tín hiệu vào có cực tính khác nhau thường rất khác nhau), nhưng để
tránh gây méo dạng thì biên độ của tín hiệu vào cần phải được hạn chế ở một vài chục milivolts.
g) FET như một chuyển mạch tương tự.
Bằng cách đặt một điện áp thích hợp đến cực cổng của FET, ta có thể biến đổi điện trở máng-
nguồn hiệu dụng từ vài chục ohm hay thấp hơn (ngắn mạch một cách hiệu dụng trong nhiều ứng
dụng) đến một giá trị cao, tức là có thể xem mạch hầu như là hở mạch. Điện trở của FET ở hai
trạng thái như trên được gọi là điện trở dẫn [ON resistance] và điện trở ngưng [OFF resistance].
Khả năng chuyển dụng cụ từ ‘ Dẫn’ [ON] sang ‘Ngưng’ [OFF] theo phương pháp này sẽ cho
phép FET được sử dụng như một chuyển
mạch, như hình 3.49.
Hình 3.49a là chuyển mạch nối tiếp
dùng JFET. MOSFET có thể được sử
dụng theo cách tương tự. Khi FET được
chuyển sang Dẫn [ON] thì điện trở giữa
lối vào và lối ra của mạch rất nhỏ, bằng
điện trở ON của FET, dụng cụ được xem
như ngắn mạch. Khi FET chuyển sang
Ngưng [OFF] thì điện trở giữa lối vào và
lối ra của mạch sẽ bằng với điện trở OFF
của FET.
Do có nhiều khoảng giá trị khác nhau giữa điện trở ON và OFF, nên FET thường được dùng như
một chuyển mạch rất hiệu quả.
Hình 3.49b mô tả FET được sử dụng ở mạch song song. Ở đây điện trở nối tiếp R được chọn lớn
so với RON , và nhỏ so với ROFF. Bộ phân áp sẽ tạo nên một điện áp ra gần bằng Vi khi dụng cụ
chuyển sang OFF, và gần bằng không khi dụng cụ chuyển sang ON.
Khi dùng FET như các chuyển mạch tương tự, cần phải đảm bảo các điều kiện làm việc thích
hợp cho dụng cụ. Chủ yếu đảm bảo không được vượt quá điện áp đánh thủng của cổng, nhưng
cũng cần phải đảm bảo điện áp thích hợp ở cổng để dụng cụ làm việc theo cả hai trạng thái: Dẫn
hoàn toàn hoặc Ngưng hoàn toàn. Đối với MOSFET kênh-n, thì cổng có thể lấy điện áp dương
lớn hơn để chuyển dụng cụ sang Dẫn [ON], và phải có điện áp
âm so với điện áp vào để chuyển dụng cụ sang Ngưng [OFF].
Đối với JFET trạng thái hơi khác với MOSFET, đặc biệt khi sử
dụng ở các mạch nối tiếp, vì tiếp giáp cổng của JFET cần phải
không được phân cực thuận. Mạch dùng cho JFET cho ở hình
3.50. Khi điện áp chuyển mạch VS dương hơn so với điện áp
vào Vi thì diode sẽ được phân cực ngược và điện áp cổng sẽ
bằng với Vi do điện trở R, sẽ chuyển FET sang ON. Nếu VS có
giá trị âm thì diode sẽ dẫn và đưa điện áp âm vào cổng so với
nguồn và chuyển FET về OFF.
h) FET như một chuyển mạch số.
Ngoài ứng dụng FET làm chuyển mạch tương tự, các FET
(riêng các MOSFET) được sử dụng rộng rãi trong các ứng
dụng số. Trong đó, các mạch thường theo hai trạng thái hay
nhị phân [binary], trong các mạch số, tất cả các tín hiệu đều
được quy về một trong hai dải điện áp, một dải điện áp biểu diễn trạng thái thứ nhất (ví dụ trạng
thái ON), và dải điện áp khác biểu diễn trạng thái thứ hai (ví dụ trạng thái OFF). Các khoảng
điện áp này thường được xem như mức ‘logic 1’ và ‘logic 0’. Trong các mạch dùng MOSFET
thì thường đối với các mức điện áp gần bằng 0 sẽ tương đương với một mức logic 0, và đối với
các điện áp gần bằng điện áp dương của nguồn cung cấp sẽ tương đương với mức logic 1.
Một mạch logic đơn giản nhất là bộ đảo logic [logical inverter] cần cho việc tạo ra một điện áp
tương ứng với mức logic 1 nếu đầu vào tương ứng với mức logic 0, và ngược lại. Mạch đảo đơn
giản để thực hiện chức năng này cho ở hình 3.51a. Mạch sử dụng một MOSFET tăng cường
kênh-n và một điện trở. Khi được dùng như một mạch đảo logic, thì điện áp vào sẽ thay đổi theo
cả hai hướng: gần bằng 0 (mức logic 0) hoặc gần bằng điện áp nguồn VDD (mức logic 1). Khi
điện áp vào gần bằng 0 V, thì MOSFET tăng cường sẽ được chuyển về ngưng dẫn [OFF] (vì
dụng cụ cần phải có điện áp dương đặt trên cổng để tạo ra kênh dẫn giữa vùng máng và vùng
nguồn), vì vậy dòng máng là không đáng kể, tức là không có sụt áp trên điện trở R, do đó điện
áp ra gần bằng với điện áp nguồn cung cấp
VDD (mức logic 1). Khi điện áp vào gần
bằng với điện áp nguồn cung cấp, thì
MOSFET sẽ được chuyển sang dẫn [ON]
và có dòng chảy qua điện trở R, điện áp ra
giảm gần bằng với mức đất chung (mức
logic 0). Như vậy, khi điện áp lối vào cao
thì sẽ có điện áp lối ra thấp và ngược lại
nên mạch có chức năng của một bộ đảo.
Mạch ở hình 3.51a hoàn toàn có thể thực
hiện với các linh kiện rời nhưng ít được
dùng trong các vi mạch (IC). Một trong
những lý do giải thích tại sao các MOSFET được sử dụng rộng rải trong các vi mạch số là do
mỗi MOSFET chỉ cần một diện tích rất nhỏ trên phiến Silicon, nên cho phép chế tạo một số
lượng lớn các dụng cụ trên một chíp đơn. Ngược lại các điện trở thường chiếm một tỷ lệ diện
tích lớn hơn nhiều. Do vậy, khi chế tạo các mạch đảo logic bằng MOSFET người ta thường sử
dụng mạch như ở hình 3.51b. Trong đó, một MOSFET thứ hai được dùng như một tải tích cực,
làm giảm nhiều diện tích vùng Silicon cần thiết để chế tạo các mạch đảo trong các vi mạch.
Tương tự, cũng có thể chế tạo các mạch đảo bằng MOSFET tăng cường kênh-p ở cả dạng rời và
dạng vi mạch như trên.
i) Các mạch CMOS.
Trong các mạch NMOS và PMOS được giới thiệu ở trên, giá trị của điện trở tải R (hoặc điện trở
hiệu dụng của MOSFET được dùng thay vào vị trí của điện trở) sẽ ảnh hưởng đến điện trở ra của
mạch khi lối ra ở mức cao, và có sự tiêu tán công suất của cổng khi lối ra ở mức thấp.
Khi điện áp lối vào thấp , thì chuyển mạch MOSFET chuyển về ngưng dẫn [OFF] và lối ra được
đẩy lên cao bởi điện trở tải R. để nhận được điện trở ra thấp thì R cần phải nhỏ.
Khi lối vào ở mức cao, thì chuyển mạch MOSFET sẽ được chuyển sang dẫn [ON] và lối ra được
đẩy xuống thấp. Do sự chuyển mạch MOSFET có điện trở ON thấp nên điện trở ra thấp, làm cho
mạch hút mức dòng cao từ tải ngoài. Trong trường hợp này hầu như toàn bộ điện áp nguồn cung
cấp được đặt trên điện trở tải R tạo ra một dòng lớn và vì vậy sẽ tiêu tán công suất lớn. Để tối
thiểu hóa công suất tiêu tán này thì điện trở tải cần phải lớn.
Rõ ràng là các đòi hỏi điện trở ra thấp và tiêu tán công suất thấp là các yêu cầu đối lập nhau trên
giá trị của R. Vấn đề này có thể được khắc phục bằng cách sử dụng mạch như ở hình 3.52.
Trong đó cả hai transistor NMOS và PMOS được ghép thành một mạch mà bây giờ được mô tả
như mạch MOSFET bổ phụ [Complementary MOS] hay mạch logic CMOS. Khi điện áp vào
gần bằng 0, thì dụng cụ kênh-n T2 sẽ được chuyển về ngưng dẫn [OFF] nhưng dụng cụ kênh-p
T1 được chuyển sang dẫn [ON]. Khi điện áp lối vào gần bằng với mức điện áp nguồn cung cấp
thì vị trí được đảo ngược, với T1 ngưng [OFF] và T2 dẫn [ON]. Như vậy, với cả hai trạng thái ở
lối vào thì một trong hai transistor sẽ dẫn [ON] và transistor kia ngưng [OFF].
Mạch ở hình 3.52a có thể được tương đương bởi mạch hình 3.52b. Với chuyển mạch T1 kín và
T2 hở, thì lối ra sẽ được đẩy lên mức cao và điện trở lối ra thấp, được xác định bởi điện trở mở-
điện trở ON của T1. Với T2 kín và T1 hở, thì lối ra sẽ được đẩy xuống thấp và điện trở ra cũng
xuống thấp mà bây giờ được xác định bởi điện trở ON của T2. Trong cả hai trường hợp, vì một
trong hai chuyển mạch được chuyển về ngắt [OFF] nên chỉ có sự cung cấp dòng là dòng là dòng
kéo về bởi tải. Nếu tải là một MOSFET khác loại thì dòng kéo về sẽ không đáng kể vì điện trở
vào cao của các MOSFET. Vì vậy, cả hai trạng thái điện trở ra của mạch CMOS là rất thấp và sự
tiêu tán công suất là cực nhỏ. Trên thực tế, khi ở trạng thái tĩnh, thì sự tiêu tán công suất thường
không đáng kế. Ở các mạch ứng dụng thì công suất được tiêu thụ bởi một mạch CMOS được xác
định bằng một lượng nhỏ dòng điện chảy qua khi các dụng cụ chuyển mạch từ trạng thái này
sang trạng thái khác. Trong một khoảng thời gian ngắn, cả hai transistor đều dẫn, tạo ra một
ngắn mạch đột ngột từ nguồn cung cấp đến đất chung. Do tiêu thụ công suất thấp, nên các mạch
CMOS được sử dụng rộng rải trong các ứng dụng làm việc bởi nguồn cung cấp bằng pin. Vấn đề
này sẽ được thảo luận trong các giáo trình khác.

Cau Kien Dien Tu

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Cau Kien Dien Tu

Uploaded by

Copyright:

Available Formats

KHOA ÂIÃÛN TÆÍ - VIÃÙN THÄNG

BÄÜ MÄN ÂIÃÛN TÆÍ

CÁÚU KIÃÛN ÂIÃÛN TÆÍ

Biãn soaûn: Dæ Quang Bçnh

ÂAÌ NÀÔNG — 1998

CHƯƠNG 1. VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

tử là đầy đủ và vật liệu giống như một chất cách điện.

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

chẳng hạn, đối với Si thì B = 1,08x1031 (K-3. cm- 6).

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN

CHƯƠNG 2: TIẾP GIÁP PN - DIODE BÁN DẪN

- Tiếp giáp đối xứng: N A = N D ⇒ x p0 = x n0 .

2.2 TIẾP GIÁP PN Ở TRẠNG THÁI PHÂN CỰC.

n(x n ) q[φ(x n ) - φ(− x p )] q(φ B − VD )

của vùng nghèo là:

gọi là dòng bão hoà ngược.

Từ phương trình diode cơ bản (2.42), ta có:

c) Dòng ngược của các loại diode khác nhau.

thì diode sẽ trở nên bị phân cực ngược và dòng sẽ ngưng.

Độ dốc thứ nhất của hàm mũ ở phương trình (2.57) là:

VSmax − VZ 20V − 10V

Vomin = 10V + (0,053A × 2kΩ ) = 10,1V

Đối với: vi < VB + Vγ , ta có: vo = vi

Giải: a) Khi Vγ = 0, với vi dương và vi < 3V, suy ra: vi = vo.

Khi vi > 3,7V, suy ra: i1 = (vi – 3,7V)/1,5 x 104,

Chuyển mạch S hở mạch

2.9 CÁC THÔNG SỐ KỸ THUẬT CỦA DIODE

2.10 CÁC LOẠI DIODE BÁN DẪN ĐẶC BIỆT

e) Bộ bảo vệ quá điện áp.

CHƯƠNG 3. TRANSISTOR HIỆU ỨNG TRƯỜNG

hoặc i ( x )dx = − µ nC"oxW (vGS − v ( x ) − VTN )dv ( x ) (3.7)

đường đặc tuyến ứng vơi VGS = 5V.

⎡ ⎛ v − VTN ⎞ ⎤ ⎡ (vGS − VTN )⎤

Các điện dung của transistor NMOS

h) Các thông số của một NMOS kiểu tăng cường.

BẢNG 3.1: Đặc tính của các transistor MOS

3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET.

là: vGS ≤ 0V.

iSD = 0 Điều kiện v SG > VP (3.49)

3.5 MẠCH TƯƠNG ĐƯƠNG CỦA FET.

Hình 3.26 là mạch tương đương của FET.

(*) Mạch phân cực cố định:

(**) Mạch tự phân cực [self-bias configuration].

VG − VGS − VRS = 0 và VGS = VG − VRS

Thay VRS = I S RS = I D RS , ta sẽ có:

- Đối với MOSFET kiểu tăng cường

kênh-n, có dòng máng bằng 0, với các

VGS = VDD − I D RD (3.75)

Thay thế VGS = 0V vào phương trình (3.75), ta có:

You might also like