GII THIU B PLC CA SIMATIC S7-200

I.
Tng qut v PLC 1. Gii thiu PLC PLC vit tt ca Programmable Logic Controller , l thit b iu khin lp trnh c (kh trnh) cho php thc hin linh hot cc thut ton iu khin logic thng qua mt ngn ng lp trnh. Ngi s dng c th lp trnh thc hin mt lot trnh t cc s kin. Cc s kin ny c kch hot bi tc nhn kch thch (ng vo) tc ng vo PLC hoc qua cc hot ng c tr nh thi gian nh th hay cc s kin c m. Mt khi s kin c kch hot tht s, n bt ON hay OFF thit b iu khin bn ngoi c gi l thit b vt l. Mt b iu khin lp trnh s lin tc lp trong chng trnh do ngi s dng lp ra ch tn hiu ng vo v xut tn hiu ng ra ti cc thi im lp trnh. khc phc nhng nhc im ca b iu khin dng dy ni ( b iu khin bng Relay) ngi ta ch to ra b PLC nhm tha mn cc yu cu sau : Lp trnh d dng , ngn ng lp trnh d hc . Gn nh, d dng bo qun , sa cha.

Dung lng b nh ln c th cha c nhng chng trnh phc tp . Hon ton tin cy trog mi trng cng nghip . Giao tip c vi cc thit b thng minh khc nh : my tnh , ni mng , cc mi Modul m rng. Gi c c th cnh tranh c. Cc thit k u tin l nhm thay th cho cc phn cng Relay dy ni v cc Logic thi gian .Tuy nhin ,bn cnh vic i hi tng cng dung lng nh v tnh d dng cho PLC m vn bo m tc x l cng nh gi c Chnh iu ny gy ra s quan tm su sc n vic s dng PLC trong cng nghip . Cc tp lnh nhanh chng i t cc lnh logic n gin n cc lnh m , nh thi , thanh ghi dch sau l cc chc nng lm ton trn cc my ln S pht trin cc my tnh dn n cc b PLC c dung lng ln , s lng I / O nhiu hn. Trong PLC, phn cng CPU v chng trnh l n v c bn cho qu trnh iu khin hoc x l h thng. Chc nng m b iu khin cn thc hin s c xc nh bi mt chng trnh . Chng trnh ny c np sn vo b nh ca PLC, PLC s thc hin vic iu khin da vo chng trnh ny. Nh vy nu mun thay i hay m rng chc nng ca qui trnh cng ngh , ta ch cn thay i chng trnh bn trong b nh ca PLC . Vic thay i hay m rng chc nng s c thc hin mt cch d dng m khng cn mt s can thip vt l no so vi cc b dy ni hay Relay .

2.

Cu trc , nguyn l hot ng ca PLC

a. Cu trc Tt c cc PLC u c thnh phn chnh l : Mt b nh chng trnh RAM bn trong ( c th m rng thm mt s b nh ngoi EPROM ). Mt b vi x l c cng giao tip dng cho vic ghp ni vi PLC . Cc Modul vo /ra. Bn cnh , mt b PLC hon chnh cn i km thm mt n v lp trnh bng tay hay bng my tnh. Hu ht cc n v lp trnh n gin u c RAM cha ng chng trnh di dng hon thin hay b sung . Nu n v lp trnh l n v xch tay , RAM thng l loi CMOS c pin d phng, ch khi no chng trnh c kim tra v sn sng s dng th n mi truyn sang b nh PLC . i vi cc PLC ln thng lp trnh trn my tnh nhm h tr cho vic vit, c v kim tra chng trnh . Cc n v lp trnh ni vi PLC qua cng RS232, RS422, RS458, b. Nguyn l hot ng ca PLC n v x l trung tm CPU iu khin cc hot ng bn trong PLC. B x l s c v kim tra chng trnh c cha trong b nh, sau s thc hin th t tng lnh trong chng trnh , s ng hay ngt cc u ra. Cc trng thi ng ra y c pht ti cc thit b lin kt thc thi. V ton b cc hot ng thc thi u ph thuc vo chng trnh iu khin c gi trong b nh.

H thng bus H thng Bus l tuyn dng truyn tn hiu, h thng gm nhiu ng tn hiu song song : Address Bus : Bus a ch dng truyn a ch n cc Modul khc nhau. Data Bus : Bus dng truyn d liu. Control Bus : Bus iu khin dng truyn cc tn hiu nh th v iu khin ng b cc hot ng trong PLC . Trong PLC cc s liu c trao i gia b vi x l v cc modul vo ra thng qua Data Bus. Address Bus v Data Bus gm 8 ng, cng thi im cho php truyn 8 bit ca 1 byte mt cch ng thi hay song song. Nu mt modul u vo nhn c a ch ca n trn Address Bus , n s chuyn tt c trnh thi u vo ca n vo Data Bus. Nu mt a ch byte ca 8 u ra xut hin trn Address Bus, modul u ra tng ng s nhn c d liu t

Data bus. Control Bus s chuyn cc tn hiu iu khin vo theo di chu trnh hot ng ca PLC . Cc a ch v s liu c chuyn ln cc Bus tng ng trong mt thi gian hn ch. H thng Bus s lm nhim v trao i thng tin gia CPU, b nh v I/O . Bn cch , CPU c cung cp mt xung Clock c tn s t 1 8 MHZ. Xung ny quyt nh tc hot ng ca PLC v cung cp cc yu t v nh thi, ng h ca h thng. B nh PLC thng yu cu b nh trong cc trng hp : Lm b nh thi cho cc knh trng thi I/O. Lm b m trng thi cc chc nng trong PLC nh nh thi, m, ghi cc Relay. Mi lnh ca chng trnh c mt v tr ring trong b nh, tt c mi v tr trong b nh u c nh s, nhng s ny chnh l a ch trong b nh . a ch ca tng nh s c tr n bi mt b m a ch bn trong b vi x l. B vi x l s gi tr trong b m ny ln mt trc khi x l lnh tip theo . Vi mt a ch mi , ni dung ca nh tng ng s xut hin u ra, qu trnh ny c gi l qu trnh c . B nh bn trong PLC c to bi cc vi mch bn dn, mi vi mch ny c kh nng cha 2000 16000 dng lnh , ty theo loi vi mch. Trong PLC cc b nh nh RAM, EPROM u c s dng . RAM (Random Access Memory ) c th np chng trnh, thay i hay xa b ni dung bt k lc no. Ni dung ca RAM s b mt nu ngun in nui b mt . trnh tnh trng ny cc PLC u c trang b mt pin kh, c kh nng cung cp nng lng d tr cho RAM t vi thng n vi nm. Trong thc t RAM c dng khi to v kim tra chng trnh. Khuynh hng hin nay dng CMOSRAM nh kh nng tiu th thp v tui th ln . EPROM (Electrically Programmable Read Only Memory) l b nh m ngi s dng bnh thng ch c th c ch khng ghi ni dung vo c . Ni dung ca EPROM khng b mt khi mt ngun , n c gn sn trong my , c nh sn xut np v cha h iu hnh sn. Nu ngi s dng khng mun m rng b nh th ch dng thm EPROM gn bn trong PLC . Trn PG (Programer) c sn ch ghi v xa EPROM. Mi trng ghi d liu th ba l a cng hoc a mm, c s dng trong my lp trnh . a cng hoc a mm c dung lng ln nn thng c dng lu nhng chng trnh ln trong mt thi gian di . Kch thc b nh :

 Cc PLC loi nh c th cha t 300 1000 dng lnh ty vo cng ngh ch to . Cc PLC loi ln c kch thc t 1K 16K, c kh nng cha t 2000 16000 dng lnh. Ngoi ra cn cho php gn thm b nh m rng nh RAM , EPROM. Cc ng vo ra I / O Cc ng tn hiu t b cm bin c ni vo cc modul ( cc u vo ca PLC ) , cc c cu chp hnh c ni vi cc modul ra ( cc u ra ca PLC ) . Hu ht cc PLC c in p hot ng bn trong l 5V , tn hiu x l l 12/24VDC hoc 100/240VAC. Mi n v I / O c duy nht mt a ch, cc hin th trng thi ca cc knh I / O c cung cp bi cc n LED trn PLC , iu ny lm cho vic kim tra hot ng nhp xut tr nn d dng v n gin . B x l c v xc nh cc trng thi u vo (ON,OFF) thc hin vic ng hay ngt mch u ra . 3. Cc hot ng x l bn trong PLC X l chng trnh Khi mt chng trnh c np vo b nh ca PLC , cc lnh s c trong mt vng a ch ring l trong b nh . PLC c b m a ch bn trong vi x l, v vy chng trnh bn trong b nh s c b vi x l thc hin mt cch tun t tng lnh mt, t u cho n cui chng trnh . Mi ln thc hin chng trnh t u n cui c gi l mt chu k thc hin. Thi gian thc hin mt chu k ty thuc vo tc x l ca PLC v ln ca chng trnh. Mt chu l thc hin bao gm ba giai on ni tip nhau : a. u tin, b x l c trng thi ca tt c u vo. Phn chng trnh phc v cng vic ny c sn trong PLC v c gi l h iu hnh . Tip theo, b x l s c v x l tun t lnh mt trong chng trnh. Trong ghi c v x l cc lnh, b vi x l s c tn hiu cc u vo, thc hin cc php ton logic v kt qu sau s xc nh trng thi ca cc u ra. Cui cng, b vi x l s gn cc trng thi mi cho cc u ra ti cc modul u ra. b. X l xut nhp Gm hai phng php khc nhau dng cho vic x l I / O trong PLC : Cp nht lin tc

iu nay i hi CPU qut cc lnh ng vo (m chng xut hin trong chng trnh ), khong thi gian Delay c xy dng bn trong chc chn rng ch c nhng tn hiu hp l mi c c vo trong b nh vi x l. Cc lnh ng ra c ly trc tip ti cc thit b. Theo hot ng logic ca chng trnh , khi lnh OUT c thc hin th cc ng ra ci li vo n v I / O, v th nn chng vn gi c trng thi cho ti khi ln cp nht k tip.

Chc nh qu trnh xut nhp

Hu ht cc PLC loi ln c th c vi trm I / O, v th CPU ch c th x l mt lnh mt thi im . Trong sut qu trnh thc thi, trng thi mi ng nhp phi c xt n ring l nhm d tm cc tc ng ca n trong chng trnh. Do chng ta yu cu relay 3ms cho mi ng vo, nn tng thi gian cho h thng ly mu lin tc tr nn rt di v tng theo s ng vo. lm tng tc thc thi chng trnh, cc ng I / O c cp nht ti mt vng c bit trong chng trnh. y, vng RAM c bit ny c dng nh mt b m lu trng thi cc logic iu khin v cc n v I / O. Mi ng vo ra u c mt a ch I / O RAM ny. Sut qu trnh copy tt c cc trng thi vo trong I / O RAM. Qu trnh ny xy ra mt chu k chng trnh (t Start n End ). Thi gian cp nht tt c cc ng vo ra ph thuc vo tng s I/O c copy tiu biu l vi ms. Thi gian thc thi chng trnh ph thuc vo chiu di chng trnh iu khin tng ng mi lnh mt khong t 1 10 s. II. PLC SIMATIC S7-200 CPU 214 1. Cu trc phn cng ca CPU 214 S7-200 l thit b iu khin logic kh trnh loi nh ca Hng SIEMNS (CHLB c) c cu trc theo kiu Modul v c cc modul m rng. Cc modul ny c s dng cho nhiu ng dng lp trnh khc nhau. Thnh phn c bn ca S7-200 l khi vi x l CPU-214. CPU-214 bao gm 14 ng vo v 10 ng ra, c kh nng thm 7 modul m rng. 2.048 t n (4 Kbyte) thuc min nh c / ghi nonvolatile lu chng trnh (vng nh c giao din vi EEPROM). 2.048 t n (4 Kbyte) thuc kiu c ghi lu d liu, trong 512 t u thuc min non-volatile. Tng s ng vo / ra cc i l 64 ng vo v 64 ng ra. 128 Timer chia lm 3 loi theo phn gii khc nhau: 4 Timer 1ms, 16 Timer 10ms v 108 Timer 100ms. 128 b m chia lm 2 loi: ch m tin v va m tin va m li.

 688 bt nh c bit dng thng bo trng thi v t ch lm vic. Cc ch x l ngt gm: ngt truyn thng, ngt theo sn ln hoc xung, ngt thi gian, ngt ca b m tc cao v ngt truyn xung. 3 b m tc cao vi nhp 2Khz v 7 Khz. 2 b pht xung nhanh cho dy xung kiu PTO hoc kiu PWM. 2 b iu chnh tng t Ton b vng nh khng b mt d liu trong khong thi gian 190 gi k t khi PLC b mt ngun cung cp. Cc n bo trn S7-200 CPU214

SF (n ): n SF bo hiu h thng b hng.

RUN (n xanh): n xanh RUN ch nh PLC ang ch lm vic v thc hin chng trnh c np vo trong my.

STOP (n vng): n vng STOP ch nh rng PLC ang ch dng chng trnh v ang thc hin li.
Cng vo ra Ix.x (n xanh): n xanh cng vo bo hiu trng thi tc thi ca cng Ix.x. n ny bo hiu trng thi ca tn hiu theo gi tr Logic ca cng tc. Qx.x (n xanh): n xanh cng ra bo hiu trng thi tc thi ca cng Qx.x. n ny bo hiu trng thi ca tn hiu theo gi tr logic ca cng.

Ch lm vic PLC c 3 ch lm vic:

RUN: cho php PLC thc hin chng trnh tng b nh, PLC s chuyn t RUN sang STOP nu trong my c s c hoc trong chng trnh gp lnh STOP. STOP: Cng bc PLC dng chng trnh ang chy v chuyn sang ch STOP.

TERM: Cho php my lp trnh t quyt nh ch hot ng cho PLC hoc RUN hoc STOP.
Cng truyn thng S7-200 s dng cng truyn thng ni tip RS485 vi phch ni 9 chn phc v cho vic ghp ni vi thit b lp trnh hoc vi cc trm PLC khc. Tc truyn cho my lp trnh kiu

PPI l 9600 baud. Tc truyn cung cp ca PLC theo kiu t do l 300 38.400 baud. ghp ni S7-200 vi my lp trnh PG702 hoc cc loi my lp trnh thuc h PG7xx c th dng mt cp ni thng MPI. 1 Cp i km vi my lp trnh. Ghp ni S7-200 vi my tnh PC qua cng RS232 cn c cp ni PC / PPI vi b chuyn i RS232 / RS485. Chn Gii thch 1 2 3 4 5 6 7 8 9 at 24 VDC Truyen va nhan d lieu Khong s dung at 5 VDC (ien tr trong 100) 24 VDC (120 mA toi a) Truyen va nhan d lieu Khong s dung

5 9

3 2 8 7

1 6

2. Cu trc b nh Bo nh S7-200 c chia thanh 4 vung vi 1 tu co nhiem vu duy tr d lieu trong mot khoang thi gian nhat nh khi mat nguon. Bo nh S7-200 co tnh nang ong cao, oc, ghi c trong toan vung, loai tr cac bit nh ac biet SM (Special memory) ch co the truy nhap e o
EEPROM Chng trnh Tu Tham s D liu Vng i tng Chng trnh Tham s D liu MIN NH NGOI Chng trnh Tham s D liu

Vng chng trnh L ngun nh c s dng lu gi cc lnh chng trnh. Vng ny thuc kiu non-volatile c / ghi c. Vng tham s L min lu gi cc tham s nh: t kha, a ch trm, cng ging nh vng chng trnh, thuc kiu non-volatile c / ghi c. Vng d liu L min nh ng c s dng ct gi cc d liu ca chng trnh. N c th c truy cp theo tng bt, tng byte,

t n (W-Word) hoc theo t kp (DW_ Double Word), d liu c chia thnh nhng min nh nh vi cc cng khc nhau. Chng c k hiu bng ch ci u theo t Anh, c trng cho cng dng ring ca chng nh sau: V : Variable Memory. I : Input image register. O : Output image regiter. M : Internal Memory bits. SM : Special Memory bits. Tt c cc min ny u c th truy nhp theo tng bt, tng byte, tng t (word) hoc t kp (double word). Vng i tng Bao gm cc thanh ghi Timer, b m tc cao, b m vo ra, thanh ghi AC. Vng ny khng thuc kiu Non-Volatile nhng c / ghi c . 3. M rng cng vo ra CPU 214 cho php m rng nhiu nht 7 Modul. Cc modul m rng tng t v c th m rng cng vo ca PLC bng cch ghp ni thm vo n cc modul m rng v pha bn phi ca CPU, lm thnh mt mc xch . a ch ca cc v tr ca cc modul c xc nh cng kiu . V d nh mt modul cng ra khng th gn a ch ca mt modul cng vo, cng nh mt modul tng t khng th c a ch nh mt modul s v ngc li . Cc modul m rng s hay tng t u chim ch trong b m, tng t vi s u vo/ra ca modul .

tng vng dng ting

Sau y l a ch ca mt s modul m rng trn CPU214 Modul CPU214 0 4vo/4 a 1 8 vo a Analo g Modul 2 3vo/1 Modul 3 8 ra a Modu 4 3vo/1 Modul

I0.0 Q0.0 I0.1 Q0.1 I0.2 Q0.2 I0.3 Q0.3 I0.4 Q0.4 I0.5 Q0.5 I0.6 Q0.6 I0.7 Q0.7 I1.0 Q1.0 I1.1 Q1.1 I1.2 I1.3 I1.4 I1.5

I2.0 I2.1 I2.2 I2.3 Q2.0 Q2.1 Q2.2 Q2.3

I3.0 I3.1 I3.2 I3.3 I3.4 I3.5 I3.6 I3.7

AIW 0 AIW 2 AIW 4

AQW 0

Q3.0 Q3.1 Q3.2 Q3.3 Q3.4 Q3.5 Q3.6 Q3.7

AIW8 AIW12 AQW 4

4. Cu trc chng trnh ca S7-200 C th c lp trnh cho PLC S7-200 bng cch s dng mt trong cc phn mm : Step 7 Micro / Dos Step 7 Micro / Win Nhng phn mm ny u c th ci t c trn cc my lp trnh h PG 7xx v cc my tnh c nhn. Cc chng trnh cho S7-200 phi c cu trc bao gm chng trnh chnh (main program) v sau n cc chng trnh con v cc chng trnh x l ngt. Chng trnh chnh c kt thc bng lnh kt thc chng trnh (MEND). Chng trnh con l mt b phn ca chng trnh, cc chng trnh phi c vit sau lnh kt thc chng trnh l lnh MEND.

Cc chng trnh x l ngt cng l mt b phn ca chng trnh. Nu cn s dng phi vit sau lnh kt thc chng trnh chnh (MEND). Cc chng trnh c nhm li thnh mt nhm ngay sau chng trnh chnh, sau n cc chng trnh x l ngt. Cng c th do trn ln cc chng trnh con v chng trnh x l ngt sau chng trnh chnh Main program Thc hin trong vng qut MEND SBRO Chng trnh con th nht RET SBRn Chng trnh th n+1 RET
INT 0 Chng trnh x l ngt th nht

Thc hin khi chng trnh chnh gi

RET I INT n Chng trnh x l ngt

th n+1 RET I 5. Thc hin chng trnh ca S7-200

PLC thc hin chng trnh theo chu k lp. Mi vng lp c gi l vng qut (scan). Mi vng qut c bt u bng giai on c cc d liu t cc cng vo vng b m o, tip theo l giai on thc hin chng trnh. Trong tng vng qut, chng trnh c thc hin bng lnh u tin v kt thc ti lnh kt thc MEND. Sau giai on thc hin chng trnh l giai on truyn thng ni b v kim li. Vng qut c kt thc bng giai on chuyn cc ni dung ca b m o ti cc cng ra.

4. Chuyn d liu t b m ora ngoi vi .

1. Nhp d liu t ngoi vi vo

2.Thc hin 3. Truyn thng v tNh vy li thi im thc hin lnh vo / ra trnh kim tra ti chng thng thng lnh khng lm vic trc tip cng vo ra m ch thng qua b m o ca cng trong vng nh tham s. Vic truyn thng gia b m o vi ngoi vi trong cc giai on (1) v (4) do CPU qun l. Khi gp lnh vo / ra ngay lp tc h thng s cho dng mi cng vic khc, ngay c chng trnh x l ngt thc hin lnh ny trc tip vi cng vo v ra. Nu s dng cc ch ngt chng trnh tng ng vi tng tn hiu ngt c son tho v ci t nh mt b phn ca

chng trnh. Chng trnh x l ngt ch c thc hin trong vng qut khi xut hin tn hiu bo ngt v c th xy ra bt c im no trong vng qut. 6. Cc ton hng lp trnh c bn C 6 phn t lp trnh c bn, mi phn t c cng dng ring. d dng xc nh th mi phn t c gn cho m k t: vo PLC. Q T C : Dng ch ng ra vt l ni trc tip t PLC. : Dng xc nh phn t nh thi c trong PLC. : Dng xc nh phn t m c trong PLC.

: Dng ch ng vo vt l ni trc tip

M v S : Dng nh cc c hot ng nh bn trong PLC. Tt c cc phn t (ton hng) trn c hai trng thi ON hoc OFF (1 hoc 0). Cun dy c th c dng iu khin trc tip ng ra t PLC (nh phn t Q) hoc c th iu khin b nh th, b m hoc c (nh phn t M, S). Mi cuc dy c gn vi cc cng tc. Cc cng tc ny c th l thng m hoc thng ng. Cc ng vo vt l ni n b iu khin lp trnh (phn t I) khng c cun dy lp trnh. Cc phn t ny ch c th dng dng cc cng tc m thi (loi thng ng v thng m).

III.

NGN NG LP TRNH CA S7-200 CPU 214

1. Phng php lp trnh S7-200 biu din mt mch logic cng bng mt dy cc lnh lp trnh. Chng trnh bao gm mt dy cc tp lnh. S7200 thc hin chng trnh bt u t lnh lp trnh u tin v kt thc lp trnh cui trong mt vng qut (scan). Mt vng qut (scan cyele) c bt u bng mt vic c trng thi ca u vo, v sau thc hin chng trnh. Vng qut kt thc bng vic thay i trng thi u ra. Trc khi bt u mt vng qut tip theo S7-200 thc thi cc nhim v bn trong v nhim v truyn thng. Chu trnh thc hin chng trnh l chu trnh lp. Cch lp trnh cho S7-200 ni ring v cho cc PLC ni chung da trn hai phng php c bn. Phng php hnh thang (Ladder, vit tt l LAD) v phng php lit k lnh (Statement list, vit tt l STL). Nu c mt chng trnh vit di dng LAD, thit b lp trnh s t dng to ra mt chng trnh theo dng STL tng ng. Ngc li khng phi mi chng trnh vit di dng STL u c th chuyn sang c dng LAD. Phng php hnh thang (LAD): LAD l mt ngn ng lp trnh bng ha, nhng thnh phn c bn dng trong LAD tng ng vi cc thnh phn ca bng iu khin bng r le. Trong

chng trnh LAD, cc phn t c bn dng biu din lnh logic nh sau:

Tip im: L biu tng (Symbol) m t cc tip im ca r le Tip im thng m

Tip im thng ng Cun dy (coil): L biu tng ( ) m t r le c mc theo chiu dng in cung cp cho r le. Hp (Box): L biu tng m t cc hm khc nhau, n lm vic khi c dng in chy n hp. Nhng dng hm thng c biu din bng hp l cc b thi gian (Timer), b m (counter) v cc hm ton hc. Cun dy v cc hp phi mc ng chiu dng in. Mng LAD: L ng ni cc phn t thnh mt mch hon thin, i t ng ngun bn tri sang ng ngun bn phi. ng ngun bn tri l dy pha, ng ngun bn phi l dy trung ha v cng l ng tr v ngun cung cp (thng khng c th hin khi dng chng trnh tin dng STEPT MICRO / DOS hoc STEPT MICRO/WIN. Dng in chy t tri qua tip im n ng cc cun dy hoc cc hp tr v bn phi ngun. Phng php lit k lnh (STL): L phng php th hin chng trnh di dng tp hp cc cu lnh. Mi cu lnh trong chng trnh, k c nhng lnh hnh thc biu din mt chc nng ca PLC. 2. Cc ton hng v gii hn cho php ca CPU 214 Phng nhp php truy Gii hn cho php ca cc ton hng V (0.0 4095.7) I Q (0.0 7.7) (0.0 7.7)

Truy nhp bit (a ch byte, ch s bit)

M (0.0 31.7) SM (0.0 85.7) T C Truy nhp bit VB IB MB (0 127) (0 127) (0 4.095) (0 7) (0 31).

SMB (0 85)

AC (0 3) Hng s Truy nhp t n VW T C IW QW MW AC AIW (0 4094) (0 127) (0 127) (0 6) (0 6) (0 30) (0 3) (0 30)

SMW (0 84)

AQW (0 30) Hng s Truy nhp t kp VD (0 4092) ID QD MD AC (0 4) (0 4) (0 28) (0 3)

SMD (0 82) HC (0 2) Hng s. 3. Mt s lnh c bn dng trong lp trnh 3.1. Cc lnh vo ra * Load (LD): Lnh LD np gi tr logic ca mt tip im vo trong bt u tin ca ngn xp (xem hnh a), cc gi tr c cn li trong ngn xp b y li xung mt bt. Load Not (LDN): Lnh LDN np gi tr logic nghch o ca mt tip im vo trong bt u tin ca ngn xp (xem hnh b), cc gi tr cn li trong ngn xp b y li xung mt bt. Trc LD Sau c0 c1 c2 c3 c4 M c0 c1 c2 c3

B ay ra khoi ngan xep

c5 c6 c7 c8

c4 c5 c6 c7

Hnh a: Trng thi ca ngn xp trc v sau khi thc hin lnh LD Trc LDN Sau c0 c1 c2 c3 c4 c5 c6 c7 c8 m c0 c1 c2 c3 c4 c5 c6 c7

B y ra khi ngn xp Hnh b: Trng thi ca ngn xp trc v sau khi thc hin lnh LDN.

Cc dng khc nhau ca lnh LD, LDN cho LAD nh sau:

LAD LD n LDN n M t Ton hng Tip im thng n: I, Q, M, SM, T, m s c ng C, V nu n = 1. (bit) Tip im thng ng s m khi n = 1.

LDI

Tip im thng m s ng tc thi khi n = 1

n: I

LDNI

Tip im thng ng s m tc thi khi n = 1

Cc dng khc nhau ca lnh LD, LDN cho STL nh sau: Lnh LD n M t Ton hng

Lnh np gi tr n (bt): I, Q, M, logic ca im n SM, T, C, V vo bt u tin trong ngn xp. Lnh np gi tr logic nghch o ca im n vo bt u tin trong ngn xp. Lnh np tc thi gi tr logic ca im n vo bt u tin trong ngn xp. Lnh np tc thi gi tr logic nghch o ca im n vo bt u tin trong ngn xp. n: I

LDN n

LDI n

LDNI n

OUTPUT (=) Lnh sao chp ni dung ca bt u tin trong ngn xp vo bt c ch nh trong lnh. Ni dung ca ngn xp khng b thay i. M t lnh bng LAD nh sau: LAD n ( ) M t Ton hng

Cun dy u ra n: I, Q, M, SM, T, trng thi kch thch C, V khi c dng iu (bt) khin i qua. n: Q (bt)

n Cun dy u ra c kch thch tc ( )

thi khi c dng iu khin i qua.

M t bng lnh STL nh sau: STL = n M t Ton hng

Lnh = sao chp gi n: I, Q, M, SM, tr ca nh ngn xp T, C, V ti tip im n c (bt) ch dn trong lnh. Lnh = I (immediate) sao chp tc thi gi tr ca nh stack ti tip im n c ch dn trong lnh. n: Q (bt)

= In

Cc lnh ghi / xa gi tr cho tip im SET (S) ; RESET (R): Lnh dng ng v ngt cc im gin on c thit k. Trong LAD, logic iu khin dng in ng hoc ngt cc cuc dy u ra. Khi dng iu khin n cc cuc dy th cc cun dy ng hoc m cc tip im (hoc mt dy cc tip im). Trong STL, lnh truyn trng thi bt u ca ngn xp n cc im thit k. Nu bt ny c gi tr =1, cc lnh S v R s ng ngt tip im hoc mt dy cc tip im (gii hn t 1 n 255). Ni dung ca ngn xp khng b thay i bi cc lnh ny. 3.2.

M t bng lnh LAD

LAD S BIT n (S) M t Ton hng ng mt mng gm S BIT: I, Q, M, n cc tip im k t S SM, T, C, V BIT n(byte): IB, QB, MB, SMB, VB,AC, Hng s, *VD, *AC ng mt mng gm n cc tip im k t S BIT. Nu S BIT li ch vo Timer hoc Counter th lnh s xa bt u ra ca Timer / Counter .

S BIT

n (R)

S BIT

n ( SI )

ng tc thi mt mng gm n cc tip im k t S BIT

S BIT: Q

S BIT

n ( RI )

N(byte): IB, QB, MB, SMB, VB,AC, Ngt tc thi mt Hng s, *VD, *AC mng gm n cc tip im k t a ch S BIT

STL S S BIT n

M t

Ton hng

Ghi gi tr logic vo S BIT: I, Q, M, mt mng gm n bt k SM, T, C, V t a ch S BIT (bit) Xa mt mng gm n bt k t a ch S BIT. n: IB, QB, MB, Nu S BIT li ch vo SMB, VB Timer hoc Counter th (byte) AC, Hng lnh s xa bt u ra s, *VD, *AC ca Timer / Counter. Ghi tc thi gi tr logic 1 vo mt mng gm n bt k t a ch S BIT S BIT: Q (bit)

S BIT n

SI

S BIT n

RI

S BIT n

n: IB, QB, MB, Xa tc thi mt SMB, VB (byte) mng gm n bt k t (byte) AC, Hng a ch S BIT s, *VD, *AC

3.3. Cc lnh logic i s (BOOLEAN) Cc lnh tip im i s Boolean cho php to lp c cc mch logic (khng c nh). Trong LAD cc lnh ny c biu din thng qua cu trc mch, mc ni tip hay song song cc tip im thng ng v cc tip im thng m. STL c th s dng cc lnh A (And) v O (Or) cho cc hm h hoc cc lnh AN (And Not), ON (Or Not) cho cc hm kn. Gi tr ca ngn xp thay i ph thuc vo tng lnh. Lnh M t Ton hng

O n A n

Lnh thc hin ton t ^ n: I, Q, M, SM, T, (A) v V (O) gia gi tr logic C, V ca tip im n v gi tr bt (bit) u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. Lnh thc hin ton t ^ (A) v V (O) gia gi tr logic nghch o ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. Lnh thc hin tc thi ton t ^ (A) v V (O) gia gi tr logic ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. Lnh thc hin tc thi ton t ^ (A) v V (O) gia gi tr logic nghch o ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. n: 1 (bit)

AN n ON n

AI n OI n

ANI n ONI n

Ngoi nhng lnh lm vic trc tip vi tip im, S7-200 cn c 5 lnh c bit biu din cc php tnh ca i s Boolean cho cc bit trong ngn xp, c gi l cc lnh stack logic. l cc lnh ALD (And load), OLD (Or load), LPS (Logic push), LRD (Logic read) v LPP (Logic pop). Lnh stack logic c dng t hp, sao chp hoc xa cc mnh logic. LAD khng c b m dnh cho lnh stack logic. STL s dng cc lnh stack logic thc hin phng trnh tng th c nhiu biu thc con. Bng sao tm tt c php gi cc lnh stack logic trong STL. Lnh ALD M t Ton hng

Lnh t hp gi tr ca bt u tin Khng v th hai ca ngn xp bng php c tnh logic. Kt qu ghi li vo bt u tin. Gi tr cn li ca ngn xp c ko ln mt bt. Lnh t hp gi tr ca bt u tin Khng v th hai ca ngn xp bng php c

OLD

tnh logic V. Kt qu ghi li vo bt u . Gi tr cn li ca ngn xp c ko ln mt bt. LPS Lnh logic Push (LPS) sao chp gi Khng tr ca bt u tin vo bt th hai c trong ngn xp. Gi tr cn li b y xung mt bt. Bt cui cng b y ra khi ngn xp. Lnh sao chp gi tr ca bt th hai Khng vo bt u tin trong ngn xp. Cc c gi tr cn li ca ngn xp gi nguyn v tr. Lnh ko ngn xp ln mt bt. Gi Khng tr ca bt sau c chuyn cho bt c trc.

LRD

LPP

AND (A) OR (O) Lnh A v O phi hp gi tr logic ca mt tip im n vi gi tr bt u tin ca ngn xp. Kt qu php tnh c t li vo bt u tin trong ngn xp. Gi tr ca cc bt cn li trong ngn xp khng b thay i. Lut tnh ton ca cc php tnh logic And v Or nh sau: x y x x v ^ y y (Or) (And) 0 0 0 1 0 1 1 1

0 0 1 1

0 1 0 1

Tc ng ca lnh AND v OR vo ngn xp nh sau Trc A Sau m= c0 ^ c1 c0 c1 c2 m C1 C2

c3 c4 c5 c6 c7 c8 Trc c0 c1 c2 c3 c4 c5 c6 c7 c8 AND LOAD (ALD)

C3 C4 C5 C6 C7 C8 O m C1 C2 C3 C4 C5 C6 C7 C8 Sau m= c0 v c1

OR LOAD (OLD): Lnh ALD v lnh OLD thc hin php tnh logic And v Or gia hai bt u tin ca ngn xp. Kt qu ca php logic ny s c ghi li vo bt u trong ngn xp. Ni dung cn li ca ngn xp c ko ln mt bt.

Tc ng ca lnh ALD v OLD vo ngn xp nh sau: Trc ALD Sau m= c0^ c1 c0 c1 c2 m c2 c3

c3 c4 c5 c6 c7 c8 Trc c0 c1 c2 c3 c4 c5 c6 c7 c8 LOGIC PUSH (LPS) LOGIC READ (LRD) LOGIC POP (LPP) OLD

c4 c5 c6 c7 c8

Sau m c2 c3 c4 c5 c6 c7 c8

m= c0 v c1

Lnh LPS, LRD v LPP l nhng lnh thay i ni dung bt u tin ca ngn xp. Lnh LPS sao chp ni dung ca bt u tin v bt th hai trong ngn xp, ni dung ngn xp sau b y xung mt bt. Lnh LRD ly gi tr ca bt th hai ghi vo bt u tin ca ngn xp, ni dung ngn xp c ko ln mt bt. Lnh LPP ko ngn xp ln mt bt.

S minh ha thay i ngn xp ca cc lnh LPS, LRD v LPP Trc LPP Sau C0 c1 LPS c0 c0 Sau c0 c1 Trc LRD c1 c1 Sau c0 c1 c1 c2 Trc

c2 c3 c4 c5 c6 c7 c8

c1 c2 c3 c4 c5 c6 c7

c2 c3 c4 c5 c6 c7 c8

c2 c3 c4 c5 c6 c7 c8

c2 c3 c4 c5 c6 c7 c8

c3 c4 c5 c6 c7 c8

ORW, ORD ANDW, ANDD XORW, XORD Lnh thc hin cc thut ton logic And, Or v Exclusive Or ca i s Boolean trn 2 bite hoc 4 byte (mng nhiu bt hoc t im). Ngoi cc lnh logic lm vi tip im, S7-200 cung cp thm nhng lnh logic c kh nng thc hin cc thut ton logic trn mt mng nhiu tip im (hay nhiu bt) nh trn 2 byte hoc 4 byte. Lut tnh ton ca chng nh sau: x 0 0 1 1 Y 0 1 0 1 X ^ y x v y x (And) (Or) XOR y 0 0 0 1 0 1 1 1 0 1 1 0

Cch biu din cc lnh logic ny trong LAD v STL c tm tt trong bng sau. Chng s dng bt nh c bit SM 1.0 thng bo v trng thi kt qu php tnh c thc hin (kt qu bng 0).

Biu din trong STL

STL M t Ton hng

ANDW IN2

ORW IN2

XORW IN2

Lnh thc hin php IN1: VW, T, IN1 logic AND gia cc bt C, IW, QW. tng ng ca hai t IN1 (word) SMW, v IN2. Kt qu c ghi AC, AIW, *VD li vo IN2 *AC, Hng Lnh thc hin php s. IN1 logic OR gia cc bt tng ng ca hai t IN1 IN2: VW, T, v IN2. Kt qu c ghi C, IW, QW li vo IN2 (word) W, Lnh thc hin php CA, AIW, *VD, IN1 logic XOR gia cc bt *AC tng ng ca hai t IN1 v IN2 . Kt qu c ghi li vo IN2 Lnh thc hin php IN1: VD, ID, IN1 logic AND gia cc bt QD, MD, SMQ. tng ng ca hai t kp (Dword) AC, IN1 v IN2. Kt qu c HC, *CD,*AC ghi li vo IN2 Hng s. Lnh thc hin php logic OR gia cc bt IN1 IN2: VD, ID, tng ng ca hai t kp QD, MD, SMD IN1 v IN2. Kt qu c (Dword)AC, ghi li vo IN2 *VD, *AC Lnh thc hin php IN1 logic XOR gia cc bt tng ng ca hai t kp IN1 v IN2. Kt qu c ghi li vo IN2

ANDD IN2

ORD IN2

XORD IN2

Biu din trong LAD

LAD WAND EN IN1 IN2 W M t Ton hng Lnh thc hin IN1: VW, T, C, php tnh logic IW, QW AND theo tng bt (word) SMW, ca hai t IN1 v AC, AIW, VD IN2. Kt qu c *AC, Hng s. ghi vo t OUT.

OUT

WOR EN IN1 IN2

OUT

WXOR EN IN1 IN2

OUT

Lnh thc hin IN2: VW, T, C, php tnh logic OR IW, QW, gia cc bt tng (word) SMW, ng ca hai t IN1 AC, AIW, *VD, v IN2. Kt qu *AC, Hng s. c ghi vo t OUT. OUT: VW, T, C, IW, QW, MW, Lnh thc hin (word) SMW, php tnh logic AC, *VD, *AC XOR gia cc bt tng ng ca hai t IN1 v IN2. Kt qu c ghi vo t OUT. Lnh thc hin IN1: VD, ID, php tnh logic QD, MD, SMW AND gia cc bt (Dword) AC, ca hai t kp IN1 AIW, Hng s, v IN2. Kt qu VD, AC c ghi vo t OUT. IN2: VD, ID, QD, MD, SMW Lnh thc hin (Dword) AC, php tnh logic OR AIW, Hng s, gia cc bt ca *VD, *AC hai t kp IN1 v IN2. Kt qu c OUT: VD, ID, ghi vo t OUT. QD, MD, SMD, (Dword) AC, Lnh thc hin *VD, *AC php tnh logic XOR gia cc bt ca hai t kp IN1 v IN2. Kt qu c ghi vo t OUT.

WAND EN IN1 IN2

DW

OUT

WOR EN IN1 IN2

DW

OUT

WXOR EN IN1 IN2

DW

OUT

Cc lnh tip im c bit: C th dng cc lnh tip im c bit pht hin s chuyn tip trng thi ca xung (sn xung) v o li trng thi ca dng cung cp (gi tr ca nh ngn xp). LAD s dng cc 3.4.

tip im c bit tc ng vo dng cung cp. Cc tip im c bit khng c ton hng ring ca chnh chng v v th phi t chng vo v tr pha trc ca cun dy hoc hp u ra. Tip im chuyn tip dng/m (cc lnh sn trc v sn sau) c nhu cu v b nh, nn i vi CPU 214 l 256 lnh.

Cc lnh tip im c bit c biu din nh sau trong LAD LAD M t Ton hng

NOT

Tip im o trng thi Khng ca dng cung cp. Nu dng c cung cp c tip im o th n b ngt mch, nu khng c tip im o th n thng mch. Tip im chuyn i dng Khng cho php dng cung cp c thng mch trong mt vng qut khi sn xung iu khin chuyn t 0 ln 1

Tip im chuyn i m Khng cho php dng cung cp c thng mch trong mt vng qut khi sn xung iu khin chuyn t 1 xung 0.

Cc lnh tip im c bit c biu din nh sau trong STL

STL NOT EU M t Ton hng

Lnh o gi tr ca bt u tin Khng trong ngn xp. c Lnh nhn bit s chuyn tip Khng trng thi t 0 ln 1 trong mt c vng qut ca nh ngn xp. Khi nhn c s chuyn tip nh vy nh ngn xp s c gi tr bng 1 trong mt vng qut. Lnh nhn bit s chuyn tip Khng trng thi t 1 xung 0 trong mt c

ED

vng qut ca nh ngn xp. Khi nhn c s chuyn tip nh vy nh ngn xp s c gi tr bng 1 trong mt vng qut. NOT (NOT) EDGE UP (EU) EDGE DOWN (ED)

Lnh NOT, EU v ED thc hin cc thut ton c bit trn bt u tin ca ngn xp. Lnh NOT o gi tr ca bt u tin trong ngn xp. Lnh EU khi pht hin thy sn ln t 0 n 1 trong bt u tin ca ngn xp th t gi tr 1 vo bt u tin ca ngn xp trong khong thi gian bng mt vng qut.

Tc ng ca lnh vo ngn xp nh sau:

Trc NOT Sau Trc ED Sau c0 c1 c2 c3 c4 c5 c6 c7 c8 c0 c1 c2 c3 c4 c5 c6 c7 c8 1 c1 c2 c3 c4 c5 c6 c7 c8 Trc c1 c1 c2 c3 c4 c5 c6 c7 c8 EU Sau C0 C1 C2 C3 C4 C5 C6 C7 C8 1 c1 c2 c3 c4 c5 c6 c7 c8

3.5. Cc lnh so snh Khi lp trnh, nu c cc quyt nh v iu khin c thc hin da trn kt qu ca vic so snh th c th s dng lnh so snh cho byte, t hay t kp ca S7-200. LAD s dng lnh so snh so snh cc gi tr ca byte, t v t kp (gi tr thc hoc nguyn). Nhng lnh so snh thng l so snh nh hn hoc bng (<=); so snh bng (=) v so snh ln hn hoc bng (> =).

Khi so snh gi tr ca byte th khng cn phi n du ca ton hng. Ngc li khi so snh cc t hoc t kp vi nhau th phi n du ca ton hng, ngc li khi so snh cc t hoc t kp vi nhau th phi n du ca ton hng l bt cao nht trong t hoc t kp. Biu din cc lnh so snh trong LAD: LAD n1 n1 n1 n1 ==B n2 n2 n2 M t Tip im ng khi n1 = n2 B = Byte I = Integer D = Double Integer R = Real Ton hng n1,n2 (byte) : VB , IB , QB, MB, SMB , AC , Const , *VD*, AC

==I ==D

==R ==B n1

n2 Tip im ng khi N1 > n2 B = Byte I = Integer D = Double Integer R = Real

>=B ==B n1 n2 >=I n2 >=D ==B n1 n2 >=R ==B n1

n2

n1,n2 (t): VW, T, C, IW, QW, MW, SMW,AC, AIW, Hng s, *VD, *AC

n1

n2 <=B ==B n1 n2 <=I n1

Tip im ng khi N1 < n2 B = Byte I = Integer D = Double Integer R = Real

n1, n2(t kp):VD, ID, QD, MD, SMD, AC, HC, Hng s, *VD, *AC

n2 <=D ==B n1 n2 <=R Trong STL, nhng lnh so snh thc hin php so snh byte, t = B v t kp. Cn=c vo kiu so snh (<=, =, >=), kt qu ca php so snh c gi tr bng 0 (nu ng) hoc 1 (nu sai) nn c th s dng kt hp cng vi cc lnh gogic LA, A, O. to ra c cc php so snh m S7-200 khng c lnh so snh tng ng

nh: so snh khng bng nhau (< >), so snh nh hn (>), c th to ra c nh dng kt hp lnh NOT vi cc lnh c (=, >=, <=). V d sau m t vic thc hin php so snh khng bng nhau (< >) gia ni dung ca t V>W100 v hng s 50 bng cch s dng kt hp php so snh bng nhau LDW = v lnh o NOT. LDB =, LDW = LDD =, LDR = * Lnh kim tra tnh bng nhau ca ni dung 2 byte, t, t kp, hoc s thc. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp s c gi tr logic bng 1. LDB < = , LDW < = LDD < = , LDR < =

* Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c nh hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp c gi tr logic bng 1.
LDB > =, LDW > = LDD > =, LDR > =

* Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c ln hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp c gi tr logic bng 1.
AB =, AW = AD =, AR =

* Lnh kim tra tnh bng nhau ca ni dung 2 byte, t, t kp, hoc s thc. Trong trng hp php so snh cho kt qu ng, s thc hin php tnh logic And gia bt u tin trong ngn xp vi gi tr logic.
AB < =, AW < = AD < =, AR < = Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c nh hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, s thc hin php tnh logic AND gia bt u tin trong ngn xp vi gi tr logic 1 Biu din lnh so snh trong STL: STL LDB = n1 n2 M t Lnh thc hin php tnh logic Load , Ton hng n1 n2 (byte):VB,

AB OB

= =

n1 n1

n2 n2

And hoc Or gia gi IB, QB, MB, SMB, tr logic 1 vi ni AC, hng s, *VD , dung nh ngn xp *AC khi ni dung 2 byte n1 v n2 tha mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 byte n1 v n2 tha mn n1 > = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 byte n1 v n2 tha mn n1 < = n2 Lnh thc hin php tnh logic Load , n1 ,n2 (t):VW, T, And hoc Or gia gi C, QW, MW, SMW, tr logic 1 vi ni AC, AIW , hng s, dung nh ngn xp *VD , *AC khi ni dung 2 t n1 v n2 tha mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t n1 v n2 tha mn n1 > = n2

LDB > = n1 n2 AB n2 OB n2 LDB < = n1 n2 AB n2 OB n2 LDW = n1 AW n2 OW n2 LDW > = n2 AW n2 OW n2 LDW < = n2 AW n2 < = > = > = = n1 = n1 < = < = > = > =

n1

n1
-

n1

n1

n2
-

n1

n1

n1 n1 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t n1 v

n1

n2 tha mn n1 < = n2 OW n2 LDD = n1 n2 AD n2 OD n2 LDD n2 AD n2 OD n2 LDD n2 AD n2 OD n2 LDR = n1 AR n2 OR n2 LDR n2 AR n2 > = n1 > = n1 = n1

-

< =

n1 Lnh thc hin php tnh logic Load , n1 , n2 (t kp) And hoc Or gia gi :VD, ID, QD, MD, tr logic 1 vi ni SMD, AC, HC , dung nh ngn xp hng s, *VD , *AC khi ni dung 2 t kp n1 v n2 tha mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t kp n1 v n2 tha mn n1 > = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t kp n1 v n2 tha mn n1 < = n2 Lnh thc hin php tnh logic Load , n1 (t ,n2 And hoc Or gia gi kp):VD, ID, QD, tr logic 1 vi ni MD, SMD, AC, HC , dung nh ngn xp hng s, *VD , *AC nu hai s thc n1 v n2 (4 byte) tha mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp nu hai s thc n1 v n2 (4 byte ) tha mn

n1

n1

> =

n1

> =

n1

> = < =

n1 n1

< =

n1

< =

n1 n2
-

n1

OR n2 LDR n2 AR n2 OR n2

> = < =

n1 n1 > = n2 n1 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp nu hai s thc n1 v n2 (4 byte) tha mn n1 < = n2

< =

n1

< =

n1

3.6. Lnh nhy chng trnh con:

Cc lnh ca chng trnh, nu khng c nhng lnh iu khin ring, s c thc hin theo th t t trn xung di trong mt vng qut. Lnh iu khin chng trnh cho php thay i th t thc hin lnh. Chng cho php chuyn th t thc hin, ng l ra l lnh tip theo, ti mt lnh bt c no khc ca chng trnh, trong ni iu khin chuyn n phi c nh du trc bng mt nhn, ch, ch. Thuc nhm lnh iu khin chng trnh gm: lnh nhy, lnh gi chng trnh con, nhn ch ch, hay gi n gin l nhn, phi c nh du trc khi thc hin lnh nhy hay lnh gi chng trnh con. Vic t nhn cho lnh nhy phi nm trong chng trnh. Nhn ca chng trnh con, hoc ca chng trnh x l ngt c khai bo u chng trnh. Khng th dng lnh nhy JMP chuyn iu khin t chng trnh chnh vo mt nhn bt k trong chng trnh con hoc trong chng trnh x l ngt. Tng t nh vy cng khng th t mt chng trnh con hay chng trnh x l ngt nhy vo bt c mt nhn no nm ngoi cc chng trnh . Lnh gi chng trnh con l lnh chuyn iu khin n chng trnh con. Khi chng trnh con thc hin xong cc php tnh ca mnh th vic iu khin li c chuyn tr v lnh tip theo trong chng trnh chnh nm ngay sau lnh gi chng trnh con. T mt chng trnh con c th gi c mt chng trnh con khc trong n, c th gi nh vy nhiu nht l 8 ln trong S7200. Ni chung (trong mt chng trnh con c lnh gi n chnh n) v nguyn tc khng b cm song phi n gii hn trn. Nu lnh nhy hay lnh gi chng trnh con c thc hin th nh ngn xp lun c gi tr logic 1. Bi vy trong chng trnh con cc lnh c iu kin c thc hin nh cc lnh khng iu kin. Sau cc lnh LBL (t nhn) v SBR, lnh LD trong STL s b v hiu ha. Khi mt chng trnh con c gi, ton b ni dung ca ngn xp s c ct i, nh ca ngn xp nhn gi tr logic mi l 1,

cc bt khc ca ngn xp nhn gi tr logic 0 v iu khin c chuyn n chng trnh con c gi. Khi thc hin xong chng trnh con v trc khi iu khin c chuyn tr li chng trnh gi n, ni dung ngn xp c ct gi trc s c chuyn tr li ngn xp. Ni dung ca thanh ghi AC khng c ct gi khi gi chng trnh con, nhng khi mt chng trnh x l ngt c gi, ni dung ca thanh ghi AC s c ct gi trc khi thc hin chng trnh x l ngt v np li khi chng trnh x l ngt c thc hin xong. Bi vy chng trnh x l ngt c th t do s dng bn thanh ghi AC ca S7-200. JMP.CALL LBL.SBR Lnh nhy JMP v lnh gi chng trnh con SBR cho php chuyn iu khin t v tr ny n v tr khc trong chng trnh. C php ca lnh nhy v lnh gi chng trnh con trong LAD v STL u c ton hng l nhn ch ch (ni nhy n, ni cha chng trnh con). Lnh nhy, lnh gi chng trnh con, lnh khai bo nhn v lnh thot khi chng trnh con c biu din trong LAD v trong STL nh sau: LAD n ( JMP ) STL M t Ton hng n: 0 255

Lnh nhy thc hin vic chuyn JMP Kn iu khin n nhn n trong mt chng trnh. LBL Kn Lnh khai bo nhn n trong mt chng trnh.

LBL:n

n ( CALL )

Lnh gi chng trnh con, thc CALL hin php chuyn Kn iu khin n chng trnh con c nhn l n. SBR Kn Lnh gn nhn n cho mt chng trnh con.

n: 0 255

SBR: n

CRET n ( CRET )

Lnh tr v chng trnh gi chng trnh con c iu kin (bt u tin ca ngn xp c gi tr logic bng 1). Lnh tr v chng trnh gi chng trnh con khng iu kin.

Khng c

n ( RET )

RET

3.7. Cc lnh can thip vo thi gian vng qut:

Lnh MEND, END, STOP, NOP, WDR. Cc lnh ny c dng kt thc chng trnh ang thc hin, v ko di trong khong thi ca mt vng qut. Trong LAD v STL chng trnh chnh phi c kt bng lnh kt thc khng iu kin MEND. C th s dng lnh kt thc c iu kin END trc lnh kt thc khng iu kin. Lnh STOP kt thc chng trnh, n chuyn iu khin chng trnh n ch STOP. Nu gp lnh STOP trong chng trnh chnh hoc trong chng trnh con th chng trnh ang thc hin s c kt thc ngay lp tc. Lnh sng NOT khng c tc dng g trong vic thc hin chng trnh. Lnh NOT ny phi c t trong chng trnh chnh, hoc chng trnh ngt, hoc chng trnh con. Lnh WDR s khi ng li ng h quan st (watchdog Timer) v chng trnh tip tc c thc hin trong vng qut ch quan st. S dng lnh MEND, END, STOP v WDR trong LAD v STL nh sau: LAD ( EN D) ( MEN D) D ( STOP ) STOP ( WDR ) WDR MEN STL END M t Lnh kt thc chng trnh chnh hin hnh c iu kin. Lnh kt thc khng iu kin dng kt thc mt chng trnh hin hnh. Lnh STOP kt thc chng trnh hin hnh v chuyn sang ch STOP. Lnh WDR khi to li ng

h quan st. ( NOT ) NOT Lnh NOT khng c hiu lc trong chng trnh hin hnh. Ton hng n l mt s nm trong khong 0 25

3.8. Cc lnh iu khin Timer

Timer l b to thi gian tr gia tn hiu vo v tn hiu ra nn trong iu khin vn thng gi l khu tr. Nu k hiu tn hiu (logic) vo l x (t) v thi gian tr c to ra bng Timer l r th tn hiu u ra ca Timer s l x (t-r). S7-200 c 128 Timer (CPU-214) c chia lm 2 loi khc nhau, l: * Timer to thi gian tr khng c nh (Timer on delay), k hiu l TON. * Timer to thi gian tr c nh (Timer on delay retentive), k hiu l TONR. Hai kiu Timer ca S7-200 (TON v TONR) phn bit vi nhau phn ng ca n i vi trng thi tn hiu u vo, tc l khi tn hiu u vo chuyn trng thi logic t 0 ln 1, c gi l thi im Timer c kch, v khng tnh khong thi gian khi u vo c gi tr logic 0 vo thi gian tr tn hiu c t trc. Khi u vo c gi tr logic bng 0, TON t ng reset cn TONR th khng t reset. Timer TON c dng to thi gian tr trong mt khong thi gian (min lin thng), cn vi TONR thi gian tr s c to trong nhiu khong thi gian khc nhau. Timer TON v TONR bao gm 3 loi vi 3 phn gii khc nhau, phn gii 1ms, 10 ms, 100 ms. Thi gian tr r c to ra chnh l tch ca phn gii ca b Timer c chn v gi tr t trc cho Timer. V d mt b Timer c phn gii bng 10 ms v gi tr t trc 10 ms th thi gian tr s l r = 500 ms Timer ca S7-200 c nhng tnh cht c bn sau: Cc b Timer c iu khin bi mt cng vo v gi tr m tc thi. Gi tr m tc thi ca Timer c nh trong thanh ghi 2 byte (gi l T-word) ca Timer, xc nh khong thi gian tr k t khi Timer c kch. Gi tr t trc ca cc b Timer c k hiu trong LAD v STL l PT. Gi tr m tc thi ca thanh ghi Tword thng xuyn c so snh vi gi tr t trc ca Timer. Mi b Timer, ngoi thanh ghi 02 byte T-word lu gi tr m tc thi, cn c 1 bt, k hiu bng T-bt, ch trnh thi logic u ra. Gi tr logic ca bt ny ph thuc vo kt qu so snh gia gi tr m tc thi vi gi tr t trc. Trong khong thi gian tn hiu x (t) c gi tr logic 1, gi tr m tc thi trong T-word lun c cp nht v thay i tng

dn cho n khi n t gi tr cc i. Khi gi tr m tc thi ln hn hoc bng gi tr t trc, T-bt c gi tr logic 1. Cc loi Timer ca S7-200 (i vi CPU 214) chia theo TON, TONR v phn gii bao gm: Lnh gii 1 ms TON 10 ms 100 ms 1 ms TONR 10 ms 100 ms phn Gi tr cc i 32,767s 327,67s 3276,7s 32,767s 327,67s 3276,7s CPU 214 T32 T96 T33 T36; T100 T37 T63; T127 T0 T64 T1 T4; T65 T68 T5 T31; T69 T95 T97 T101

C php khai bo s dng Timer trong LAD nh sau: LAD M t Ton hng

TON IN PT

Txx

Khai bo Timer s hiu Txx : xx kiu TON to thi T32 T63 gian tr tnh t khi u T96 T vo IN c kch. Nu 127 nh gi tr m tc thi ln hn hoc bng gi tr t trc PT th T-bt c gi tr logic bng 1. C th reset Timer kiu TON PT: VW, T, C, bng lnh R hoc bng IW, gi tr logic 0 ti u vo QW, MW, IN SMW, 1 ms T32 T96 AC, AIW, VD 10 ms T33 T36; *AC, Hng s. T97 T100 100 ms T37 T63; T101 T127

TONR _Txx IN PT

Khai bo Timer s hiu Txx : T0 T31 xx kiu TONR to thi T64 gian tr tnh t khi u T95 vo IN c kch. Nu nh gi tr m tc thi ln hn hoc bng gi tr t trc PT th T-bt c PT: VW, T, C, gi tr logic bng 1. Ch IW, c th reset kiu TONR QW, AIW, bng lnh R cho T-bt SMW, AC, AIW, 1 ms T0 T64 VD 10 ms T1 T4 ; *AC, Hng s. T65 T68 100 ms T5 T31; T69 T95

C php khai bo s dng Timer trong STL nh sau: TON, TONR khai bo s dng Timer ca S7-200, lnh khai bo s dng Timer l lnh c iu kin. Ti thi im khai bo tn hiu u vo c gi tr logic bng gi tr logic ca bt u tin trong ngn xp. STL TON n M t Ton hng

Khai bo Timer s hiu xx Txx: T32 T63 Txx kiu TON to thi gian T96 tr tnh t khi bt u tin T127 trong ngn xp c gi tr logic 1. Nu nh gi tr m tc thi ln hn hoc bng n (word) : VW, gi tr t trc n th T-bt T, C, IW,QW, c gi tr logic bng 1. C MW, SMW th reset Timer kiu TON AC, AIW, VD bng lnh R hoc bng gi *AC, Hng s tr logic 0 ti u vo. 1 ms T96 10 ms T97 T100 100 T101 T127 ms

TONR n

Khai bo Timer s hiu xx Txx :T0 T31 kiu TONR to thi gian Txx T64 T95 tr tnh t khi bt u tin trong ngn xp c gi tr logic 1. Nu nh gi tr m n (word) :VW, tc thi ln hn hoc bng T, C, IW,QW, gi tr t trc n th T-bt

c gi tr logic bng 1. Ch AIW, SMW, c th reset Timer kiu AC, AIW, VD TONR bng lnh R cho T-bt *AC, Hng s 1 ms T64 10 ms T65 T68 100 T69 T95 ms

Ch : Khi s dng Timer kiu TONR, gi tr m tc thi c lu li v khng b thay i trong khong thi gian khi tn hiu u vo c logic 0. Gi tr ca T-bt khng c nh m hon ton ph thuc vo kt qu so snh gia gi tr m tc thi v gi tr t trc. Cc Timer c nh s t 0 n 127 (i vi CPU 214). Mt Timer c t tn l Txx, trong xx l s hiu ca Timer. Txx ng thi cng l a ch hnh thc ca T-word v T-bt vn c phn bit vi nhau nh kiu lnh s dng vi Txx. Khi dng lnh lm vic vi t, Txx c hiu l a ch ca T-word, ngc li khi s dng lnh lm vic vi tip im, Txx c hiu l a ch ca T-bt. Mt Timer ang lm vic c th c a li v trng thi khi ng ban u. Cng vic a mt Timer v trng thi ban u c gi l reset Timer . Khi reset mt b Timer, T-word v T-bt ca n ng thi c xa v c gi tr bng 0, nh vy gi tr m tc thi c t v 0 v tn hiu u ra cng c trng thi logic bng 0. C th reset bt c b Timer ca S7-200 bng lnh R (reset). iu ni rng khi dng lnh R cho T-bt ca mt Timer, Timer s c a v trng thi ban u v lnh R cho mt Txx va xa T-word va xa T-bt ca Timer . C hai phng php reset mt Timer kiu TON:

Xa tn hiu u vo.

Dng lnh R (reset). Dng lnh R l phng php duy nht reset cc b Timer kiu TONR. t gi tr 0 cho gi tr m tc thi ca mt Timer cng khng th xa T-bt ca Timer . Cng nh vy, khi t mt gi tr logic 0 cho T-bt ca mt Timer khng th xa gi tr m tc thi ca Timer . C php reset mt timer Txx bng lnh R l R Txx K1 Ch rng lnh R thuc nhm lnh c iu kin. Hnh 7 a: Timer ca S7-200

X(t) Gia tr em tc thi T-word Gia tr at trc

T-Bit

3.9. Cc lnh iu khin Counter

Counter l b m hin chc nng m sn xung trong S72000. Cc b m ca S7-2000 c chia ra lm 2 loi: b m tin (CTU) v b m tin/li (CTUD). B m tin CTU m s sn ln ca tn hiu logic u vo, tc l m s ln thay i trng thi logic t 0 ln 1 ca tn hiu. S sn xung m c, c ghi vo thanh ghi 2 byte ca b m, gi l thanh ghi C-word. Ni dung ca C-word, gi l gi tr m tc thi ca b m, lun c so snh vi gi tr t trc ca b m c k hiu l PV. Khi gi tr m tc thi bng hoc ln hn gi tr t trc ny th b m bo ra ngoi bng cch t gi tr logic 1 vo mt bt c bit ca n, c gi l C-bt. Trng hp gi tr m tc thi nh hn gi tr t trc th C-bt c gi tr logic l 0. Khc vi cc b Counter, cc b m CTU u c chn ni vi tn hiu iu khin xa thc hin vic t li ch khi pht ban u (reset) cho b m, c k hiu bng ch ci R trong LAD hay c qui nh l trng thi logic ca bt u tin ca ngn xp trong STL. B m c reset khi tn hiu xa ny c mc logic l 1 hoc khi lnh R (reset) c thc hin vi C-bt. Khi b m c reset, c C-word v C-bt u nhn gi tr 0. Hnh 8 a: B m CTU ca S7-200 Gi thi tr m tc CU PV R B m tin / li CTUD m tin khi gp sn ln ca xung vo cng m, k hiu l CU trong LAD hoc bt th 3 ca ngn xp trong STL, v m li khi gp sn ca xung vo cng m li, c k hiu l CD trong LAD hoc bt th 2 ca ngn xp trong STL. Ging nh b m CTU, b m CTUD cng c a v trng thi khi pht ban u bng 2 cch. Khi u vo logic ca chn xa, k hiu bng R trong LAD hoc bt th nht ca ngn xp trong STL, c gi tr logic l 1 hoc, Bng lnh R (reset) vi C-bt ca b m. CTUD c gi tr m tc thi ng bng gi tr ang m v c lu trong thanh ghi 2 byte C-word ca b m. Gi tr m tc thi lun c so snh vi gi tr t trc PV ca b m. Nu gi tr m tc thi ln hn bng bng gi tr t trc th Cbt c gi tr logic bng 1. Cn cc trng hp khc C-bt c gi tr logic bng 0. C-Bit C-word

Hnh 8 b: B m CTUD ca S7-200 CU Gi thi tr m tc PV C-Bit C-word

CD R B m tin CTU c min gi tr m tc thi t 0 n 32.767. B m tin/li CTUD c min gi tr m tc thi l 32.767 Cc b m c nh s t 0 n 127 (i vi CPU 214) v k hiu bng Cxx, trong xx l s th t ca b m. K hiu Cxx ng thi cng l a ch hnh thc ca C-word v ca C-bt. Mc d dng a ch hnh thc, song C-word v C-bt vn c phn bit vi nhau nh kiu lnh s dng lm vic vi t hay vi tip im (bt).

Lnh khai bo s dng b m trong LAD nh sau:

LAD M t Khai bo b m tin theo sn ln ca CU. Khi gi tr m tc thi C-word Cxx ln hn hoc bng gi tr t trc PV, C-bt (cxx) c gi tr logic bng 1. B m c reset khi u vo R c gi tr logic bng 1. B m ngng m khi Cword Cxx t gi tr cc i 32.767. Khi bo b m tin/li, m tin theo sn ln ca CU v m li theo sn ln ca CD. Khi gi tr m tc thi C-word Cxx ln hn hoc bng gi tr t trc PV, C-bt (cxx) c gi tr logic bng 1. B m ngng m tin khi C-word t gi tr cc i 32.767 v ngg m li khi C-word t gi tr cc tiu 32.767 CTUD reset khi u vo R c gi tr logic bng 1. Ton hng Cxx:C0 C47 C80 C127 PV (word) : VW , T, C, IW, QW, MW, SMW, AC, AIW, Hng s, *VD, *AC Cxx C79 : C48

CTU CU PV R

Cxx

CTUD CU PV R

Cxx

PV (word):VW,T , C , IW, QW, MW, SMW, AC,A IW, Hng s, *VD, *AC

Lnh khai bo s dng b m trong STL nh sau: STL M t Khai bo b m tin theo sn ln ca CU. Khi gi tr m tc thi C-word ln hn hoc bng gi tr t trc n, Cxx C-bt c gi tr logic bng 1. B m c reset khi u ngn xp c gi tr logic bng 1. B m ngng m khi Cword t gi tr cc i 32.767. Ton hng Cxx C47 C127 n (word):VW , T , C , IW , QW , MW, SMW, AC, AIW, Hng s. *VD, *AC Cxx: C48 C79 n (word) : VW, T, C, IW ,QW, MW, SMW, AC, AIW, Hng s, *VD, *AC : C0 C80

CTU n

CTUD n

Khai bo b m tin/li, m tin theo sn ln ca CU v m li theo sn ln ca CD. Khi gi tr m tc Cxx thi C-word, Cxx ln hn hoc bng gi tr t trc n, C-bt c gi tr logic bng 1, b m ngng m tin khi C-word t gi tr cc i 32.767 v ngng m li khi C-word t c gi tr cc tiu 32.767 CTUD reset khi bt u ca ngn xp c gi tr logic bng 1.

3.10. Cc lnh s hc
a. Lnh cng (ADD) Lnh ADD_I L lnh thc hin php cng cc s nguyn 16-bt IN1 v IN2. Trong LAD kt qu l mt s nguyn 16-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT. Cn trong STL, kt qu cng l mt gi tr 16-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2. Lnh ADD_DI: L lnh thc hin php cng cc s nguyn 32-bt IN1 v IN2 Trong LAD, kt qu l mt s nguyn 32-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT.

Cn trong STL, kt qu cng l mt gi tr 32-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2.

Lnh ADD_R: L lnh thc hin php cng cc s thc 32-bt IN1 v IN2. Trong LAD, kt qu l mt s thc 32-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT. Cn trong STL, kt qu cng l mt gi tr thc 32-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2. b. Lnh tr (SUB): Lnh SUB_I: L lnh thc hin php tr cc s nguyn 16-bt IN1 v IN2 Trong LAD kt qu l mt s nguyn 16-bt v c ghi vo OUT, tc l: IN1 - IN2 = OUT. Cn trong STL, kt qu l mt gi tr 16-bt nhng c ghi li vo IN2, tc l IN1- IN2 = IN2. Lnh SUB-DI: L lnh thc hin php tr cc s nguyn 32-bt IN1 v IN2 Trong LAD kt qu l mt s nguyn 32-bt c ghi vo IN2, tc l: IN1 - IN2 = IN2. Cn trong STL, kt qu l mt gi tr 32-bt nhng c ghi li vo IN2, tc l IN1- IN2 = IN2. Lnh SUB_R: L lnh thc hin php tr cc s thc 32-bt IN1 v IN2 Trong LAD kt qu l mt s thc 32-bt c ghi vo OUT, tc l: IN1 - IN2 = OUT. Trong STL, kt qu l mt gi tr 32-bt nhng c ghi li vo IN2, tc l IN1- IN2 = IN2. C php dng lnh cng v tr trong LAD v STL nh sau: LAD STL

ADD EN IN1 IN2

+I IN2

IN1

OUT

SUB EN IN1 IN2

-I IN2

IN1

OUT

ADD EN IN1 IN2

DI

+D

IN1 IN2

OUT -D IN1 IN2

SUB EN IN1 IN2

DI

OUT +R IN1 IN2

ADD EN IN1 IN2

OUT

SUB EN IN1 IN2

-R

IN1 IN2

OUT

c. Lnh nhn (MUL): Lnh MUL: Trong LAD: Lnh thc hin php nhn 2 s nguyn 16-bt IN1 v IN2 v cho ra kt qu 32-bt cha trong t kp OUT (4 byte). Trong STL: Lnh thc hin php nhn gia 2 s nguyn 16-bt n1 v s nguyn cha trong t thp (t 0 n bt 15) ca ton hng 32-bt n2 (4 byte). Kt qu 32-bt c ghi vo n2.

Lnh MUL_R: Trong LAD: lnh thc hin php nhn hai s thc 32-bt IN1 v IN2 v cho ra kt qu 32-bt cha trong t kp OUT (4 byte). Trong STL: Lnh thc hin php nhn gia s thc 32-bt c ghi vo IN2. C php dng lnh trong LAD v STL nh sau: LAD MUL EN IN1 IN2 OUT *R IN 1 IN2 STL MUL n1 n2

MUL EN IN1 IN2

OUT

d. Lnh chia (DIV) Trong LAD: Lnh thc hin php chia s nguyn 16-bt IN1 cho s nguyn 16-bt IN2. Kt qu 32-bt cha trong t kp OUT gm thng s ghi trong mng 16-bt t bt 0 n bt15 (t thp) v phn d cng 16-bt ghi trong mng t bt-16 n bt-31 (t cao). Trong STL: Lnh thc hin php chia s nguyn 16-bt n1 cho s nguyn, s nguyn 16-bt nm trong t thp t bt 0 n bt 15 ca ton hng 32-bt n2. Kt qu 32-bt c ghi li vo n2 bao gm thng s ghi trong mng 16-bt t bt 0 n bt 15 (t thp) v phn d ghi trong mng 16-bt t bt-16 n bt-31 (t cao). Lnh DIV_R:

Trong LAD: lnh thc hin php chia s thc 32-bt IN1 cho s thc 32-bt IN2 v cho ra kt qu 32-bt cha trong t kp OUT. Trong STL, lnh thc hin php chia s thc 32-bt IN1 cho s thc 32-bt IN2, kt qu 32-bt c ghi li vo IN2.

C php dng lnh chia hai s trong LAD v STL nh sau: LAD DIV EN IN1 IN2 OUT STL DIV n1 n2

DIV EN IN1 IN2

/R

n1

n2

OUT

e. Lnh ly cn bc 2 (SQRT): L mt lnh thc hin ly cn bc hai ca s thc 32-bt IN. Kt qu cng l mt s 32-bt c ghi vo t kp OUT. C php dng lnh ly cn bc hai ca mt s thc nh sau: LAD SQRT EN IN OUT STL SQRT IN OUT

3.11.

Cc lnh cng tr mt n v

a. Lnh INC_B: L lnh cng s nguyn 1 vo ni dung ca byte u vo. Trong LAD: Kt qu c ghi vo OUT, tc l: IN1 + 1 = OUT. Trong STL: Kt qu c ghi vo IN.

C php dng lnh INCW trong LAD v trong STL nh sau: LAD INC EN IN B OUT STL INCW IN

b. Lnh INC_W Lnh cng s nguyn 1 vo ni dung t n In. Trong LAD: Kt qu c ghi vo OUT. Trong STL: Kt qu c ghi li vo IN. C php dng lnh INCW trong LAD v trong STL nh sau: LAD INC EN IN W OUT STL INCW IN

c. Lnh INC_DW (DOUBLE WORD) L lnh cng s nguyn 1 vo ni dung t kp IN Trong LAD: Kt qu c ghi vo OUT, tc l: IN + 1 = OUT Trong STL: Kt qu c ghi vo IN, tc l: IN + 1 = IN C php dng lnh INCD trong LAD v trong STL nh sau: LAD STL

INC EN IN

DW OUT

INCD

IN

d. Lnh DEC_B L lnh bt ni dung ca byte u vo i 1 n v. Trong LAD: Kt qu c ghi vo OUT, tc l: IN - 1 = OUT Trong STL: Kt qu c ghi vo IN, tc l: IN - 1 = IN C php dng lnh DECW trong STL v DEC_W trong LAD nh sau: LAD DEC EN IN B OUT STL DECB IN

e. Lnh DEC_W L lnh bt ni dung IN i 1 n v. Trong LAD: Kt qu c ghi vo OUT, tc l: IN - 1 = OUT Trong STL: Kt qu c ghi vo IN, tc l: IN - 1 = IN C php dng lnh DECW trong STL v DEC_W trong LAD nh sau: LAD INC EN IN W OUT STL DECW IN

f. Lnh DEC_DW L lnh gim ni dung t kp IN i 1 n v. Trong LAD: Kt qu c ghi vo OUT, tc l: IN - 1 = OUT Trong STL: Kt qu c ghi vo IN, tc l: IN - 1 = I C php dng lnh DECDW trong STL hay DEC_DW trong LAD nh sau:

LAD INC EN IN DW OUT

STL DECD IN

3.12.

Cc lnh dch chuyn ni dung nh

Cc lnh dch chuyn ni dung nh thc hin vic di chuyn hoc sao chp s liu t vng ny sang vng khc trong b nh. Trong LAD hay trong STL lnh dch chuyn thc hin vic di chuyn hay sao chp ni dung ca mt byte, mt t n, mt t kp hoc mt gi tr thc t vng ny sang vng khc trong b nh. a. Lnh MOV_B L lnh sao chp ni dung ca byte IN sang byte OUT. C php dng lnh MOV_B trong LAD hay MOVB trong STL nh sau: LAD MOV EN IN B OUT STL MOVB IN OUT

b. Lnh MOV_W L lnh sao chp ni dung ca t n IN sang t n OUT. C php dng lnh MOVW trong STL hay MOV_W trong LAD nh sau: LAD MOV EN IN W OUT STL MOVW IN OUT

c. Lnh MOV_DW

L lnh sao chp ni dung ca t kp IN sang t kp OUT. C php dng lnh MOVD trong STL hay MOV_DW trong LAD nh sau: LAD MOV EN IN DW OUT STL MOVD IN OUT

d. Lnh MOV_R L lnh sao chp mt s thc t IN (4 byte) sang OUT (4 byte). C php dng lnh MOV_R trong LAD hay MOVR trong STL: LAD MOV EN IN R OUT STL MOVR IN OUT

e. Lnh SWAP L lnh trao i ni dung ca Byte thp v Byte cao trong ni dung t n IN C php dng lnh SWAP trong LAD hay trong STL nh sau: LAD STL SWAP SWAP EN IN OUT IN

3.13.

Cc lnh dch chuyn thanh ghi Cc lnh dch chuyn thanh ghi c chia lm hai nhm:

 Nhm cc lnh lm vic vi thanh ghi c di bng mt t

n (16-bt) hay mt t kp (32-bt).

nh ngha trong lnh. Nhm lnh vi thanh ghi c di 16 hoc 32 bt. Lnh dch chuyn thuc nhm ny cho php dch chuyn v quay cc bt trong cc t n v trong cc t kp. S ln dch chuyn cc bt ca t n hay t kp c ch th bng mt ton hng trong c gi l s ln m y. S ln quay cc bt ca t n hay t kp cng c ch th bng mt ton hng trong lnh, c gi l s ln m quay. Khi s dng cc lnh dch chuyn cc bt ca t n hay t kp cn ch : S khng thc hin vic dch chuyn nu nh s m ln y bng 0. Nu s ln y c gi tr ln hn 0, bt nh trn SM1.1 c gi tr logic ca bt cui cng c y ra. Nu s m ln y ln hn hoc bng 16 (t n), ln hn hoc bng 32 (t kp) khi dch chuyn th lnh s ch thc hin vi s m ln y ln nht l 16 hoc 32. Lnh SRW (y cc bt t n sang phi) v SDR (y cc bt t kp sang phi) s chuyn gi tr 0 vo bt cao nht ca t hoc t kp ti mi ln y. Sau khi thc hin lnh, bt SM1.1 s c gi tr a bt th N-1 ca t n hoc t kp vi N l s ln y. Lnh SLW (y cc bt t n sang tri) v SRD (y cc bt t kp sang tri) s chuyn gi tr logic 0 vo bt thp nht ca t hoc t kp ti mi ln y. Sau khi thc hin lnh, bt SM1.1 s c gi tr ca bt th 16-N i vi t n hoc 32-N i vi t kp, trong N l s ln y. Bt bo kt qu 0 (bt SM1.0) s c gi tr logic bng 1 nu nh sau khi thc hin lnh y ni dung ca t n hay t kp bng 0. Khi s dng lnh quay cc bt ca t n hay t kp cn ch : Lnh quay thc hin php y vng trn sang tri hay phi cc bt ca mt t n hoc ca mt t kp. Ti mi ln quay, gi tr logic ca bt b y ra khi u ny cng l gi tr logic c a vo u kia ca t hay ca t kp. Lnh quay s khng thc hin nu nh s m ln quay c gi tr l 0 hay bng bi s ca 16 (vi t n) hoc 32 (vi t kp). i vi cc gi tr khc ca s m ln quay ln hn 16 (i vi t n) hoc 32 (i vi t kp), lnh s thc hin vi s m ln quay mi bng phn d ca s m ln quay c chia cho 16 hoc chia cho 32. Khi thc hin lnh quay sang phi RRW (vi t n) hay RRD (vi t kp), ti mi ln quay gi tr thp nht trong t hoc t

Nhm cc lnh lm vic vi thanh ghi c di ty m c

kp c ghi vo bt bo trn SM1.1. Sau khi lnh c thc hin xong bt SM1.1 s c gi tr logic bt 16-N ca t n hoc 32-N ca t kp, trong N l s m ln quay. Khi thc hin lnh quay sang tri RLW (vi t n) hay RLD (vi t kp) ti mi ln quay, gi tr logic ca bt cao nht trong t hoc t kp c ghi vo bt bo trn SM1.1. Sau khi lnh c thc hin xon bt SM1.1 s c gi tr logic bt th N-1 trong t n hoc t kp, trong N l s m ln quay (mi). Bt bo kt qu 0 (bt SM1.0) s c gi tr logic 1 nu t hay t kp c quay c gi tr bng 0. a. Lnh SHR_R: L lnh dch chuyn cc bt ca t n IN sang phi N v tr, trong N c gi l s m ln dch chuyn. Ti mi ln dch chuyn, gi tr logic 0 c a vo bt cao (bt th 15) v gi tr logic ca bt thp (bt 0) c chuyn vo bt bo trn SM1.1. Trong LAD kt qu c ghi vo OUT, cn trong STL kt qu vn nm trong IN. C php ca lnh nh sau: LAD SHR EN IN N W OUT STL SRW IN N

b. Lnh SHL_W: L lnh dch chuyn cc bt ca t n IN sang tri n v tr, trong N c gi l s m ln dch chuyn. Ti mi ln dch chuyn, gi tr logic 0 c a vo bt thp (bt 0) v gi tr logic ca bt cao (bt th 15) c chuyn vo bt bo trn SM1.1. Trong LAD kt qu c ghi vo t OUT, cn trong STL kt qu vn nm trong IN. C php dng lnh ny nh sau: LAD STL

SHL EN IN N

W OUT

SLW

IN

c. Lnh SHR_DW: L lnh dch chuyn cc bt ca t kp IN sang phi N v tr vi N l s m ln dch chuyn. Ti mi ln dch chuyn, gi tr logic 0 c a vo bt cao (bt th 31) v gi tr ca bt thp (bt 0) c chuyn vo bt bo trn SM1.1. Trong LAD kt qu c ghi vo t kp OUT, cn trong STL kt qu vn nm trong IN. C php dng lnh dch chuyn ny nh sau: LAD SHR EN IN N DW OUT STL SRD IN N

d. Lnh SHL_DW: L lnh dch chuyn cc bt ca t kp IN sang tri N v tr, trong N c gi l s m ln dch chuyn. Ti mi ln dch chuyn, gi tr logic 0 c a vo bt thp (bit 0) v gi tr logic ca bt cao (bt 31) c chuyn vo bt bo trn SM1.1 Trong LAD kt qu c ghi vo t kp OUT. Trong STL kt qu vn nm trong IN. C php ca lnh ny nh sau: LAD SHL DW EN IN N OUT STL SLD IN N

e. Lnh ROR_W: L lnh quay cc bt ca t n IN sang phi N ln, vi N c gi l s m ln quay. Ti mi ln quay, gi tr logic ca bt thp (bt 0) c chuyn vo bt bo trn SM1.1 va c ghi li vo bt cao (bt 15) ca t IN. Trong LAD kt qu c ghi vo t OUT. Trong STL kt qu vn nm trong IN. C php ca lnh ny nh sau:

LAD ROR EN IN N W OUT

STL RRW IN N

f. Lnh ROR_DW L lnh quay cc bt ca t kp IN sang phi N ln, trong N c gi l s ln quay. Ti mi ln quay, gi tr logic ca bt thp (bt 0) va c chuyn vo bt bo trn SM1.1 va c chuyn vo bt cao (bt 31) ca t kp IN. Trong LAD kt qu c ghi vo t OUT. Cn trong STL kt qu vn nm trong IN. C php dng lnh ny nh sau: LAD ROR EN IN N DW OUT STL RRD IN N

g. Lnh ROL-W:

L lnh quay cc bt ca t n IN sang tri N ln vi N l s m ln quay. Ti mi ln quay, gi tr logic ca bt cao (bt 15) va c chuyn vo bt bo trn SM1.1 va c ghi li vo bt thp ca t IN. Trong LAD kt qu c ghi vo t OUT. Trong STL kt qu vn nm trong IN C php dng lnh ny nh sau: LAD ROL EN IN N W OUT STL RLW IN N

h. Lnh ROL-DW L lnh quay cc bt ca t kp IN sang tri N ln, trong N c gi l s m ln quay. Ti mi ln quay, gi tr logic ca bt cao (bt 31) va c chuyn vo bt bo trn SM1.1 va c ghi li vo bt thp (bt 0) ca t kp IN. Trong LAD kt qu c ghi vo t OUT. Trong STL kt qu vn nm trong IN C php dng lnh ny nh sau: LAD ROL EN IN N DW OUT STL RLD IN N

3.14.

Hm i d liu tng ng thanh ghi 7 nt

Hm SEG chuyn i s nguyn h c s Hexa trong khong 0 F sang thnh gi tr bit tng ng ca thanh ghi 7 nt . Hm SEG lp gi tr cc bit ca thanh ghi 7 nt tng ng vi ni dung ca 4 bit thp ca byte u vo IN. Kt qu c ghi co byte u ra OUT S cc bit ca thanh ghi 7 nt S nguyn Thanh ghi 7 nt g f e d c

b 0 1 1 1 2 1 3 1 4 1 5 0 6 1 7 1 8 1 9 1 A 1 B 0 C 0 D 1 E 0 F 0

a 0 0 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 0 f e d a b g c

0 0 1 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1

LAD

STL

Ton hng

SEG EN IN OUT

ENCO OUT

IN (Byte) :VB, IB, IN QB, MB, SMB, AC, *VD, *AC, hng s OUT(byte): VB, IB, QB, MB, SMB, AC, *VD, *AC

3.15 ng h thi gian thc ng h ti gian thc ch c CPU 214 . c th lm vic vi ng h thi gian thc CPU 214 cung cp hai lnh c v ghi gi tr cho ng h . Nhng gi tr c c hoc ghi c vi ng h thi gian thc l cc gi tr v ngy, thnh , nm , v cc gi tr gi , phc , giy .Cc d liu c , ghi vi ng h thi gian thc trong LAD v trong STL c di mt byte v phi c m ha theo kiu s nh phn BCD . Byte 0 Byte 1 Byte 2 Byte 3 Byte 4 Byte 5 Byte 6 Byte 7 Nm ( 0 99) Thng(0 12) Ngy (0 31) Gi (0 23) Phc (0 59) Giy (0 59) 0 0 trong tun ngy

Cc d liu hp l l: N m (yy) 0 99 g (mm) 1 12 1 31 0 23 0 59 0 59 Thn Ngy (dd) Gi (hh) Pht (mm) Giy (ss)

Ring gi tr v ngy trong tun l mt s tng ng vi ni dung ca nibble(4 bit) thp trong byte theo kiu : Ch Th Th Th Th Th Th

nht

hai

my bin p 3

nm

su

by

READ_RTC (LAD) TODR (STL) Lnh c ni dung ca ng h thi gian thc vi b m 8 byte c ch th trong lnh bng ton hng T. SET_RTC (LAD) TODW (STL ) Lnh ghi ni ca b m 8 byte c ch th trong lnh bng ton hng T vo ng h thi gian thc . C php s dng lnh c, ghi d liu vi ng h thi gian thc trong LAD , STL: LAD READ RTC EN T TODW SET RTC EN T T T T(byte) : VB , IB , QB , MB , SMB , *VD , *AC STL TODR Ton hng

Tuyt i khng s dng lnh TODR v lnh TODW ng thi va trong chng trnh chnh, va trong chng trnh x l ngt .Khi mt lnh TODR hay TODW c thc hin , th khi gi chng trnh x l ngt , cc lnh ln vic vi ng h thi gian thc trong chng trnh x l ngt s khng c thc hin na. Bit SM4.5 s c logic 1 trong nhung trng hp nh vy.