1. Phng php lp trnh S7-200 biu din mt mch logic cng bng mt dy cc lnh lp trnh.

Chng trnh bao gm mt dy cc tp lnh. S7-200 thc hin chng trnh bt u t lnh lp trnh u tin v kt thc lp trnh cui trong mt vng qut (scan). Mt vng qut (scan cyele) c bt u bng mt vic c trng thi ca u vo, v sau thc hin chng trnh. Vng qut kt thc bng vic thay i trng thi u ra. Trc khi bt u mt vng qut tip theo S7-200 thc thi cc nhim v bn trong v nhim v truyn thng. Chu trnh thc hin chng trnh l chu trnh lp. Cch lp trnh cho S7-200 ni ring v cho cc PLC ni chung da trn hai phng php c bn. Phng php hnh thang (Ladder, vit tt l LAD) v phng php lit k lnh (Statement list, vit tt l STL). Nu c mt chng trnh vit di dng LAD, thit b lp trnh s t dng to ra mt chng trnh theo dng STL tng ng. Ngc li khng phi mi chng trnh vit di dng STL u c th chuyn sang c dng LAD. Phng php lit k lnh (STL): L phng php th hin chng trnh di dng tp hp cc cu lnh. Mi cu lnh trong chng trnh, k c nhng lnh hnh thc biu din mt chc nng ca PLC. 1.1. Cc lnh vo ra * Load (LD): Lnh LD np gi tr logic ca mt tip im vo trong bt u tin ca ngn xp (xem hnh a), cc gi tr c cn li trong ngn xp b y li xung mt bt. Load Not (LDN): Lnh LDN np gi tr logic nghch o ca mt tip im vo trong bt u tin ca ngn xp (xem hnh b), cc gi tr cn li trong ngn xp b y li xung mt bt. Trc LD Sau c0 c1 c2 c3 c4 c5 c6 c7 c8 M c0 c1 c2 c3 c4 c5 c6 c7
B y ra khi ngn xp

Hnh a: Trng thi ca ngn xp trc v sau khi thc hin lnh LD Trc LDN Sau c0 c1 c2 c3 c4 c5 c6 c7 c8 m c0 c1 c2 c3 c4 c5 c6 c7

B y ra khi ngn xp Hnh b: Trng thi ca ngn xp trc v sau khi thc hin lnh LDN. Cc dng khc nhau ca lnh LD, LDN cho STL nh sau: Lnh LD n M t Ton hng Lnh np gi tr logic n (bt): I, Q, M, SM, ca im n vo bt u T, C, V tin trong ngn xp. Lnh np gi tr logic nghch o ca im n vo bt u tin trong ngn xp. Lnh np tc thi gi tr logic ca im n vo bt u tin trong ngn xp. Lnh np tc thi gi tr logic nghch o ca im n vo bt u tin trong ngn xp. n: I

LDN n

LDI n

LDNI n

OUTPUT (=) Lnh sao chp ni dung ca bt u tin trong ngn xp vo bt c ch nh trong lnh. Ni dung ca ngn xp khng b thay i. M t bng lnh STL nh sau: STL = n M t Ton hng

Lnh = sao chp gi tr ca n: I, Q, M, SM, T, nh ngn xp ti tip im n C, V c ch dn trong lnh. (bt) Lnh = I (immediate) sao chp tc thi gi tr ca nh stack ti tip im n c ch dn trong lnh. n: Q (bt)

= In

1.2. Cc lnh logic i s (BOOLEAN) Cc lnh tip im i s Boolean cho php to lp c cc mch logic (khng c nh). Trong LAD cc lnh ny c biu din thng qua cu trc mch, mc ni tip hay song song cc tip im thng ng v cc tip im thng m. STL c th s dng cc lnh A (And) v O (Or) cho cc hm h hoc cc lnh AN (And Not), ON (Or Not) cho cc hm kn. Gi tr ca ngn xp thay i ph thuc vo tng lnh. Lnh O n A n M t Ton hng

Lnh thc hin ton t ^ (A) v V n: I, Q, M, SM, T, C, (O) gia gi tr logic ca tip im n V v gi tr bt u tin trong ngn xp. (bit) Kt qu c ghi li bt u trong ngn xp. Lnh thc hin ton t ^ (A) v V (O) gia gi tr logic nghch o ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. Lnh thc hin tc thi ton t ^ (A) v V (O) gia gi tr logic ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp. n: 1 (bit)

AN n ON n

AI n OI n

ANI n ONI n

Lnh thc hin tc thi ton t ^ (A) v V (O) gia gi tr logic nghch o ca tip im n v gi tr bt u tin trong ngn xp. Kt qu c ghi li bt u trong ngn xp.

Ngoi nhng lnh lm vic trc tip vi tip im, S7-200 cn c 5 lnh c bit biu din cc php tnh ca i s Boolean cho cc bit trong ngn xp, c gi l cc lnh stack logic. l cc lnh ALD (And load), OLD (Or load), LPS (Logic push), LRD (Logic read) v LPP (Logic pop). Lnh stack logic c dng t hp, sao chp hoc xa cc mnh logic. LAD khng c b m dnh cho lnh stack logic. STL s dng cc lnh stack logic thc hin phng trnh tng th c nhiu biu thc con. Bng sao tm tt c php gi cc lnh stack logic trong STL. Lnh ALD M t Lnh t hp gi tr ca bt u tin v th hai ca ngn xp bng php tnh logic. Kt qu ghi li vo bt u tin. Gi tr cn li ca ngn xp c ko ln mt bt. Lnh t hp gi tr ca bt u tin v th hai ca ngn xp bng php tnh logic V. Kt qu ghi li vo bt u . Gi tr cn li ca ngn xp c ko ln mt bt. Lnh logic Push (LPS) sao chp gi tr ca bt u tin vo bt th hai trong ngn xp. Gi tr cn li b y xung mt bt. Bt cui cng b y ra khi ngn xp. Lnh sao chp gi tr ca bt th hai vo bt u tin trong ngn xp. Cc gi tr cn li ca ngn xp gi nguyn v tr. Lnh ko ngn xp ln mt bt. Gi tr ca bt sau c chuyn cho bt trc. Ton hng Khng c

OLD

Khng c

LPS

Khng c

LRD

Khng c

LPP

Khng c

AND (A) OR (O)

Lnh A v O phi hp gi tr logic ca mt tip im n vi gi tr bt u tin ca ngn xp. Kt qu php tnh c t li vo bt u tin trong ngn xp. Gi tr ca cc bt cn li trong ngn xp khng b thay i. Lut tnh ton ca cc php tnh logic And v Or nh sau: x y x ^ y (And) 0 0 1 1 0 1 0 1 0 0 0 1 x v y (Or) 0 1 1 1

Tc ng ca lnh AND v OR vo ngn xp nh sau Trc A Sau m= c0 ^ c1 c0 c1 c2 c3 c4 c5 c6 c7 c8 Trc c0 c1 c2 O m C1 C2 C3 C4 C5 C6 C7 C8 Sau m C1 C2 m= c0 v c1

c3 c4 c5 c6 c7 c8

C3 C4 C5 C6 C7 C8

AND LOAD (ALD) OR LOAD (OLD): Lnh ALD v lnh OLD thc hin php tnh logic And v Or gia hai bt u tin ca ngn xp. Kt qu ca php logic ny s c ghi li vo bt u trong ngn xp. Ni dung cn li ca ngn xp c ko ln mt bt.

Tc ng ca lnh ALD v OLD vo ngn xp nh sau: Trc ALD Sau m= c0^ c1 c0 c1 c2 c3 c4 c5 c6 c7 c8 m c2 c3 c4 c5 c6 c7 c8

Trc c0 c1 c2 c3 c4 c5 c6 c7 c8

OLD

Sau m c2 c3 c4 c5 c6 c7 c8

m= c0 v c1

XORW, XORD Lnh thc hin cc thut ton logic And, Or v Exclusive Or ca i s Boolean trn 2 bite hoc 4 byte (mng nhiu bt hoc t im). Ngoi cc lnh logic lm vi tip im, S7-200 cung cp thm nhng lnh logic c kh nng thc hin cc thut ton logic trn mt mng nhiu tip im (hay nhiu bt) nh trn 2 byte hoc 4 byte. Lut tnh ton ca chng nh sau: x 0 0 1 1 Y 0 1 0 1 X^y (And) 0 0 0 1 xvy (Or) 0 1 1 1 x XOR y 0 1 1 0

Cch biu din cc lnh logic ny trong LAD v STL c tm tt trong bng sau. Chng s dng bt nh c bit SM 1.0 thng bo v trng thi kt qu php tnh c thc hin (kt qu bng 0). Biu din trong STL STL M t Ton hng

ANDW IN1

IN2

ORW IN1

IN2

XORW IN1 IN2

Lnh thc hin php logic IN1: VW, T, C, AND gia cc bt tng ng ca IW, QW. hai t IN1 v IN2. Kt qu c (word) SMW, ghi li vo IN2 AC, AIW, *VD *AC, Hng s. Lnh thc hin php logic OR gia cc bt tng ng ca hai t IN2: VW, T, C, IN1 v IN2. Kt qu c ghi li IW, QW vo IN2 (word) W, CA, Lnh thc hin php logic AIW, *VD, *AC XOR gia cc bt tng ng ca hai t IN1 v IN2 . Kt qu c ghi li vo IN2 Lnh thc hin php logic IN1: VD, ID, AND gia cc bt tng ng ca QD, MD, SMQ. hai t kp IN1 v IN2. Kt qu (Dword) AC, c ghi li vo IN2 HC, *CD,*AC Hng s. Lnh thc hin php logic OR gia cc bt tng ng ca hai t kp IN1 v IN2. Kt qu c IN2: VD, ID, ghi li vo IN2 QD, MD, SMD Lnh thc hin php logic (Dword)AC, XOR gia cc bt tng ng ca *VD, *AC hai t kp IN1 v IN2. Kt qu c ghi li vo IN2

ANDD IN1

IN2

ORD

IN1

IN2

XORD

IN1

IN2

1.3. Cc lnh tip im c bit: C th dng cc lnh tip im c bit pht hin s chuyn tip trng thi ca xung (sn xung) v o li trng thi ca dng cung cp (gi tr ca nh ngn xp). LAD s dng cc tip im c bit tc ng vo dng cung cp. Cc tip im c bit khng c ton hng ring ca chnh chng v v th phi t chng vo v tr pha trc ca cun dy hoc hp u ra. Tip im chuyn tip dng/m (cc lnh sn trc v sn sau) c nhu cu v b nh, nn i vi CPU 214 l 256 lnh.
Cc lnh tip im c bit c biu din nh sau trong STL STL NOT M t Lnh o gi tr ca bt u tin trong ngn xp. Ton hng Khng c

EU

Lnh nhn bit s chuyn tip trng thi t 0 ln 1 trong mt vng qut ca nh ngn xp. Khi nhn c s chuyn tip nh vy nh ngn xp s c gi tr bng 1 trong mt vng qut. Lnh nhn bit s chuyn tip trng thi t 1 xung 0 trong mt vng qut ca nh ngn xp. Khi nhn c s chuyn tip nh vy nh ngn xp s c gi tr bng 1 trong mt vng qut.

Khng c

ED

Khng c

NOT (NOT) EDGE UP (EU) EDGE DOWN (ED)

Lnh NOT, EU v ED thc hin cc thut ton c bit trn bt u tin ca ngn xp. Lnh NOT o gi tr ca bt u tin trong ngn xp. Lnh EU khi pht hin thy sn ln t 0 n 1 trong bt u tin ca ngn xp th t gi tr 1 vo bt u tin ca ngn xp trong khong thi gian bng mt vng qut.

Tc ng ca lnh vo ngn xp nh sau:

Trc NOT Sau c0 c1 c2 c3 c4 c5 c6 c7 c8 c 0 c1 c2 c3 c4 c5 c6 c7 c8 Trc 1 c1 c2 c3 c4 c5 c6 c7 c8 EU Sau c1 c1 c2 c3 c4 c5 c6 c7 c8 Trc ED C0 C1 C2 C3 C4 C5 C6 C7 C8 Sau 1 c1 c2 c3 c4 c5 c6 c7 c8

1.4.

Cc lnh so snh

Khi lp trnh, nu c cc quyt nh v iu khin c thc hin da trn kt qu ca vic so snh th c th s dng lnh so snh cho byte, t hay t kp ca S7-200. LAD s dng lnh so snh so snh cc gi tr ca byte, t v t kp (gi tr thc hoc nguyn). Nhng lnh so snh thng l so snh nh hn hoc bng (<=); so snh bng (=) v so snh ln hn hoc bng (> =). Khi so snh gi tr ca byte th khng cn phi n du ca ton hng. Ngc li khi so snh cc t hoc t kp vi nhau th phi n du ca ton hng, ngc li khi so snh cc t hoc t kp vi nhau th phi n du ca ton hng l bt cao nht trong t hoc t kp. Trong STL, nhng lnh so snh thc hin php so snh byte, t v t kp. Cn c vo kiu so snh (<=, =, >=), kt qu ca php so snh c gi tr bng 0 (nu ng) hoc 1 (nu sai) nn c th s dng kt hp cng vi cc lnh gogic LA, A, O. to ra c cc php so snh m S7-200 khng c lnh so snh tng ng nh: so snh khng bng nhau (< >), so snh nh hn (>), c th to ra c nh dng kt hp lnh NOT vi cc lnh c (=, >=, <=). V d sau m t vic thc hin php so snh khng bng nhau (< >) gia ni dung ca t V>W100 v hng s 50 bng cch s dng kt hp php so snh bng nhau LDW = v lnh o NOT. LDB =, LDW = LDD =, LDR = * Lnh kim tra tnh bng nhau ca ni dung 2 byte, t, t kp, hoc s thc. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp s c gi tr logic bng 1. LDB < = , LDW < = LDD < = , LDR < = * Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c nh hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp c gi tr logic bng 1. LDB > =, LDW > = LDD > =, LDR > = * Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c ln hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, bt u tin trong ngn xp c gi tr logic bng 1. AB =, AW = AD =, AR = * Lnh kim tra tnh bng nhau ca ni dung 2 byte, t, t kp, hoc s thc. Trong trng hp php so snh cho kt qu ng, s thc hin php tnh logic And gia bt u tin trong ngn xp vi gi tr logic.

AB < =, AW < = AD < =, AR < = Lnh so snh ni dung ca byte, t, t kp hoc s thc th nht c nh hn hoc bng ni dung ca byte, t, t kp hoc s thc th hai hay khng. Trong trng hp php so snh cho kt qu ng, s thc hin php tnh logic AND gia bt u tin trong ngn xp vi gi tr logic 1 Biu din lnh so snh trong STL: STL LDB = n1 n2 AB = n1 n2 OB = n1 n2 LDB > = n1 n2 AB > = n1 n2 OB > = n1 n2 LDB < = n1 n2 AB < = n1 n2 OB < = n1 n2 LDW = n1 n2 AW = n1 n2 OW = n1 n2 LDW > = n1 n2 AW > = n1 n2 M t Ton hng

Lnh thc hin php tnh logic Load , And hoc Or n1 , n2 (byte):VB, IB, gia gi tr logic 1 vi ni QB, MB, SMB, AC, dung nh ngn xp khi ni hng s, *VD , *AC dung 2 byte n1 v n2 tha mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 byte n1 v n2 tha mn n1 > = n 2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 byte n1 v n2 tha mn n1 < = n 2 Lnh thc hin php tnh logic Load , And hoc Or n1 ,n2 (t):VW, T, C, gia gi tr logic 1 vi ni QW, MW, SMW, AC, dung nh ngn xp khi ni AIW , hng s, *VD , dung 2 t n1 v n2 tha mn - *AC n1 = n 2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni

OW > = n1 n2 LDW < = n1 n2 AW < = n1 n2 OW < = n1 n2 LDD = n1 n2 AD OD = n1 n2 = n1 n2

dung 2 t n1 v n2 tha mn n1 > = n 2

Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t n1 v n2 tha mn n1 < = n 2 Lnh thc hin php tnh logic Load , And hoc Or n1 , n2 (t kp) :VD, gia gi tr logic 1 vi ni ID, QD, MD, SMD, dung nh ngn xp khi ni AC, HC , hng s, *VD dung 2 t kp n1 v n2 tha , *AC mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t kp n1 v n2 tha mn n1 > = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp khi ni dung 2 t kp n1 v n2 tha mn n1 < = n2 Lnh thc hin php tnh logic Load , And hoc Or n1 ,n2 (t kp):VD, gia gi tr logic 1 vi ni ID, QD, MD, SMD, dung nh ngn xp nu hai AC, HC , hng s, *VD s thc n1 v n2 (4 byte) tha , *AC mn n1 = n2 Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp nu hai s thc n1 v n2 (4 byte ) tha mn n1 > = n2

LDD > = n1 n2 AD OD > = n1 n2 > = n1 n2

LDD < = n1 n2 AD < = n1 n2 OD < = n1 n2

LDR = n1 n2 AR OR = n1 n2 = n1 n2

LDR > = n1 n2 AR OR > = n1 n2 > = n1 n2

LDR < = n1 n2 AR OR 1.5. < = n1 n2 < = n1 n2

Lnh thc hin php tnh logic Load , And hoc Or gia gi tr logic 1 vi ni dung nh ngn xp nu hai s thc n1 v n2 (4 byte) tha mn n1 < = n2

Cc lnh iu khin Timer Timer l b to thi gian tr gia tn hiu vo v tn hiu ra nn trong iu khin vn thng gi l khu tr. Nu k hiu tn hiu (logic) vo l x (t) v thi gian tr c to ra bng Timer l r th tn hiu u ra ca Timer s l x (t-r). S7-200 c 128 Timer (CPU-214) c chia lm 2 loi khc nhau, l: * Timer to thi gian tr khng c nh (Timer on delay), k hiu l TON. * Timer to thi gian tr c nh (Timer on delay retentive), k hiu l TONR. Hai kiu Timer ca S7-200 (TON v TONR) phn bit vi nhau phn ng ca n i vi trng thi tn hiu u vo, tc l khi tn hiu u vo chuyn trng thi logic t 0 ln 1, c gi l thi im Timer c kch, v khng tnh khong thi gian khi u vo c gi tr logic 0 vo thi gian tr tn hiu c t trc. Khi u vo c gi tr logic bng 0, TON t ng reset cn TONR th khng t reset. Timer TON c dng to thi gian tr trong mt khong thi gian (min lin thng), cn vi TONR thi gian tr s c to trong nhiu khong thi gian khc nhau. Timer TON v TONR bao gm 3 loi vi 3 phn gii khc nhau, phn gii 1ms, 10 ms, 100 ms. Thi gian tr r c to ra chnh l tch ca phn gii ca b Timer c chn v gi tr t trc cho Timer. V d mt b Timer c phn gii bng 10 ms v gi tr t trc 10 ms th thi gian tr s l r = 500 ms Timer ca S7-200 c nhng tnh cht c bn sau: Cc b Timer c iu khin bi mt cng vo v gi tr m tc thi. Gi tr m tc thi ca Timer c nh trong thanh ghi 2 byte (gi l T-word) ca Timer, xc nh khong thi gian tr k t khi Timer c kch. Gi tr t trc ca cc b Timer c k hiu trong LAD v STL l PT. Gi tr m tc thi ca thanh ghi T-word thng xuyn c so snh vi gi tr t trc ca Timer. Mi b Timer, ngoi thanh ghi 02 byte T-word lu gi tr m tc thi, cn c 1 bt, k hiu bng T-bt, ch trnh thi logic u ra. Gi tr logic ca bt ny ph thuc vo kt qu so snh gia gi tr m tc thi vi gi tr t trc. Trong khong thi gian tn hiu x (t) c gi tr logic 1, gi tr m tc thi trong Tword lun c cp nht v thay i tng dn cho n khi n t gi tr cc i. Khi gi tr m tc thi ln hn hoc bng gi tr t trc, T-bt c gi tr logic 1.

Cc loi Timer ca S7-200 (i vi CPU 214) chia theo TON, TONR v phn gii bao gm: Lnh TON phn gii 1 ms 10 ms 100 ms 1 ms TONR 10 ms 100 ms Gi tr cc i 32,767s 327,67s 3276,7s 32,767s 327,67s 3276,7s CPU 214 T32T96 T33T36; T97 T100 T37T63; T101 T127 T0 T64 T1T4; T65T68 T5T31; T69T95

C php khai bo s dng Timer trong STL nh sau: TON, TONR khai bo s dng Timer ca S7-200, lnh khai bo s dng Timer l lnh c iu kin. Ti thi im khai bo tn hiu u vo c gi tr logic bng gi tr logic ca bt u tin trong ngn xp. STL TON Txx n M t Ton hng Khai bo Timer s hiu xx kiu Txx: T32 T63 TON to thi gian tr tnh t khi T96 T127 bt u tin trong ngn xp c gi tr logic 1. Nu nh gi tr m tc thi n (word) : VW, T, ln hn hoc bng gi tr t trc n C, IW,QW, MW, th T-bt c gi tr logic bng 1. C th reset Timer kiu TON bng lnh SMW R hoc bng gi tr logic 0 ti u AC, AIW, VD vo. *AC, Hng s 1 ms T96 10 ms T97 T100 100 ms T101 T127 TONR Txx n Khai bo Timer s hiu xx kiu Txx :T0 T31 TONR to thi gian tr tnh t T64 T95 khi bt u tin trong ngn xp c gi tr logic 1. Nu nh gi tr m n (word) :VW, T, tc thi ln hn hoc bng gi tr t trc n th T-bt c gi tr logic C, IW,QW, AIW, bng 1. Ch c th reset Timer kiu SMW,

TONR bng lnh R cho T-bt 1 ms T64 10 ms T65 T68 100 ms T69 T95

AC, AIW, VD *AC, Hng s

Ch : Khi s dng Timer kiu TONR, gi tr m tc thi c lu li v khng b thay i trong khong thi gian khi tn hiu u vo c logic 0. Gi tr ca T-bt khng c nh m hon ton ph thuc vo kt qu so snh gia gi tr m tc thi v gi tr t trc. Cc Timer c nh s t 0 n 127 (i vi CPU 214). Mt Timer c t tn l Txx, trong xx l s hiu ca Timer. Txx ng thi cng l a ch hnh thc ca Tword v T-bt vn c phn bit vi nhau nh kiu lnh s dng vi Txx. Khi dng lnh lm vic vi t, Txx c hiu l a ch ca T-word, ngc li khi s dng lnh lm vic vi tip im, Txx c hiu l a ch ca T-bt. Mt Timer ang lm vic c th c a li v trng thi khi ng ban u. Cng vic a mt Timer v trng thi ban u c gi l reset Timer . Khi reset mt b Timer, T-word v T-bt ca n ng thi c xa v c gi tr bng 0, nh vy gi tr m tc thi c t v 0 v tn hiu u ra cng c trng thi logic bng 0. C th reset bt c b Timer ca S7-200 bng lnh R (reset). iu ni rng khi dng lnh R cho T-bt ca mt Timer, Timer s c a v trng thi ban u v lnh R cho mt Txx va xa T-word va xa T-bt ca Timer . C hai phng php reset mt Timer kiu TON: Xa tn hiu u vo. Dng lnh R (reset). Dng lnh R l phng php duy nht reset cc b Timer kiu TONR. t gi tr 0 cho gi tr m tc thi ca mt Timer cng khng th xa T-bt ca Timer . Cng nh vy, khi t mt gi tr logic 0 cho T-bt ca mt Timer khng th xa gi tr m tc thi ca Timer . C php reset mt timer Txx bng lnh R l R Txx K1 Ch rng lnh R thuc nhm lnh c iu kin. Hnh 7 a: Timer ca S7-200

1.6. Cc lnh iu khin Counter Counter l b m hin chc nng m sn xung trong S7-2000. Cc b m ca S7-2000 c chia ra lm 2 loi: b m tin (CTU) v b m tin/li (CTUD). B m tin CTU m s sn ln ca tn hiu logic u vo, tc l m s ln thay i trng thi logic t 0 ln 1 ca tn hiu. S sn xung m c, c ghi vo thanh ghi 2 byte ca b m, gi l thanh ghi C-word. Ni dung ca C-word, gi l gi tr m tc thi ca b m, lun c so snh vi gi tr t trc ca b m c k hiu l PV. Khi gi tr m tc thi bng hoc ln hn gi tr t trc ny th b m bo ra ngoi bng cch t gi tr logic 1 vo mt bt c bit ca n, c gi l C-bt. Trng hp gi tr m tc thi nh hn gi tr t trc th C-bt c gi tr logic l 0. Khc vi cc b Counter, cc b m CTU u c chn ni vi tn hiu iu khin xa thc hin vic t li ch khi pht ban u (reset) cho b m, c k hiu bng ch ci R trong LAD hay c qui nh l trng thi logic ca bt u tin ca ngn xp trong STL. B m c reset khi tn hiu xa ny c mc logic l 1 hoc khi lnh R (reset) c thc hin vi C-bt. Khi b m c reset, c C-word v C-bt u nhn gi tr 0. Hnh 8 a: B m CTU ca S7-200
CU Gi tr m tc thi C-Bit C-word

B m tin / li CTUD m tin khi gp sn ln ca xung vo cng m, k hiu l CU trong LAD hoc bt th 3 ca ngn xp trong STL, R m li khi gp sn ca xung v vo cng m li, c k hiu l CD trong LAD hoc bt th 2 ca ngn xp trong STL. Ging nh b m CTU, b m CTUD cng c a v trng thi khi pht ban u bng 2 cch. Khi u vo logic ca chn xa, k hiu bng R trong LAD hoc bt th nht ca ngn xp trong STL, c gi tr logic l 1 hoc, Bng lnh R (reset) vi C-bt ca b m. CTUD c gi tr m tc thi ng bng gi tr ang m v c lu trong thanh ghi 2 byte C-word ca b m. Gi tr m tc thi lun c so snh vi gi tr t trc PV ca b m. Nu gi tr m tc thi ln hn bng bng gi tr t trc th Cbt c gi tr logic bng 1. Cn cc trng hp khc C-bt c gi tr logic bng 0. Hnh 8 b: B m CTUD ca S7-200
CU Gi tr m tc thi PV C-Bit

PV

C-word

B m tin CTU c min gi tr m tc thi t 0 n 32.767. B m tin/li CTUD c min gi tr m tc thi l 32.767 Cc b m c nh s t 0 n 127 (i vi CPU 214) v k hiu bng Cxx, trong xx l s th t ca b m. K hiu Cxx ng thi cng l a ch hnh thc ca Cword v ca C-bt. Mc d dng a ch hnh thc, song C-word v C-bt vn c phn bit vi nhau nh kiu lnh s dng lm vic vi t hay vi tip im (bt). 1.7. Cc lnh s hc a. Lnh cng (ADD) Lnh ADD_I L lnh thc hin php cng cc s nguyn 16-bt IN1 v IN2. Trong LAD kt qu l mt s nguyn 16-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT. Cn trong STL, kt qu cng l mt gi tr 16-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2. Lnh ADD_DI: L lnh thc hin php cng cc s nguyn 32-bt IN1 v IN2 Trong LAD, kt qu l mt s nguyn 32-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT. Cn trong STL, kt qu cng l mt gi tr 32-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2.

Lnh ADD_R: L lnh thc hin php cng cc s thc 32-bt IN1 v IN2. Trong LAD, kt qu l mt s thc 32-bt c ghi vo OUT, tc l: IN1 + IN2 = OUT. Cn trong STL, kt qu cng l mt gi tr thc 32-bt nhng c ghi vo IN2, tc l IN1 + IN2 = IN2. b. Lnh tr (SUB): Lnh SUB_I: L lnh thc hin php tr cc s nguyn 16-bt IN1 v IN2

Trong LAD kt qu l mt s nguyn 16-bt v c ghi vo OUT, tc l: IN1 - IN2 = OUT. Cn trong STL, kt qu l mt gi tr 16-bt nhng c ghi li vo IN2, tc l IN1IN2 = IN2. Lnh SUB-DI: L lnh thc hin php tr cc s nguyn 32-bt IN1 v IN2 Trong LAD kt qu l mt s nguyn 32-bt c ghi vo IN2, tc l: IN1 - IN2 = IN2. Cn trong STL, kt qu l mt gi tr 32-bt nhng c ghi li vo IN2, tc l IN1IN2 = IN2. Lnh SUB_R: L lnh thc hin php tr cc s thc 32-bt IN1 v IN2 Trong LAD kt qu l mt s thc 32-bt c ghi vo OUT, tc l: IN1 - IN2 = OUT. Trong STL, kt qu l mt gi tr 32-bt nhng c ghi li vo IN2, tc l IN1- IN2 = IN2. C php dng lnh cng v tr trong LAD v STL nh sau: LAD
ADD EN I

STL +I IN2 IN1

IN1 IN2 SUB EN OUT I

-I IN2

IN1

IN1 IN2 OUT

ADD EN

DI

+ D IN1 IN2

IN1 IN2 SUB EN OUT DI

-D

IN1 IN2

IN1

+ R IN1 IN2
IN2 ADD EN OUT R

IN1 IN2 SUB EN OUT R

- R IN1 IN2

IN1 IN2 OUT

c. Lnh nhn (MUL): Lnh MUL: Trong LAD: Lnh thc hin php nhn 2 s nguyn 16-bt IN1 v IN2 v cho ra kt qu 32-bt cha trong t kp OUT (4 byte). Trong STL: Lnh thc hin php nhn gia 2 s nguyn 16-bt n1 v s nguyn cha trong t thp (t 0 n bt 15) ca ton hng 32-bt n2 (4 byte). Kt qu 32-bt c ghi vo n2.

Lnh MUL_R: Trong LAD: lnh thc hin php nhn hai s thc 32-bt IN1 v IN2 v cho ra kt qu 32-bt cha trong t kp OUT (4 byte). Trong STL: Lnh thc hin php nhn gia s thc 32-bt c ghi vo IN2. C php dng lnh trong LAD v STL nh sau: LAD
MUL EN

STL MUL n1 n2

IN1 IN2 MUL EN OUT R

*R

IN 1

IN2

IN1 IN2 OUT

d. Lnh chia (DIV) Trong LAD: Lnh thc hin php chia s nguyn 16-bt IN1 cho s nguyn 16-bt IN2. Kt qu 32-bt cha trong t kp OUT gm thng s ghi trong mng 16-bt t bt 0 n bt15 (t thp) v phn d cng 16-bt ghi trong mng t bt-16 n bt-31 (t cao). Trong STL: Lnh thc hin php chia s nguyn 16-bt n1 cho s nguyn, s nguyn 16-bt nm trong t thp t bt 0 n bt 15 ca ton hng 32-bt n2. Kt qu 32-bt c ghi li vo n2 bao gm thng s ghi trong mng 16-bt t bt 0 n bt 15 (t thp) v phn d ghi trong mng 16-bt t bt-16 n bt-31 (t cao). Lnh DIV_R: Trong LAD: lnh thc hin php chia s thc 32-bt IN1 cho s thc 32-bt IN2 v cho ra kt qu 32-bt cha trong t kp OUT. Trong STL, lnh thc hin php chia s thc 32-bt IN1 cho s thc 32-bt IN2, kt qu 32-bt c ghi li vo IN2.

C php dng lnh chia hai s trong LAD v STL nh sau: LAD
DIV EN

STL DIV n1 n2

IN1 IN2 OUT R

DIV EN

/R

n1

n2

IN1 IN2 OUT