Comparador digital

1 OBJETIVO GENERAL Aprender la correcta aplicacin y buen funcionamiento de los contadores asncronos con ayuda del uso del Flip-Flop tipo JK. 2 MATERIAL Y EQUIPO EMPLEADO 2 Capacitor de 0.1F. Resistencias de .1k , 10k , 1.8M , 470k y 220 2 C.I. LSN74N73A (Flip-Flop JK). 1 C.I. 555 (Temporizador) 1 LED 1 GAL22V10 1 Display nodo comn 7 segmentos 1 Protoboard

3 INTRODUCCIN En los contadores asncronos a diferencia de los contadores sincronos, la transicin de salida del flip-flop sirve como una fuente para disparar otro flip-flop, es decir, las entradas CP de todos los flip-flops (excepto el primero) se disparan no por los pulsos que llegan, sino ms bien por la transicin que ocurre en otros flip-flops. El cambio de estado de un flip-flop particular depende del estado presente en otros flip-flops. Un contador binario asncrono ascendente consta de una conexin en serie de flipflops complementarios (tipo C o JK), con la salida de cada flip-flop conectada a la entrada CP del siguiente flip-flop de orden ms alto. El flip-flop que retiene el bit menos significativo recibe los pulsos de acarreo que llegan. En la figura 1 se muestra un contador binario asncrono de 4 bits.

Figura 1. Contador asncrono ascendente de 4 bits Todas las entradas J y K son iguales a 1. El circulo pequeo en la entrada CP indica que el flip-flop se complementa durante una transicin que pasa a negativo o cuando la salida a la cual esta conectado pasa de 1 a 0. En la tabla 1 se muestra la secuencia de conteo de un contador asncrono ascendente. A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Tabla 1. Secuencia de conteo de un contador asncrono ascendente de 4 bits El bit A0 de orden ms bajo se complementa con cada pulso de conteo, cada vez que A0 pasa de 1 a 0 se complementa A1; cada vez que A1 pasa de 1 a 0 se complementa A2 y cada vez que A2 pasa de 1 a 0 se complementa A3. Si se desea construir un contador asncrono descendente se construye conectando la entrada CP de cada flip-flop (excepto el primero) debe conectarse a la salida Q del flip-flop previo. Entonces cuando Q pasa de 0 a 1, Q pasara de 1 a 0 y complementa el siguiente flip-flop como se requiere.

54

Figura 2. Contador asncrono descendente de 4 bits La secuencia de conteo de un contador asncrono descendente se muestra en la tabla 2. A3 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 A2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 A1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 A0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

Tabla 2. Secuencia de conteo de un contador asncrono descendente de 4 bits 4 DESARROLLO

Para el desarrollo de la prctica En la siguiente figura podemos observar la conexin de cuatro FF tipo J-K para formar un contador asncrono de 4 BITS, comnmente conocido como Contador de Rizo de 4 BITS.

55

Figura 3

El funcionamiento de este circuito se basa en cuatro puntos importantes: 1. Los pulsos de reloj slo son aplicados a la entrada CP (Clock, reloj) del primer Fip-Flop. Teniendo en cuenta que es un FF tipo "J-K", y que estas dos entradas se encuentran en un nivel alto (Conectadas a V+), el FF realizar la funcin de complemento o "Toggle", conmutando sus salidas con cada pulso de la seal de reloj. El cambio puede ser controlado por transiciones positivas o negativas de la seal de reloj, esto depende nicamente del tipo de entrada del FF. 2. La salida del primer FF (Primer BIT) acta como pulso de reloj para el siguiente FF (Segundo BIT), y as sucesivamente hasta llegar al cuarto FF. De esta manera se logra que un FF slo pueda cambiar de estado cuando el anterior le proporcione la transicin correcta a su entrada. 3. Las salidas de los FF representan el nmero binario de 4 BITS, Obteniendo del primer FF el LSB (Dgito menos significativo), y del ltimo el MSB (Dgito ms significativo). Al comenzar la cuenta, tericamente las salidas de los FF deben estar en cero, esto nos da e nmero 0000, esto puede lograrse con las entradas de "Restablecer" (RESET), las cules no son mostradas en el diagrama. La tabla 1, muestra la secuencia de conteo desde el nmero 0000 al 1111. 4. Una vez que ha llegado el quinceavo pulso de entrada, el contador se encontrar en la cuenta mxima para 4 BITS, es decir 1111, al llegar el siguiente pulso, el contador volver a la posicin original de 0000, Esto supone un ciclo completo del contador y se conoce como el "reciclado" de la cuenta. Este diseo de contador, es conocido como "Contador Asncrono", debido a que los cambios de estado en los FF son asncronos con respecto a la seal de reloj, es decir, no ocurren al mismo tiempo que cambia la seal de reloj. El nico que obedece directamente a los cambios de la seal de reloj es el primer FF.

56

Cambio del primer FF = Seal de reloj Cambio del segundo FF = Primer FF + Seal de reloj Cambio del tercer FF = Segundo FF + Primer FF + Seal de reloj Cambio del cuarto FF = Tercer FF + Segundo FF + Primer FF + Seal de reloj.

Esta configuracin nos permite observar que se produce un retraso en la propagacin de la seal desde la entrada a la salida (Ya que existe un pequeo tiempo de retraso cuando un FF cambia de estado, el cul explicaremos a detalle ms adelante). Este es el uno de los "defectos" de los contadores de rizo, debido al retraso explicado anteriormente, este tipo de contadores tiene un lmite en la frecuencia de reloj aplicada a su entrada, aunque los retrasos en los FF modernos son muy pequeos (entre los 10 y los 40 nano-segundos), si se aplica a la entrada una frecuencia muy alta, el contador no puede funcionar de manera correcta.

Tabla 3 Simulacin del circuito

57

5 CONCLUSIONES Los sistemas digitales en la actualidad son muy empleados, para aplicaciones especficas es necesario realizar el diseo de estos circuitos, el procedimiento de diseo de los circuitos contadores son muy parecidos y empleando la misma lgica se puede extender a contadores de cualquier cantidad de bits

6 BIBLIOGRAFIA Diseo Digital, M. Morris Mano, Prentice Hall M. Morris Mano Diseo Digital 3 edicin Pearson. Cap.6 Pg. 217. Mxico 2003. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss Sistemas Digitales Principios y Aplicaciones 10 edicin Pearson. Mxico 2007. Norman Balabanian, Bradley Carlson Principios de Diseo lgico Digital 1 edicin CECSA. Mxico 2002.

58