Circuitos Digitales II Gripo 3 Facultad de Ingenieras Universidad del Magdalena

Fixed point Arithmetic Unit

Alvaro Bermudez Grupo 2 Felipe Canchila Aguirre Grupo 3

Luis Fernando Huertas Grupo 2

Descripcin del Diseo

El sistema Fixed point Arithmetic Unit (Unidad Aritmtica de coma fija), es un sistema capaz de realizar cuatro operaciones con dos dgitos de 8 bit cada uno en formato de signo-magnitud, las operaciones son: A+B, A-B, A*B y el valor absoluto Abs(A) o Abs(B). El formato de la entrada es: 1bit de magnitud (el mas significativo), 1bit de la parte entera, 6 bit de parte decimal; la salida es de 8 bit donde el primero es el signo del resultado, los dos siguientes la parte entera y los 5 siguientes la parte decimal. Ejemplo: Dato de entrada =>
Bit de signo 1 Para negativos 0 Para positivos

1 0 100101
Bit de la parte entera Parte decimal

Resultado: 1 01 00101
Bit de signo 1 Para negativos 0 Para positivos Bit de la parte entera Parte decimal

ADQUISICION Y SALIDA DE DATOS En LA SPARTAM 3. La FPGA elegida para la implementacin es la SPARTAM 3, que cuenta con 8 switches de entrada de datos, 8 led de para la visualizacin de la salida de datos y 4 pulsadores para poder elegir las cuatro operaciones y la multiplexacin del dato a guardar.

Alvaro Bermudez, Felipe canchila, Luis Huertas

Circuitos Digitales II Gripo 3 Facultad de Ingenieras Universidad del Magdalena

MODELO DEL PROYECTO. El proyecto esta dividido en tres partes o bloques como es mostrado en la figura1, cada una de estas partes ser explicada con ms claridad.
S_P A B S_D
7 7

Latch

Selector De operaciones Y signo

OUT_SIGNO
2

AU
7

RESULTADO

Figura1: Esquemtico del Proyecto completo. LATCH

La FPGA spartam 3 solo posee 8 switches pero el sistema realiza operaciones de dos dgitos cada una de 8 bit, por ende se debe crear un bloque que permita al usuario almacenar el dato que desee (A o B), la solucin mas optima para este problema seria un flip-flop, pero como el diseo esta restringidos a que no pueden utilizarse sistemas que utilicen seales de reloj, se opta por una solucin menos optima, que es la creacin de Lacth tipo D, donde bsicamente esta compuesto por un process que depende de la entrada de datos a almacenar y un selector de guardado, como debe almacenar dos dgitos de 8 bit cada uno, se opta por colocar dos pulsadores de los 4 que posee la FPGA en cuestin, en la Tabla1 se muestran las opciones posible.

Alvaro Bermudez, Felipe canchila, Luis Huertas

Circuitos Digitales II Gripo 3 Facultad de Ingenieras Universidad del Magdalena

P0 0 0 1 1

P1 Resultado de datos 0 1 0 1 No se afecta la salida de datos Almacena el dato B Almacena el dato A No se afecta la salida de datos

Tabla1: Combinaciones y acciones de los pulsadores de almacenamiento de datos.

SELECTOR DE OPERACIONES Y SIGNO.

Este bloque se encarga de controlar la operacin que va a realizar la AU y del signo de salida, teniendo en cuenta los signos y magnitud de A y B y la operacin que digite el usuario (suma, resta). Este circuito se realiza con comandos como _when_els, and, or entre otros, todo con el fin de cumplir condiciones como las mostradas en la Tabla2, en la Tabla3 se muestran las diferentes combinacin de operaciones que puede ingresar el usuario para que el sistema la realice: Signo de A 0 0 0 1 1 1 Signo de B 0 1 1 0 0 1 Operacin 00 00 00 00 00 00 Magnitud ---A>B B>A A>B B>A ---Resultado operacion Suma Resta (A-B) Resta (B-A) Resta (A-B) Resta (B-A) Suma

Tabla2: Salida del selector de operaciones y signo dependiendo de la operacin digitada y de los signos y magnitud de los datos.

Selector de operacin 00 01 10 11

Accin Suma Resta Multiplica Valor absoluto

Tabla3: tabla de peticin de operaciones segn la combinacin ingresada.

Alvaro Bermudez, Felipe canchila, Luis Huertas

Circuitos Digitales II Gripo 3 Facultad de Ingenieras Universidad del Magdalena

En la Tabla2 solo se muestran algunas de las combinaciones posibles, esta se muestra con el fin de comprender de que a pesar de que la operacin que ingrese el usuario sea una suma pero los datos tengan signos diferentes, el sistema no debe realizar una suma sino una resta y dependiendo el la magnitud resta A-b o B-A. Este sistema tambin se encarga del signo de salida o de resultado de la siguiente manera ejemplo: si A y B son negativos y esta en modo suma, no importando el resultado de las magnitudes el signo siempre va hacer negativo, otro poda ser; si esta en modo resta y A es positivo y B es negativo (A-(-B)) no importando el resultado de las magnitudes el signo ser positivo.

AU
Este se encarga de realizar las operaciones solo de magnitudes dependiendo del selector (salida del selector de operaciones y signo) y concatenar la salida de la magnitud con el signo, para asi obtener la salida completa. Por otra parte el circuito debe hacer redondeos de bit ya que en operaciones como multiplicacin si los dos dgitos son de 7 bit la salida de resultado es de 14 bit mximo, el sistema debe ser capaz de redondear a solo 7 bit mas uno del signo.

Alvaro Bermudez, Felipe canchila, Luis Huertas

Circuitos Digitales II Gripo 3 Facultad de Ingenieras Universidad del Magdalena

REFERENCIAS

Ronald, Tocci. Diseo de circuitos Digitales.

Alvaro Bermudez, Felipe canchila, Luis Huertas