Professeur : J.

Richard
.

L.T P.E. Martin

COURS

TECHNOLOGIE DES CIRCUITS INTEGRES TTL - CMOS

CLASSE : DATE : / /

. .

- On appellera pour les valeurs de tension en sortie ( Output ): VOHmin : Tension minimale de sortie ltat logique haut. V0Lmax : Tension maximale de sortie ltat logique bas. VOHmax
Vcc

1. Gnralits:
1.1 Dfinition de circuit intgr : Un circuit intgr dsigne un bloc constitu par un monocristal de silicium ( Puce ) de quelques millimtres carrs lintrieur duquel se trouvent inscrits en nombre variable des composants lectroniques lmentaires ( Transistors, diodes, rsistances, condensateurs, ... ). 1.2 Dfinition de classes dintgration : Dans lordre chronologique, on distingue 4 classes dintgration : Les microcircuits SSI ( Single Size Intgration ) : 100 transistors par cm2. Les circuits intgrs MSI ( Mdium Size Intgration ) : 1000 transistors par cm2. Les circuits LSI ( Large Size Intgration ) : 10000 100000 transistors par cm2. Les circuits VLSI ( Very Large Size Intgration ) : 0.1 1 million transistors par cm2. 1.3 Notion de familles de circuits logiques : Il existe plusieurs familles de circuits technologiques. Les 2 plus utilises sont : TTL ( Transistors Transistors Logic ) CMOS ( transistors effet de champ MOS - Complmentaire Semiconducteur - )

Caractristique de sortie

VO
VOHmax VOHmin

VOHmin

1
( Etat indfini )

VOLmax VOLmin

1.5 Caractristique de transfert : Exemple de la famille TTL. Gabarit de transfert dune porte logique inverseuse en technologie TTL.
I : indice sur les entres ( Input ) O : indice sur les sorties ( Ouput )

0V

Plage de tension garantie en sortie pour ltat 0 en entre.

II
Mtal - Oxyde -

IO VO
VOLmax VOLmin VILmin VILmax VIHmin VIHmax
Plage de tension garantie en sortie pour ltat 1 en entre.

VI

1.4 Notion de niveaux logiques : Pour une famille donne, les niveaux logiques 0 et 1 ne correspondent pas une tension prcise, mais une certaine plage de tension. - On appellera pour les valeurs de tension en entre ( Input ): VIHmin : Tension minimale en entre qui assure le niveau logique haut. VILmax : Tension maximale en entre qui assure le niveau logique bas. VIHmax
Vcc

VI

1.6 Compatibilit des niveaux logiques. VOHmax VOHmin

1
( Etat indfini )

VOHmin - VIHmin

Caractristique dentre

VIHmin

1
( Etat indfini )

1
( Etat indfini )

VIHmax VIHmin

VILmax - VOLmax

VILmax VILmin

VOLmax VOLmin

VILmax VILmin

Compatibilit au niveau haut : Il faut que VOHmin > VIHmin Compatibilit au niveau bas : Il faut que VILmax > VOlmax
0V

Niveaux de sortie circuit 1

Niveaux dentre circuit 2

1.7 Immunit aux bruits.

- Cours :
Page 1/4

Technologie des circuits intgrs TTL - CMOS

Professeur : J. Richard

L.T P.E. Martin

La diffrence VOHmin - VIHmin est appele : marge de bruit ltat haut. La diffrence VILmax - VOLmax est appele : marge de bruit ltat bas Bruit S

2.1 Tension dalimentation. Elle est fixe et gale +5V avec une tolrance de 5 % ( sauf sries Low Voltage ). 2.2 Les diffrentes Technologies. La srie 74xx : Srie standard. La srie 74Lxx : Srie faible consommation ( Low power ). La srie 74Hxx : Srie rapide ( High speed ). La srie 74Sxx : Srie Schottky ( 2 fois plus rapide que la 74Hxx pour la mme consommation ). La srie 74LSxx : ( Compromis entre la 74L et la 74S ). De nouvelles sries dtes de technologie avance font leur apparition 74ASxx ( Advanced Schottky ), 74ALSxx ( Advanced Low power Schottky ), 74Fxx ( Fast ). Des familles de circuits dalimentation 3.3V ont fait leur apparition pour rpondre aux besoins de faibles consommations 74LVxx, 74LVCxx, 74ALVCxx : ( Low Voltage ).

Ab
Si Ab est infrieur la marge de bruit au niveau bas, il ny aura pas dinfluence sur le fonctionnement ( Fonctionnement correct ). 1.8 Temps moyen de propagation. Lorsquon applique lentre dun circuit un niveau logique, il y a un certain retard pour que la sortie ragisse. Cette dure est le temps moyen de propagation tPD. Entre
50% 50%

3. Familles logiques CMOS ( 3 technologies CMOS ):

3.1 Tension dalimentation. Elle peut varier de +3V + 18V ( Voir documentation constructeur ).

Sortie
tPLH

50%

50%

tPHL

tPHL: Temps de propagation du niveau haut au niveau bas. t = (t + t ) / 2 PD PHL PLH tPLH: Temps de propagation du niveau bas au niveau haut.

3.2 Les diffrentes Technologies. 2 en CMOS rapides ( High Speed CMOS ) : 74HCxx, 74HCTxx. 1 en CMOS classique ( Technologie identique la srie 4000B ) : 74Cxx.

Remarque : Ce temps dtermine la frquence maximale FMAX laquelle les circuits intgrs sont capables de ragir. 1.9 Facteur de charge : Sortance N ( FanOut ). La sortance S est le nombre maximal dentres de portes logiques pouvant tre commandes par la sortie dun autre oprateur logique de la mme famille. Elle sexprime en unit de charge (U.L). IO IOHmax : Courant de sortie maximal ltat haut II

4. Comparaison technologie TTL - CMOS.

TTL CMOS tension dalimentation variable excellente immunit aux bruits consommation statique quasi-nulle * densit dintgration leve trs large gamme de fonctions bonne immunit aux bruits bonne sortance temps de propagation faible

X X X

II II

IOLmax : Courant de sortie maximal ltat bas IIHmax : Courant dentre maximal ltat haut IILmax : Courant dentre maximal ltat bas

Sortance ltat bas SL = IOLmax / IILmax Sortance ltat haut SH = -IOHmax / IIHmax

consommation statique importante * densit dintgration rduite

sortance faible tages amplificateurs ncessaires (sortance leve avec ACT, FACT) temps de propagation important

La sortance S est dfinie par : S = min ( SL,SH ).

Remarque : La documentation constructeur fournit les donnes suivantes : IOHmax, IIHmax, IOLmax, IILmax.

* Remarque: En statique, la consommation de la famille CMOS est quasi-nulle. En haute frquence (> 1 MHz), elle rattrape la consommation de la famille TTL

2. Familles logiques TTL : - Cours :

Page 2/4
Technologie des circuits intgrs TTL - CMOS

Professeur : J. Richard

L.T P.E. Martin

5. Diffrents types de sorties.

5.1 Sortie de type " Collecteur ouvert ". Symbole : Exemple porte NON ET sortie collecteur ouvert : Conclusion : Ici la sortie du circuit est dite sortie collecteur ouvert ( Repre par le symbole ). En conclusion la sortie du circuit est compose dun transistor donc la borne du collecteur est en lair cest dire relie rien du tout. Il faut donc prvoir des composants externes permettant de polariser le transistor ( Voir application ).

Symbole : Pour isoler totalement un circuit dun ensemble dautres circuits dont les sorties sont connectes ensemble et viter ainsi des courts-circuits entre des donnes incompatibles (un 1 et un 0), on dote les sorties de certains circuits logiques de sorties 3 tats . Elles sont appeles ainsi parce quelles peuvent fournir 3 tats : 1 tat haut (donne = 1), 1 tat bas (donne = 0), 1 tat haute impdance , isolant pratiquement le circuit de lextrieur.
En technologie TTL, on obtient ce rsultat en organisant la sortie de la porte entre deux transistors mis en srie entre Vcc et la masse. En technologie MOS, le troisime tat est assur par un transistor supplmentaire plac sur la ligne de sortie.

Reprsentation
Symbole du ET

&

Symbole du NON

Vsortie
Symbole de sortie collecteur ouvert

Vcc Vdd T1 Sortie T1 Sortie T2 T3

Sortie : - ltat haut T1 est passant et T2 est bloqu. - ltat bas, T1 et T2 sont passants. - ltat haute impdance, T1 et T2 sont bloqus. Sortie : - ltat haut, T1 est passant, T2 bloqu, T3 passant. - ltat bas, T1 est bloqu, T2 passant, T3 passant. - ltat haute impdance, quels que soient les tats de T1 et T2, T3 est bloqu.

Etat interne :

Modle

0
Etat du transistor de sortie :
Satur

T2

Bloqu

Schma quivalent :

Applications :

La configuration collecteur ouvert permet des commandes sur des charges relies une alimentation de tension suprieure celle de lalimentation Vcc de loprateur ( 5V en gnral ). Remarque : On trouve toute sorte de circuits collecteur ouvert ( Circuits logiques, ALI, drivers, ... ).
5.2 Sortie de type " 3 tats".

+12V Vcc

6. Montage ou circuit Hystrsis ; cycle dhystrsis.

- Cours :
Page 3/4

Technologie des circuits intgrs TTL - CMOS

Professeur : J. Richard

L.T P.E. Martin

Symbole :

Famille TTL TTL-LS C-MOS HC-MOS Neurone

Exemple porte logique NON hystrris :

Symbole
Symbole de circuit hystrsis Symbole du NON

Vs
VOH

Fonction de transfert du circuit Cycle dhystrsis

Temps de propagation tpd (ns) 10 10 40 10 200.103

Puissance consomme Pc (mW) 10 2 0.3 0.3 10-6

Facteur de qualit Qf (pJ) 100 20 12 3 0.2

Frquence maximale (MHz) 30 30 10 30

Tension dalimentation (V) +5V 5 % +5V 5 % +3V 15 V +3V 15V

Sortance 10 20 50 mini 50 mini

Ve

1
Vs
VOL VIL VIH

Ve Conclusion : Ici le circuit est dit circuit cycle dhystrsis ( ). En conclusion la fonction de transfert du circuit ( Graphe de transfert de la tension de sortie Vs en fonction de la tension dentre Ve ) lallure du graphe ci-dessus. On distingue donc 2 niveaux de basculement distincts et bien dfinis VIL et VIH. Exemple dutilisation de la proprit dhystrsis Fonction astable :

7.2 A partir de la documentation constructeur ci-dessous ( 74LS00 ), dterminer les valeurs caractristiques suivantes ( Temprature : 25C ): - Tension dalimentation Vcc : 4.75 V < Vcc < 5.25 V - VILmax= 0.8 V - VIHmin= 2.0 V - VOLmax= 0.4 V - VOHmin= 2.7 V - PCmax = Vcc . Icc = 5 4.4.10-3 = 22.10-3 W ( Avec Vcc = +5V ) - Sortance ( ltat haut ) = 0,4. 10-3 / 20. 10-6 = 20 U.L - Sortance ( ltat bas ) = 8. 10-3 / 0,4. 10-3 = 20 U.L - Temps de propagation maximal tpd = 15nS.
7.3 A partir de la documentation constructeur ci-dessous ( 4011 ), dterminer les valeurs

1 Ve C R Vs

Ve Vs
VIH VIL

caractristiques suivantes : - Tension dalimentation Vcc ( ou Vdd ): 3 V < Vcc < 18 V - VILmax= 1 V - VIHmin= 4 V - VOLmax= 0.05 V - VOHmin= 4.95 V - PCmax = Vdd . Idd = 5 0,25.10-6 = 1,25.10-6 W ( Avec Vdd = +5V ) - Sortance ( ltat haut ) = 0,51.10-3 / 0,1 10-6 = 5100 U.L en thorie. - Sortance ( ltat bas ) = 0,51.10-3 / 0,1 10-6 = 5100 U.L en thorie. - Temps de propagation maximal tpd = 120nS.

7. Exercices
7.1 A partir du tableau ci-dessous, surligner pour chaque caractristique physique ou technologique la case correspondant la famille technologique la plus performante.

- Cours :
Page 4/4

Technologie des circuits intgrs TTL - CMOS