1-Introduction

2-CMOS

Plan

3-TTL

5-Conclusion

4-Difference CMOS/TTL

Introduction:
Dans le domaine de llectronique il existe deux types de circuits intgrs :
*les circuits intgrs analogiques ou linaires telque les rgulateurs de tension et les amplificateurs oprationnels. *les circuits intgrs logiques ou numriques qui travaillent gnralement avec une tension dentre et de sortie gale celle de lalimentation . Deux types de ces circuits font objet de notre projet :TTL et CMOS.

Technologie CMOS

Introduction Caractristique Exemple (CMOS 4017 : Compteur

de dcades)

Introduction
La technologie CMOS est apparue dans les annes
1980

La technologie CMOS, ou Complementary Metal Oxide

Semiconductor, est une technologie de fabrication de composants lectroniques Microprocesseur,Microcontrleur . . . .

Application: fonction logique (NOR,NAND . . .),

CMOS = Complementary MOS = NMOS + PMOS

Une porte logique CMOS est constitue :
o

dun rseau de transistors PMOS

dun rseau de transistors NMOS

Exemple (CMOS 4017 : Compteur de dcades)

Liste des circuits intgrs de la srie 4000 de technique CMOS :

4000 : Deux portes logiques NON-OU trois entres et un inverseur 4002 : Deux portes logiques NON-OU quatre entres 4006 : Un registre dcalage 18 tages 4008 : Additionneur complet de 4 bits 4010 : Six portes logiques OUI une entre 4011 : Quatre portes logiques NON-ET deux entres 4013 : Deux bascules DRS 4017 : Compteur de dcades 4027 : Deux bascules JKRS 4030 : Quatre portes logiques OU_exclusif deux entres (ancienne version du circuit 4070) 4040 : Compteur binaire 12 tages 4066 : Quatre interrupteurs analogiques (multiplexeur/dmultiplexeur) 4069 : Six portes logiques NON une entre (inverseur logique) 4070 : Quatre portes logiques OU_exclusif deux entres 4071 : Quatre portes logiques OU deux entres 4072 : Deux portes logiques OU quatre entres 4077 : Quatre portes logiques NON-OU_exclusif deux entres 4093 : Quatre portes logiques NON-ET deux entres avec trigger de Schmitt 4094 : Registre dcalage 8 tages Srie-Parallle - Sorties 3 tats 4511 : Dcodeur dcimal cod binaire en nombre affichable sur un afficheur LED 7 segments

Cmos 4017
les diffrentes combinaisons sont obtenues
l'aide de circuits NOR 1- Tensions dalimentation: 3 V < VAL < 15V

Applications: systme alarme.

4017B: Compteur de dcades

4017B: Compteur de dcades

L'entre (14) permet de dclencher le compteur sur un front montant (13) permet le dclenchement du compteur sur un front descendant (15) permet la remise 0 gnrale. Elle est active au niveau H (haut). Les sorties (1) (7) et (9)a(11) sont les sorties dcodes. La sortie 5 - 9 permet la mise en cascade des compteurs : il suffit de la relier l'entre CP0 du compteur suivant

Introduction:

Cest quoi TTL ? TTL est une famille de circuits logiques intgrs a base de transistors bipolaires. Cest lune des premires familles qui sont sorties sur march dans les annes 70. Cest une famille vaste de composants lectroniques numriques tel que les registres , les bascules les compteurs

Les familles TTL et leur Caractristiques:

Quel sont les diffrents familles TTL et leur caractristiques ? Au dbut la famille TTL avait beaucoup dinconvnients surtout au niveau de rapidit et de puissance dissipe . Grce lvolution on trouve maintenant plusieurs familles TTL chacune a ses propres caractristiques. Les circuits TTL sont gnralement prfixs par le chiffre 74 et pour reprsenter une famille on doit ajouter une ou deux lettres aprs ce chiffre.

Familles TTL

Caractristiques

TTL normale(N)
TTL Low power(L) TTL High speed(H) TTL Schottky(S)

Cest la premire famille introduite sur le march , version standard

La dissipation de puissance est trs faible Famille a faible consommation Vitesse de commutation leve Dissipation de puissance normale et temps de propagation court Famille rapide

TTL Low power Schottky(LS)

La dissipation de puissance est trs faible et de plus le temps de propagation est court Cest une combinaison des familles TTL_L et TTL_S =>cest la famille la plus rpandue.
Dissipation de puissance normale et temps de propagation court Version amliore de TTL_S Le temps de propagation est extrment court Version amliore de TTL_LS

TTL Advanced Schottky(AS)

TTL Advanced low power Schottky(ALS)

Exemple : Srie 7400 Cette srie de circuits a t utilise dans la construction des mini ordinateurs et ordinateurs centraux des annes 1960 /1970 Exemples de circuits intgrs de la srie 7400 Circuit 7400 Quatre portes NAND deux entres Consommation 40mW Circuit 7402: Quatre portes NOR 2 entres Consommation 56mW Schma

Circuit 7410: Trois portes NAND 3 entres Consommation 30mW

Circuit 7420: Deux portes NAND 4 entres Consommation 20mW

Comparaison de la technologie CMOS par rapport celle TTL : 1- Plage de tension d'alimentation

*En TTL: doit tre imprativement. continue et stable. Vcc = 5V +/- 5% *En CMOS : Le choix de la tension d'alimentation est plus large de 3V 18V. Mais les performances dynamiques se dgradent aux faibles niveaux d'alimentation

* En effet ,l'utilisation du circuit une tension infrieure 4,5 V n'est pas trs significative cause de l'allongement du temps de propagation (perte de vitesse), l'augmentation de l'impdance de sortie et la diminution de l'immunit au bruit. * Il n'est pas conseill, non plus, d'alimenter le circuit avec une tension suprieure 15 V cause de l'importante puissance dynamique dissipe et le risque d'apparition, sur l'alimentation, de tensions transitoires dpassant la tension de claquage (> 20 V), provoquant un verrouillage d au bruit et dtruisant le botier sauf si le courant est limit extrieurement. * Une faible consommation de puissance statique double d'une large plage de tension d'alimentation font de la CMOS la famille logique idale pour les systmes aliments par piles.

2-Temps de propagation
Dfinition: La dfinition la plus
simple dun temps de propagation consiste mesurer le temps coul entre un changement dtat de lentre dune porte et le changement dtat de la sortie en prenant pour rfrence les instants de passage des diffrents signaux michemin de la tension dalimentation VDD. Une porte CMOS plusieurs entres nest pas caractrise par un unique temps de propagation.

La famille CMOS , par rapport aux familles TTL et LS-TTL , est lente (en fait
tp = 1,5 ns pour un TTL type AS ) et trs sensible aux variations de la capacit de la charge. Le temps de propagation dpend de trois paramtres : la capacit de la charge, la tension d'alimentation et la temprature. On se limitera l'tude de l'influence de la temprature .

**Influence de la temprature :

*Le temps de propagation dpend de la temprature ambiante. L'influence de la temprature est plus simple avec la famille CMOS qu'avec la famille TTL . *Avec la famille TTL ,il dpend de plusieurs paramtres tels que l' augmentation de la rsistance avec la temprature et la diminution de la chute de tension directe de jonction avec l'augmentation de la temprature. * Avec la famille CMOS, le temps de propagation de la CMOS augmente avec la temprature. En effet, la modification essentielle est la mobilit des porteurs , ce qui augmente l'impdance et donc le temps de propagation avec la temprature . Pour un botier de la srie 4000B, l'influence de la temprature est infrieure 0,3% par 1C et pratiquement identique dans toute la plage de temprature d'utilisation. Notons que la plage de temprature commerciale est de 40 C +85C alors que la plage usuelle est de 0C +75C.

3- Assurance de binarit :
La tension prsente sur une entre de porte logique ou le seuil dentre peut prendre une infinit de valeur entre deux extrmes, par exemple
entre 0 V et +5 V. Les seuils autour desquels le circuit logique considre qu'il a affaire un tat logique bas ou un tat logique haut dpendent du type de circuit logique. Ils diffrent entre circuits TTL et CMOS, mais ils peuvent aussi diffrer dans une mme famille, selon que les entres sont standard ou trigger de Schmitt. Circuits TTL : un tat logique bas est garanti si la tension d'entre n'excde pas 0,8 V et un tat logique haut est garanti si la tension d'entre est d'au moins 2,0 V.

4- Temps de monte / Temps de descente :

Quand une fonction logique change l'tat d'une sortie, le traitement de linformation nest pas instantan. Il faut considrer un temps de monte tm (passage du 0L au 1L) ou un temps de descente td (passage du 1L au 0L). Tm et td dpendent du temps de propagation tp

Circuits CMOS
- entre standard et sortie buffrise : seuil unique pour tat haut et tat bas, 50% tension alim. Un tat logique bas est garanti si la tension d'entre n'excde pas 1,5 V et un tat logique haut est garanti si la tension d'entre est d'au moins 3,5 V (alim 5 V). - entre standard et sortie non buffrise : seuil unique pour tat haut et tat bas, 50% tension alim. Un tat logique bas est garanti si la tension d'entre n'excde pas 1,0 V et un tat logique haut est garanti si la tension d'entre est d'au moins 4,0 V (toujours pour alim 5 V). - entre trigger de Schmitt : tension de seuil typique de 2,9 V pour passage tat bas vers tat haut et tension de seuil typique de 2,2 V pour passage tat haut vers tat bas (encore pour alim 5 V). *D'un point de vue consommation de courant, le maximum atteint sur une entre CMOS correspond une tension gale VDD/2 (c- -d 2,5 V si l'alimentation est de 5 V).

5- Courants l'entre et la sortie

*En TTL
A l'tat bas une entre de fonction TTL a besoin d'un courant sortant
Iilmaxi =

1,6mA 40A

A l'tat haut le courant d'entre est I ih maxi =

La sortie peut dlivrer Ioh maxi = 400A au 1L et absorber Iolmaxi = 16mA au 0L

*En CMOS
Les courants d'entre sont infrieurs 1A et les sorties peuvent vhiculer plus de 1 mA.

6- Tension de sortie
Il l'est galement de connatre les valeurs de tension de sortie de circuits qui y seront raccords. Car c'est bien l'ensemble de ces informations qui permettra au final de conclure si oui ou non il y a compatibilit entre les diverses familles. L encore les valeurs diffrent entre les diffrentes familles de circuits logiques

Circuits TTL : tat bas = 0,4 V maxi et tat haut = 2,4 V mini. Circuits CMOS sortie buffrise : tat bas = 0,05 V et tat haut = 4,95 V, pour un courant de sortie infrieur 1 uA !!! Remarque : la tension de sortie d'une porte chute d'autant plus que le courant
qu'elle draine ou absorbe est lev, ce qui est d'autant plus vrai pour une porte de type CMOS que pour une porte TTL pour laquelle le courant "consomm" n'est pas toujours ngligeable .

7- Immunit aux bruits

Lune des proprits les moins comprises des circuits logiques est l'immunit au bruit.

Definition: L'immunit aux bruits correspond l'amplitude de la tension

parasite qui peut exister entre la sortie d'une fonction logique et l'entre d'une autre
fonction logique qui sont relies. *Pour la famille TTL : On constate que l'immunit au bruit de celle-

ci n'est

que de 1 V dans le cas d'une faible charge, ramene

0,4 V dans des cas pires. La tension de sortie et seuil d'entre sont
symtriques par rapport la tension d'alimentation, les immunits au bruit au niveau logique haut et au niveau logique bas sont pratiquement gales.

Pour la famille CMOS:Le seuil d'entre est d'environ 50% de la tension

d'alimentation et la courbe de transfert en tension est quasiment idale. Par consquent la famille CMOS peut tre considre comme ayant une trs bonne tension d'immunit au bruit, typiquement 45% de la tension d'alimentation, c'est-dire 2,25 V pour une alimentation de 5 V et 4,5 V pour une alimentation de

10 V !!!
Par consquent, des pulsations parasites de frquence de 10 ns tendent disparatre dans une chane de portes CMOS mais sont amplifies dans une chane de portes TTL. A cause de ces proprits, la famille CMOS est trs apprcie des fabricants d'quipements de commande industriels qui doit fonctionner trs bien dans un environnement lectromagntiquement pollu.

Remarque: ces caractristiques d'immunit au bruit spectaculaires ne tiennent pas

compte d'un fait important : l'impdance de sortie d'un circuit CMOS est de 10 100 fois plus leve que celle d'un circuit TTL. Les interconnexions entre CMOS sont, par consquent, moins raides et beaucoup plus sensibles au bruit par couplage . Dans le cas de courants provenant de tensions de bruit leves et injects dans de petites capacits de couplage, la famille CMOS tolre une marge de bruit environ six fois plus faible que la famille TTL. Il faut plus de 20 mA pour amener une sortie TTL dans la zone de dclenchement mais seulement 3 mA pour une sortie CMOS dans un systme aliment en 5 V.

8-Sortance
Dfinion: La sortance est une mesure de la capacit d'une porte
logique servir de source d'autre portes logiques (de mme technologie).
Traditionnellement, on dfinit la sortance comme :

*Pour la famille TTL : Elle est de lordre de 10. *Pour un CMOS : La sortance est thoriquement infinie car le
courant ncessaire une entre est quasi nul , mais en ralit elle est de lordre de 50. En effet, la sortance est limite non pas par les courants d'entre-sortie mais par les capacits parasites d'entre ( lordre de 5pF) qui rduisent les temps de commutation.

9-Puissance dissipe
La consommation des CMOS est quasi nulle aux
basses frquences. Mais elle
atteint celle de la de 1MHz.

TTL autour

A 100 transitions par seconde, la puissance

dynamique consomme est, de

loin, beaucoup plus grande que la dissipation statique et un

million de transitions par seconde (f=1MHz), elle

dpasse celle de la TTL.ALS et celle de la TTLN.

10-Interfaage CMOS \TTL

CMOS vers TTL:
Toujours ralisable.

TTL vers CMOS:

Il ny a pas compatibilit sauf si la porte CMOS est du type HCT (Compatible TTL) La solution la plus simple pour remdier ce problme est de rajouter une rsistance de rappel (ou tirage). On peut aussi utiliser une porte TTL sortie collecteur ouvert. La rsistance de rappel se calculera dans la mme manire. Une autre solution consiste dintercaler une porte HCT entre la TTL et la CMOS.

INTERFACAGE:
1re mthode : 74HCT On intercale simplement une porte de la famille HCT :

2me mthode :Sortie collecteur ouvert La sortie collecteur ouvert est reprsente par le symbole :
Ltage de sortie correspond

Ladaptation se fait grce une rsistance de tirage Rp :

Une valeur trop grande de Rp diminuera la frquence maximale dutilisation et un valeur trop petite augmentera la puissance dissipe.

Enfin pour rsumer

Vers de TTL TTL-LS CMOS 4000 CMOS HCT

TTL

Oui(1)

Oui(2)

Non(3)

Oui()

TTL-LS

Oui(4)

Oui(1)

Oui()

Oui()

CMOS 4000

Non(5)

Oui(6)

Oui()

Oui()

CMOS HCT

Oui(7)

Oui(8)

Oui()

Oui()

(1) Avec limites par la valeur de sortance. (2) Avec sortance quivalente de IsmaxTTL / IeminLS = 16mA / 0.4mA = 40 (3) Incompatibilit entre les tensions de sortie TTL et les tensions d'entre CMOS (4) Avec sortance quivalente de IsmaxLS / IeminTTL = 8mA / 1.6mA = 5 (5) Incompatibilit entre courant de sortie CMOS et courant d'entre TTL. (6) Limite 2 entres LS de prfrence. (7) Avec sortance quivalente de IsmaxHCT / IeminTTL = 4.8mA / 1.6mA =3 (8) Avec sortance quivalente de IsmaxHCT / IeminLS = 4.8mA / 0.4 = 12

Conclusion:

La technologie CMOS , bien que plus coteuse que celle TTL, elle offre de multiples avantages et elle est plus fiable dans les secteurs lectroniques avancs .