You are on page 1of 3

CONFIGURACION DEL PUERTO USB CIRCUITO PLL MULTIP...

http://www.puntoflotante.net/BOLT-PLL.htm

tutorial: manejo del circuito PLL, multiplicador de frecuencia en el 18F2550, para generar la mxima velocidad de operacin, de 48 Mhz.
El chip microcontrolador 18F2550, en el cual est basado el diseo del sistema Bolt, cuenta con un sofisticado hardware que permite operar sus circuitos a travs de un oscilador tanto interno como externo, a eleccin del usuario. Dicho hardware incluye tambin un circuito multiplicador de frecuencia PLL (Phase Locked Loop). La velocidad de operacin del microcontrolador 18F2550, se encuentra determinada no solamente por la frecuencia de su oscilador (interno externo), sino tambin por la configuracin de su PLL, a travs de la inicializacin de sus registros, lo cual da al usuario una gran gama de opciones de operacin. Por otro lado, su puerto USB puede funcionar tanto a baja velocidad (1.5 Mbps, con un reloj de 6 Mhz) alta velocidad (12 Mbps Mhz, con un reloj de 48 Mhz.) A 48 Mhz, que es la velocidad mxima a la que puede operar el 18F2550, el perodo de ejecucin de cada instruccin, es de 83.3 nanosegundos, considerando que cada instruccin se ejecuta en 4 ciclos de reloj.

FUNCIONAMIENTO CON UN CRISTAL EXTERNO DE 20 MHZ, VELOCIDAD EFECTIVA DE 48 MHZ Y PUERTO USB A 12 MBPS: El sistema Bolt 18F2550, utiliza un cristal externo de 20 Mhz. Sin embargo, gracias a su circuito multiplicador de frecuencia PLL, (Phase Locked Loop), su velocidad efectiva de operacin es de 48 Mhz. y la velocidad de su puerto USB es de 12 Mbps. En el caso particular del sistema Bolt 18F2550, sus registros de configuracin ya estn inicializados a travs de su firmware bootloader, de tal forma que el usuario lo operar directamente a la velocidad efectiva indicada arriba. En seguida se describe la forma en que deben inicializarse los registros de configuracin para cualquier sistema basado en el microcontrolador 18F2550. En la figura de abajo se muestra el diagrama de bloques del sistema de generacin del reloj, tanto para el CPU como para los circuitos del puerto USB.

1 de 3

29/05/2013 15:47

CONFIGURACION DEL PUERTO USB CIRCUITO PLL MULTIP...

http://www.puntoflotante.net/BOLT-PLL.htm

El 18F2550 recibe la seal de su cristal externo y usa un preescalador que divide su frecuencia (dependiendo de sus registros de configuracin), entre alguno de los siguientes valores: 1, 2, 3, 4, 5, 6, 10, 12. La entrada al circuito PLL debe ser siempre de 4 Mhz. En el caso de funcionamiento a 20 Mhz, la divisin del preescalador es entre 5. Estos 4 Mhz pasan a travs del PLL y generan a su salida 96 Mhz, los cuales a su vez se dividen entre 2 para dar finalmente la seal de 48 Mhz, con la cual se obtiene un funcionamiento del puerto USB a la velocidad mxima de 12 Mbps. Esta velocidad permite la comunicacin del puerto USB del microcontrolador 18F2550, con cualquier Host. REGISTROS DE CONFIGURACIN: De un total de 14 registros, 2 son utilizados para la configuracin del oscilador, el puerto USB y el circuito PLL. En seguida se muestran estos registros y su configuracin para las condiciones explicadas: 300000H CONFIG1L= 24H
Bit 7=0 Bit 6=0 Bit 5=1 USBDIV Bit 4=0 CPUDIV1 Bit 3=0 CPUDIV0 Bit 2=1 PLLDIV2 Bit 1=0 PLLDIV1 Bit 0=0 PLLDIV0

USBDIV=1: el reloj del USB proviene de la salida de 96 Mhz del PLL dividido entre 2. CPUDIV1=0,CPUDIV0=0: Oscilador principal (20 Mhz) usado como reloj del sistema. PLLDIV2=1,PLLDIV1=0,PLLDIV0=0: divide entre 5 la frecuencia del oscilador externo de 20 Mhz.

300001H CONFIG1H=0EH
Bit 7=0 IESO Bit 6=0 FCMEN Bit 5=0 Bit 4=0 Bit 3=1 FOSC3 Bit 2=1 FOSC2 Bit 1=1 FOSC1 Bit 0=0 FOSC0

IESO=0: la funcin de switcheo automtico del oscilador est dehabilitada. FCMEN=0: la funcin de monitoreo automtico del oscilador est deshabilitada. FOSC3=1,FOSC2=1,FOSC1=1,FOSC0=0: Oscilador externo de alta frecuencia (20 Mhz) y PLL activado.

2 de 3

29/05/2013 15:47

CONFIGURACION DEL PUERTO USB CIRCUITO PLL MULTIP...

http://www.puntoflotante.net/BOLT-PLL.htm

3 de 3

29/05/2013 15:47

You might also like