TECHNOLOGIE DES CIRCUITS INTEGRES TTL - CMOS

1.1

Dfinition de circuit intgr :

Un circuit intgr dsigne un bloc constitu par un monocristal de silicium ( Puce ) de quelques millimtres carrs lintrieur duquel se trouve inscrit en nombre variable des composants lectroniques lmentaires ( Transistors, diodes, rsistances, condensateurs, ... ).

1.2 Dfinition de classes dintgration :

Dans lordre chronologique, on distingue 4 classe dintgration : *0 Les microcircuits SSI ( Single Size Intgration ) : 100 transistors par cm2. *1 Les circuits intgrs MSI ( Mdium Size Intgration ) : 1000 transistors par cm2. *2 Les circuits LSI ( Large Size Intgration ) : 10000 100000 transistors par cm2. *3 Les circuits VLSI ( Very Large Size Intgration ) : 0.1 1 million transistors par cm2.

M HISETTE

1.3

Notion de niveaux logiques :

Pour une famille donne, les niveaux logiques 0 et 1 ne correspondent pas une tension prcise, mais une certaine plage de tension. On appellera pour les valeurs de tension en entre ( Input ): *4 VIHmin : Tension minimale en entre qui assure le niveau logique haut. *5 VILmax : Tension maximale en entre qui assure le niveau logique bas.

Vcc VIHmin
Caractristique dentre

( Etat indfini )

VILmax

On appellera pour les valeurs de tension en sortie ( Output ): *6 VOHmin : Tension minimale de sortie ltat logique haut. *7 V0Lmax : Tension maximale de sortie ltat logique bas.

Vcc
Caractristique de sortie

VOHmin

( Etat indfini )

VOLmax 0

1.4 Compatibilit des niveaux logiques . Vcc VOHmin

VOHmin - VIHmin

Vcc VIHmin

( Etat indfini )

VILmax - VOLmax

( Etat indfini )

VOLmax 0
*8 *9

0
Niveaux de sortie circuit 1

VILmax 0

Niveaux dentre circuit 2

Compatibilit au niveau haut : Il faut que VOHmin > VIHmin Compatibilit au niveau bas : Il faut que VILmax > VOlmax

M HISETTE

1.5 Temps moyen de propagation.

Lorsquon applique lentre dun circuit un niveau logique, il y a un certain retard pour que la sortie ragisse. Cette dure est le temps moyen de propagation t PD.

S
50%

tPHL Entre

tPLH Sortie

*10 tPHL: Temps de propagation du niveau haut au niveau bas. *11 tPLH: Temps de propagation du niveau bas au niveau haut. tPD = (tPHL + tPLH ) / 2

Remarque : Ce temps dtermine la frquence maximale FMAX laquelle les circuits intgrs sont capables de ragir.

1.6 Facteur de charge : Sortance N.

Ce paramtre caractrise le nombre N maximal dentres de portes logiques pouvant tre commandes par la sortie dun autre oprateur logique de la mme famille.

IO

II II II

X X X

IOH : Courant de sortie maximal ltat haut IOL : Courant de sortie maximal ltat bas IIH : Courant dentre maximal ltat haut IIL : Courant dentre maximal ltat bas

*12 Sortance N ( A ltat haut ) = IOH / IIH *13 Sortance N ( A ltat bas ) = IOL / IIL

Remarque : La documentation constructeur fournie les donnes suivantes : IOH, IIH, IOL, IIL.

1.7 Notion de familles de circuits logiques :

Il existe plusieurs familles de circuits technologiques. Les 2 plus utilises sont : *14 TTL ( Transistors Transistors Logic )

*15

CMOS (transistors effet de champ MOS - Complmentaire - Mtal - Oxyde - Semiconducteur - )

M HISETTE

PORTES LOGIQUES TTL

Plusieurs technologies : TTL standard (n est plus utilise) TTL Low Power TTL Schottky (Rapide) TTL Low Power Schottky TTL Advanced Schottky TTL Advanced Low Power Schottky Caractristiques de fonctionnement :
Gamme dalimentation : 5 V +/- 5%.

Transistor Transistor Logique

Fiche de rfrence N7

Niveaux Logiques d une porte logique TTL (LS) SORTIE 74 00 74 L 00 74 S 00 74 LS 00 74 AS 00 74 ALS00 VO

VCC Niveau 1 VOH mini Niveau indtermin VOL maxi VIL maxi Niveau 0 0V 0,5 V Niveau 0 0V 2,7 V VIH mini Niveau indtermin 0,7 V 5V VCC Niveau 1 2V

ENTREE VI
5V

Gamme de temprature : de 0 C + 70 C. Puissance dissipe : environ 2 mW par porte (srie LS). Frquence de fonctionnement : jusqu 3 MHz. Sortance : jusqu 20 (srie LS).
(Nombre dentres que lon peut relier une sortie de porte)

Sortie collecteur ouvert (Open collector output)

On sort directement sur le collecteur du transistor de sortie. Obligation de connecter une rsistance R de tirage au +5 V. Pour un calcul rigoureux de R, se reporter la page 43 du Memotech

Symbole

VO
To

La sortie est quivalente un interrupteur.

VO

Faible immunit aux bruits. Caractristique d Entre/Sortie dun inverseur VO

VCC VOH

Sortie 3 tats (3-state output)

+5V

Symbole

74 LS 00 VI

&

VO

T1

VO

Dans une porte classique, l un des 2 transistors T1 ou T2 du totem ple est conducteur. Dans une porte 3 tats, il est possible de bloquer simultanment les 2 transistors T1 et T2 par l entre de validation EN (EN = 0). On dispose alors de 3 tats en sortie:
EN 1 1 0 T1 Passant Bloqu Bloqu T2 Bloqu Passant Bloqu Etat Haut Bas Haute impdance (Sortie en l air ).

VOL

T2

VIL VIH

VCC

VI

M HISETTE

PORTES LOGIQUES CMOS

Plusieurs technologies : Srie 4000 : 40 00 B (sorties buffrises : amplifies) 40 00 UB (sorties non-buffrises) Srie 74 : 74 C 00 (identique la srie 4000) 74 HC 00 (High-speed CMOS : CMOS rapides) Caractristiques de fonctionnement :
Gamme dalimentation : de 3 V 15 V. Gamme de temprature : de 40 C + 85 C. Puissance dissipe : environ 10 nW par porte. Frquence de fonctionnement : jusqu 12 MHz.
RS IOL IIN

Fiche de rfrence
Modlisation de lentre et de la sortie dune porte logique CMOS

SORTIE
Rs IOH

ENTREE
IIN CG

VDD

VOH

VIH

RG

Etat logique 1

Etat logique 1

CG VOL VIL RG

Sortance :

jusqu 50 (srie 4000B).

(Nombre dentres que lon peut relier une sortie de porte)

Excellente immunit aux bruits.

Caractristique d Entre/Sortie dun inverseur VO

VDD

Etat logique 0 GRANDEURS CARACTERISTIQUES : RS = environ 300 RG = plusieurs M CG = environ 50 pF VOH : VOL : VIH : VIL : IOH : IOL : IIN :

Etat logique 0 Tension de sortie l tat haut. Tension de sortie l tat bas. Tension d entre l tat haut. Tension d entre l tat bas. Courant de sortie l tat haut. Courant de sortie l tat bas. Courant d entre. 5

VI

1
VI

VO

VDD / 2

VDD

M HISETTE