FICHE REGISTRES

Registres
Cette fiche est consacre aux diffrents registres utiliss en lectronique. Cette partie prsente des registres raliss avec des bascules intgres et des CI registres intgrs. Dans les systmes numriques les informations sont la plupart du temps codes sur plusieurs bits : par exemple un nombre dcimal deux chiffres se reprsente en BCD avec 8 bits :(74)10 =>(01110100)BCD; Un caractre de clavier alphanumrique est cod sur 7 bits en code ASCII : lettre O => (01001111)2 etc. La mmorisation de ces informations ncessitera plusieurs bascules . L'ENSEMBLE DE CES n BASCULES S'APPELLE ALORS UN "REGISTRE". Pour la ralisation des registres on utilise des bascules type D ou J-K monts en type D. 1 - Registres chargement parallle Pour ce type de registres on parle de "chargement parallle" car l'information mmoriser est prsente sur n fils.

Exemple de ralisation d'un registre chargement parallle, 4 tages (registre 4 bits), avec des bascules D 74LS74 :
S Q0 S D C R
74LS74

Q1 S D C R
74LS74

Q2 S D C R
74LS74

Q3 S D C R
74LS74

D0

D1

D2

D3

R H

2 - Registres chargement srie - Registres dcalage (Shift Register) Lorsque l'information comporte un trop grand nombre de bits, ou qu'elle doit tre transporte grande distance, on effectue un "chargement srie". Cela consiste charger successivement les n bits par une seule entre du registre appele "entre srie". A chaque nouvelle entre un dcalage est ncessaire pour ne pas perdre les valeurs prcdemment charges. Exemple de ralisation d'un registre chargement srie 4 tages (registre 4 bits) avec des bascules D 74LS74
S Q0 S D C R
74LS74

Q1 S D C R
74LS74

Q2 S D C R
74LS74

Sortie srie

Entre srie

D1

D2

D3

S D C R
74LS74

R H

Registres

Laurent LUBRANO 2000

Page n 1 / 2

FICHE REGISTRES
Si T est la priode de l'horloge utilise et n le nombre de bits d'information transmettre, alors la dure totale du chargement srie est : nxT. Pour des raisons de temps de propagation des bascules, le mode de commande des horloges utilises dans les registres dcalage n'est jamais le mode LATCH. L'horloge sera donc toujours du type dynamique (Front). 3 - Registre intgr ; Exemple du 74LS295

74LS295
OC LD/SH CLK SER EN

EN : Entre de Validation. Ltat logique 0 de lentre EN entrane ltat HAUTE IMPEDANCE sur les sorties. Cette entre est prioritaire sur les autres commandes. M1 et M2 : Slection de Mode. Ltat logique 1 de lentre commune LD/SH slectionne le mode de chargement parallle et ltat logique 0 de lentre commune slectionne le mode de chargement srie.

SRG4

M1 [LOAD] M2 [SHIFT] C3/2

2,3D
A B C D

QA QB

1,3D 1,3D
QC QD

C3/2 : Dpendance de Commande en dcalage droite. Cette

entre est une horloge active sur front descendant commandant les donnes rfrences 3D en mode 2 seulement cest dire en chargement srie. La seule entre rpondant ces critres est lentre SER.

2,3D : Entre de Donne dpendante de la commande C3 et utilise en mode 2 seulement cest dire en
chargement srie.

1,3D : Entre de Donne dpendante de la commande C3 et utilise en mode 1 seulement cest dire en
chargement parallle.

QA, QB, QC, QD : Sorties du registre.

: Symbole indiquant une Sortie Amplifie. : Symbole indiquant une Sortie Trois Etats. La commande de mise ltat haute impdance est not EN.

Remarques : Il existe beaucoup de registres intgrs prsentant des fonctions diffrentes. La dmarche dtude reste cependant toujours la mme : Etude de la documentation constructeur et approche rapide en interprtant la norme 617.

Registres

Laurent LUBRANO 2000

Page n 2 / 2