6.2 Construccin y caractersticas de los JFET.

Como se indic con anterioridad, el JFET es un dispositivo de tres terminales, siendo una de ellas capaz de controlar el flujo de corriente entre las otras dos. En nuestra explicacin sobre el transistor BJT se utiliz el transistor npn a lo largo de la ma or parte de las secciones de an!lisis dise"o, con una seccin dedicada a los efectos resultantes de emplear un transistor pnp. #ara el transistor JFET el dispositivo de canal$ n aparecer! como el dispositivo predominante, con p!rrafos secciones dedicadas a los efectos resultantes del uso de un JFET de canal$p. %a construccin b!sica del JFET de canal$n se muestra en la figura &.'. (bserve )ue la ma or parte de la estructura es el material tipo n )ue forma el canal entre las capas difundidas en material tipo p. El extremo superior del canal tipo n se conecta mediante contacto *mico a la terminal denominada como drenaje +drain, (D), mientras )ue el extremo inferior del mismo material se conecta por medio de contacto *mico a la terminal llamada la fuente +source, (S). %os dos materiales tipo p se encuentran conectados juntos al mismo tiempo *acia la terminal de compuerta +gate, (Q). #or tanto, esencialmente el drenaje la fuente se conectan en esencia a los extremos del canal tipo n la compuerta, a las dos capas del material tipo p. En ausencia de cual)uiera de los potenciales aplicados, el JFET tiene dos uniones p$n bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se ilustra en la figura &.', )ue se parece a la misma regin de un diodo bajo condiciones sin polarizacin. -ecu.rdese tambi.n )ue una regin de agotamiento es a)uella regin carente de portadores libres por lo tanto incapaz de permitir la conduccin a trav.s de la regin.

Figura 5.2 Transistor de unin de efecto de campo (JFET). /u pocas veces las analog0as son perfectas en ocasiones pueden ser enga"osas, pero la analog0a *idr!ulica de la figura &.1 proporciona un sentido al control del JFET en la terminal de compuerta a la conveniencia de la terminolog0a aplicada a las terminales del dispositivo. %a fuente de la presin del agua puede semejarse al voltaje aplicado del drenaje a la fuente, el cual establecer! un flujo de agua +electrones, desde el grifo o llave +fuente,. %a 2compuerta2, por medio de una se"al aplicada +potencial,, controla el flujo del agua +carga, *acia el 2drenaje2. %as terminales del drenaje la fuente est!n en

los extremos opuestos del canal$n, como se ilustra en la figura &.', debido a )ue la terminolog0a se define para el flujo de electrones.

Figura 5. !naloga "idr#ulica para el mecanismo de control del JFET.

VGS $ % &' Vds cual(uier )alor positi)o En la figura &.3 se *a aplicado un voltaje positivo VDS y a trav.s del canal la compuerta se *a conectado en forma directa a la fuente para establecer la condicin VGS 4 5 6. El resultado es )ue las terminales de compuerta fuente se *allan al mismo potencial *a una regin de agotamiento en el extremo inferior de cada material p, semejante a la distribucin de las condiciones sin polarizacin de la figura &.'. En el instante )ue el voltaje vDD + 4 VDS) se aplica, los electrones ser!n atra0dos *acia la terminal de drenaje, estableciendo la corriente convencional ID con la direccin definida de la figura &.3. %a tra ectoria del flujo de carga revela con claridad )ue las comentes de fuente drenaje son e)uivalentes +ID 4 Is). Bajo las condiciones )ue aparecen en la figura &.3, el flujo de carga es relativamente permitido limitado 7nicamente por la resistencia del canal$n entre el drenaje la fuente.

Figura 5.* JFET en la regin VGS $ % & y VDS + % &.

Es importante observar )ue la regin de agotamiento es m!s anc*a cerca del extremo superior de ambos materiales tipo p. %a razn para el cambio en la anc*ura de la regin se puede describir mejor con la a uda de la figura &.&. 8uponiendo una resistencia uniforme en el canal$n, la resistencia del canal puede dividirse en las partes )ue aparecen en la figura &.&. %a corriente ID establecer! los niveles de voltaje a trav.s del canal, como se indica en la misma figura. El resultado es )ue la regin superior del material tipo p estar! inversamente polarizada alrededor de los 9.& 6, con la regin inferior inversamente polarizada slo en los 5.& 6. -ecu.rdese, la explicacin de la operacin del diodo, )ue cuanto ma or sea la polarizacin inversa aplicada, ma or ser! la anc*ura de la regin de agotamiento, de a)u0 la distribucin de la regin de agotamiento )ue se muestra en la figura &.&. El *ec*o de )ue la unin p-n est. inversamente polarizada en la longitud del canal da por resultado una corriente de compuerta de cero amperes, como se ilustra en la misma figura. El *ec*o )ue iG = ( : es una importante caracter0stica del JFET.

Figura 5.5 &ariacin de los potenciales de polari,acin in)ersa a tra)-s de la unin p-n de un JFET de canal n. En cuanto el voltaje VDS se incrementa de ( a unos cuantos voltios, la corriente aumentar! seg7n se determina por la le de (*m, la gr!fica de ID contra VDS aparecer! como se ilustra en la figura &.;. %a relativa linealidad de la gr!fica revela )ue para la regin de valores inferiores de VDS la resistencia es esencialmente una constante. : medida )ue VDS se incrementa se aproxima a un nivel denominado como Vp en la figura &.;, las regiones de agotamiento de la figura &.3 se ampliar!n, ocasionando una notable reduccin en la anc*ura del canal. %a reducida tra ectoria de conduccin causa )ue la resistencia se incremente, provoca la curva en la gr!fica de la figura &.;. Cuanto m!s *orizontal sea la curva, m!s grande ser! la resistencia, lo )ue sugiere )ue la resistencia se aproxima a 2infinitos2 o*mios en la regin *orizontal. 8i VDS se incrementa *asta un nivel donde parezca )ue las dos regiones de agotamiento se 2tocar0an2, como se ilustra en la figura &.<, se tendr0a una condicin denominada como estrec amiento +pinc*$off,. El nivel de VDS )ue establece esta condicin se conoce como el voltaje d! estrec amiento se denota por 6p, como se muestra en la figura &.;. En realidad, el t.rmino 2estrec*amiento2 es un nombre inapropiado en cuanto a )ue sugiere )ue la corriente iD disminu e, al estrec*arse el canal, a 5 :. 8in embargo, como se muestra en la figura &.;, es poco probable )ue ocurra este caso, a )ue ID mantiene un nivel de saturacin definido como IDSS en la figura &.;. En realidad existe todav0a un canal mu pe)ue"o, con una corriente de mu alta densidad. El *ec*o de )ue ID no caiga por el estrec*amiento mantenga el nivel de saturacin indicado en la figura &.;

se verifica por el siguiente *ec*o= la ausencia de una corriente de drenaje eliminar0a la posibilidad de diferentes niveles de potencial a trav.s del canal de material n, para establecer los niveles de variacin de polarizacin inversa a lo largo de la unin p-n. El resultado ser0a una p.rdida de la distribucin de la regin de agotamiento, )ue ocasiona en primer lugar el estrec*amiento.

Figura 5.6 ID contra VDS para VGS $ % &.

Figura 5.. Estrec"amiento (VGS $ % &' VDS $ Vp). : medida )ue VDs incrementa su valor m!s all! de Vp, la regin de estrec*amiento cutre las dos regiones de agotamiento aumentar! en longitud a lo largo del canal, pero el nivel de ID contin7a siendo fundamentalmente el mismo. #or tanto, esencialmente, una vez )ue VDS " Vp el JFET posee las caracter0sticas de una fuente de corriente. Como se

muestra en la figura &.>, la corriente est! fija en ID 4 IDSS, pero el voltaje VDS y +para niveles ? Vp , se determina por la carga aplicada. %a eleccin de la notacin para IDSS se deriva del *ec*o de )ue es la corriente de drenaje a fuente con una conexin en corto circuito de la compuerta a la fuente. : medida )ue continuemos investigando las caracter0sticas del dispositivo *allaremos )ue= Idss es la m#$ima corriente de drenaje, para un %&'( y se define por las condiciones VGS 4 5 6 VDS ? Vp. @tese en la figura &.; )ue VGS 4 ( 6 para la longitud total de la curva. %os breves p!rrafos siguientes describir!n cmo se afectan las caracter0sticas de la figura &.; a causa de los cambios en el nivel de 6A8.

Figura 5./ Fuente de corriente e(ui)alente para VGS = % &' VDS + Vp. VGS 0 o ) El voltaje de la compuerta a la fuente, )ue se denota como VGS es el voltaje de control del JFET. Bel mismo modo )ue fueron establecidas varias curvas de I) contra V)' para diferentes niveles de I* para el transistor BJT, pueden desarrollarse curvas de ID contra VDS para varios niveles de VGS para el JFET. #ara el dispositivo de canal n el voltaje de control VGS se *ace m!s m!s negativo con respecto a. su nivel de VGS 4 ( 6. En otras palabras, la terminal de compuerta se situar! en niveles de potencia cada vez m!s bajos en comparacin con la fuente. En la figura &.C se *a aplicado un voltaje negativo de $9 6 entre las terminales de compuerta fuente para un nivel bajo de VDS. El efecto de la polarizacin negativa aplicada VGS es el de establecer regiones de agotamiento semejantes a las obtenidas con V+s 4 5 6 pero a menores niveles de VDS. #or lo tanto, el resultado de aplicar una polarizacin negativa a la compuerta es el de alcanzar el nivel de saturacin a un nivel menor de VDS, como se ilustra en la figura &.95 para VGS 4 $9 6. El nivel de saturacin resultante para ID se *a reducido de *ec*o continuar! disminu endo en tanto VGS contin7e *aci.ndose m!s m!s negativo. (bs.rvese tambi.n en la figura &.95 cmo el voltaje de estrec*amiento contin7a deca endo en forma parablica a medida )ue VGS se vuelve m!s m!s negativo. Eventualmente, cuando vGS = -Vp, VGS, ser! lo suficientemente negativo para establecer un nivel de saturacin )ue es esencialmente de ( m:, para todos los fines pr!cticos el dispositivo se *abr! 2apagado2. En resumen= 'l nivel de vGS ,ue resulta en ID = 5 m- se define por VGS 4 Vp, siendo Vp, un voltaje ne+ativo para dispositivos de canal n y un voltaje positivo para %&'(s de canal-p.

Figura 5.1 !plicacin de un )olta2e negati)o a la compuerta de un JFET. En la ma or0a de las *ojas de especificaciones, el voltaje de estrec*amiento se especifica como VGS +apagado,, en lugar de Vp, 8e revisar! una *oja de especificaciones posteriormente en el cap0tulo, cuando se *a an introducido los elementos principales de inter.s. %a regin de la derec*a de la curva de estrec*amiento de la figura &.95 es la regin normalmente empleada para amplificadores lineales +amplificadores con una m0nima distorsin de la se"al aplicada, se le conoce com7nmente como re+i.n de corriente constante, de saturaci.n o de amplificaci.n lineal.

Figura 5.3% Caractersticas de un JFET de canal n con IDSS $ / m! y Vp $ 4* &.