Professional Documents
Culture Documents
= , kHz f 1 =
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 3
Fig. 1. Amplificador de multietapa
Para resolver el ejercicio primero se deben considerar primeramente ciertas condiciones de
operacin:
1. Comnmente 60
min
= | , 80 =
tip
| , 100
max
= | .
2. Amplificacin de la primera etapa menor a la amplificacin de la segunda (para cumplir
con impedancia de entrada).
3. En el caso requerir impedancias altas en el orden de decenas de k de entrada, se
recomienda el uso de FET en la primera etapa.
4. Siempre comenzar anlisis por la segunda etapa (con la respectiva consideracin de
impedancia de entrada correspondiente si se requiere).
a) Anlisis de segunda etapa
Fig. 2. Amplificacin de cada etapa asumida para el ejercicio
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 4
La impedancia de entrada deriva en que la segunda etapa tambin deber cumplir con una cierta
impedancia de entrada. Dicha impedancia de entrada se determinar de la siguiente forma:
1 _ 1 _
||
etapa B inT total in
R Z Z =
21 11 1 _
||
B B etapa B
R R R =
( )( )
11 1 1 1
1
E e inT
R r Z + + = |
total in inT
Z Z
_ 1
>
( )( )
total in E e
Z R r
_ 11 1 1
1 > + + | (2)
La definicin original de amplificacin es:
1
'
1
||
E e
L
E e
L C
R r
R
R r
R R
A
+
=
+
= , pero para el caso de
multietapa con impedancia de entrada es la siguiente:
11 1
'
1
11 1
2 1
1
||
E e
L
E e
in C
R r
R
R r
Z R
A
+
=
+
=
1
'
1
11 1
A
R
R r
L
E e
= + (1)
Reemplazando (1) en (2) se tiene entonces que:
( )
total in
L
Z
A
R
_
1
'
1
1
1 > + | , por lo tanto
( )
total in L
Z
A
R
_
1
1 '
1
1 +
>
|
Teniendo en cuenta lo anterior se puede decir que:
( )
O
+
> k R
L
3 . 3
1 60
3
'
1
O > 29 . 162
'
1 L
R
O > O 9 . 163 1 . 5 ||
1
k R
C
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 5
O > 9 . 163
1 C
R
Del anlisis de amplificador en emisor comn se tiene que:
Fig. 3. Curva de operacin del transistor en regin activa (limitantes zona de corte y zona de saturacin)
op C
i I > , se realiza esto para que no exista distorsin a la salida del circuito
'
L
op
C
RC
R
V
R
V
>
Por lo que
op
L
C
RC
V
R
R
V
'
>
Fig. 4. Curva de operacin del transistor. Voltaje en colector y emisor.
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 6
Si
L C
R R << entonces
op RC
V V >
Si
L C
R R = entonces
op RC
V V 2 >
Si
L C
R R >> , digamos
L C
R R 10 = , entonces
op RC
V V 10 >
Tomando en cuenta el criterio de impedancia de entrada relacionado a
C
R , se asume que
O = k R
C
1
1
. Este valor de resistencia se constituye ahora en el nuevo valor de
2 in
Z .
2 _ 2 2
||
etapa B inT in
R Z Z =
22 12 2 _
||
B B etapa B
R R R =
( )( )
12 2 2 2
1
E e inT
R r Z + + = |
2 2 in inT
Z Z >
( )( )
2 12 2 2
1
in E e
Z R r > + + | (2)
La definicin original de amplificacin es:
1
'
1
||
E e
L
E e
L C
R r
R
R r
R R
A
+
=
+
= , pero para el caso de la
segunda etapa del circuito multietapa con impedancia de entrada es la siguiente:
12 2
'
2
12 2
2
2
||
E e
L
E e
L C
R r
R
R r
R R
A
+
=
+
=
2
'
2
12 2
A
R
R r
L
E e
= + (1)
Reemplazando (1) en (2) se tiene entonces que:
( )
2
2
'
2
2
1
in
L
Z
A
R
> + | , por lo tanto
( )
2
2
2 '
2
1
in L
Z
A
R
+
>
|
Teniendo en cuenta lo anterior se puede decir que:
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 7
( )
O
+
> k R
L
1
1 60
7
'
2
O > 75 . 114
'
2 L
R
O > O 75 . 114 1 ||
2
k R
C
O > 75 . 114
2 C
R
Del anlisis de amplificador en emisor comn se tiene que (ver Fig. 3):
op C
i I > , se realiza esto para que no exista distorsin a la salida del circuito
'
L
op
C
RC
R
V
R
V
>
Por lo que
op
L
C
RC
V
R
R
V
'
> (ver Fig. 4)
Si
L C
R R << entonces
op RC
V V >
Si
L C
R R = entonces
op RC
V V 2 >
Si
L C
R R >> , digamos
L C
R R 10 = , entonces
op RC
V V 10 >
Tomando en cuenta el criterio de impedancia de entrada relacionado a
C
R , se asume que
O = k R
C
1
2
. Recordando que
op
L
C
RC
V
R
R
V
'
> se puede escribir a continuacin lo siguiente:
V
k k
k
V
RC
3 . 6
3 . 3 || 1
1
2
O O
O
>
V V
RC
2 . 8
2
>
3 . 1 % 30
2 . 1 % 20
1 . 1 % 10
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 8
3 . 1 * 2 . 8
2
V V
RC
> por lo que V V
RC
7 . 10
2
=
mA
k
V
R
V
I
C
RC
C
7 . 10
1
7 . 10
2
2
2
=
O
= =
2
2
26
E
e
I
mV
r = , teniendo en cuenta que
C E
I I = esto por | alto.
O = = 429 . 2
7 . 10
26
2
mA
mV
r
e
O =
O O
= = + 63 . 109
7
3 . 3 || 1
2
'
2
12 2
k k
A
R
R r
L
E e
Por lo tanto O = 2 . 107
12 E
R
Con O =120
12 E
R ,
in
Z se incrementa, A disminuye, la estabilidad se incrementa.
Con O =110
12 E
R ,
in
Z disminuye, A incrementa, la estabilidad disminuye.
En el caso de que el sistema fuera inestable, por ejemplo con O = 5 . 38
e
r , se debe asumir una
nueva
e
r y de esta manera determinar un nuevo valor de
C
I y por ende un nuevo valor de
RC
V .
2 min 2 2 2
in CE o CE
V V V V + + >
V V V V
CE
9 . 0 2 3 . 6
2
+ + >
V V
CE
2 . 9
2
>
>
>
in E
E
V V
V V
1
, este anlisis se desprende de la estabilidad trmica del circuito, teniendo en cuenta lo
anterior se puede decir que:
in E
V V V
1 + >
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 9
Fig. 5. Curva de operacin del transistor en regin activa (limitantes zona de corte y zona de saturacin) sin seal de
entrada y salida.
Forward active mode = regin activa
mA
mA I
I
C
B
178 . 0
60
7 . 10
min 2
2
2
= = =
|
Se asume que
2 22 B
I I >> , para obtener estabilidad de polarizacin
mA I 8 . 1
22
=
mA mA mA I I I
B
978 . 1 178 . 0 8 . 1
2 22 12
= + = + =
V V V V V V V V
BE CE RC RB
3 . 19 6 . 0 2 . 9 7 . 10
2 2 2 12
= + = + =
O = = = k
mA
V
I
V
R
RB
B
8 . 9
978 . 1
3 . 19
12
12
12
Con O = k R
B
10
12
,
12 RB
V se incrementa,
CE
V se incrementa,
in
Z se incrementa.
Con O = k R
B
1 . 9
12
,
2 RB
V disminuye,
CE
V disminuye,
in
Z disminuye.
Se escoge O = k R
B
10
12
.
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 10
Teniendo en cuenta que O > k Z
in
1
2
entonces:
( )( ) ( )( ) O = = + + = k R r Z
E e inT
9 . 6 43 . 112 61 1
12 2 2 2
|
O > k Z R R
inT B B
1 || ||
2 22 12
O > O O k k R k
B
1 9 . 6 || || 10
22
Por lo que O > k R
B
32 . 1
22
V k mA R I V
B B
38 . 2 32 . 1 * 8 . 1 .
22 22 22
= O = =
V V V
E
9 . 0 1
2
+ >
V V
E
9 . 1
2
>
Se asume que O = k R
B
8 . 1
22
por lo que V k mA R I V
B B
24 . 3 8 . 1 * 8 . 1 .
22 22 2
= O = =
V V V V V V
BE B E
64 . 2 6 . 0 24 . 3
2 2 2
= = =
2
2
22 12 2
E
E
E E E
I
V
R R R = + =
O = = + 73 . 246
7 . 10
64 . 2
22 12
mA
V
R R
E E
Habiendo ya calculado
12 E
R se puede entonces decir que:
O = 7 . 136
22 E
R , escogiendo finalmente O =130
22 E
R
+ =
+ + =
12 2
1 1 1
RB B
E CE RC
V V Vcc
V V V Vcc
V V V Vcc 68 . 21 . 3 . 19 38 . 2 = + =
Escogiendo finalmente V Vcc 22 =
Clculo de capacitores:
2 2 in CB
Z X <<
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 11
12 2 2 E e CE
R r X + << ,
22 2 E CE
R X <<
'
2 2 L CC
R X <<
b) Anlisis de primera etapa. (Opcin 1)
La impedancia de carga de la etapa 1 es la impedancia de entrada de la etapa 1. Dicha
impedancia es:
O = O O O = = = k k k k R Z Z R
etapa B inT in L
25 . 1 8 . 1 || 10 || 86 . 6 ||
2 _ 2 2 1
1 2
'
1
||
L C L
R R R =
Teniendo presente que
op
L
C
RC
V
R
R
V
'
>
V
k k
k
V
RC
9 . 0
25 . 1 || 1
1
1
O O
O
>
V V
RC
62 . 1
1
>
3 . 1 % 30
2 . 1 % 20
1 . 1 % 10
3 . 1 * 62 . 1
1
V V
RC
> por lo que V V
RC
1 . 2
1
=
mA
k
V
R
V
I
C
RC
C
1 . 2
1
1 . 2
1
1
1
=
O
= =
1
1
26
E
e
I
mV
r = , teniendo en cuenta que
C E
I I = esto por | alto.
O = = 38 . 12
1 . 2
26
1
mA
mV
r
e
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 12
O =
O O
= = + 19 . 185
3
25 . 1 || 1
1
'
2
11 1
k k
A
R
R r
L
E e
Por lo tanto O = 8 . 172
1 E
R
Con O =180
11 E
R ,
in
Z se incrementa, A disminuye, la estabilidad se incrementa.
Con O =160
11 E
R ,
in
Z disminuye, A incrementa, la estabilidad disminuye.
Nuevamente como en el caso de amplificador de una sola etapa en emisor comn si se tuviera un
sistema inestable, por ejemplo con O = 5 . 38
e
r , se debe asumir una nueva
e
r y de esta manera
determinar un nuevo valor de
C
I y por ende un nuevo valor de
RC
V .
>
>
in E
E
V V
V V
1
, este anlisis se desprende de la estabilidad trmica del circuito, teniendo en cuenta lo
anterior se puede decir que:
in E
V V V
1
1
+ > , asumiendo V V
E
2
1
= .
O = = = 38 . 952
1 . 2
2
1
1
1
mA
V
I
V
R
E
E
E
O = O O = = 4 . 792 160 38 . 952
11 1 21 E E E
R R R
Se asume finalmente O = 750
21 E
R
Ahora calculando V V V V V V
E B
7 . 2 7 . 0 2 7 . 0
1 1
= + = + =
A
mA I
I
C
B
|
35
60
1 . 2
min 1
1
1
= = =
Se asume que
1 21 B
I I >> , para obtener estabilidad de polarizacin
mA I 35 . 0
21
=
mA A mA I I I
B
385 . 0 35 35 . 0
1 21 11
= + = + =
O = = = k
mA
V
I
V
R
B
B
714 . 7
35 . 0
7 . 2
21
1
21
, con motivo de cumplimiento en impedancia de entrada se
escoge O = k R
B
2 . 8
21
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 13
O =
= k
mA
V V
I
V V
R
B CC
B
12 . 50
385 . 0
7 . 2 22
11
1
11
, con motivo de cumplimiento en impedancia de
entrada se escoge O = k R
B
51
11
Finalmente para definir cul es el valor definitivo de impedancia de entrada se hace calcula dicha
impedancia en funcin de los componentes de la etapa 1:
O = O O O = = k k k k R Z Z
etapa B inT total in
22 . 4 51 || 2 . 8 || 51 . 10 ||
1 _ 1 _
En este caso se puede decir que con O = k R
C
1
1
la impedancia del circuito no llega a ser la
requerida. Pero qu pasara si el valor de esta resistencia aumenta?
c) Anlisis de primera etapa. (Opcin 2)
La impedancia de carga de la etapa 1 es la impedancia de entrada de la etapa 1. Dicha
impedancia es:
O = O O O = = = k k k k R Z Z R
etapa B inT in L
25 . 1 8 . 1 || 10 || 86 . 6 ||
2 _ 2 2 1
1 2
'
1
||
L C L
R R R = , en este caso asumo O = k R
C
5 . 1
2
Teniendo presente que
op
L
C
RC
V
R
R
V
'
>
V
k k
k
V
RC
9 . 0
25 . 1 || 5 . 1
5 . 1
1
O O
O
>
V V
RC
98 . 1
1
>
3 . 1 % 30
2 . 1 % 20
1 . 1 % 10
3 . 1 * 98 . 1
1
V V
RC
> por lo que V V
RC
5 . 2
1
=
mA
k
V
R
V
I
C
RC
C
6 . 1
5 . 1
5 . 2
1
1
1
=
O
= =
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 14
1
1
26
E
e
I
mV
r = , teniendo en cuenta que
C E
I I = esto por | alto.
O = = 25 . 16
6 . 1
26
1
mA
mV
r
e
O =
O O
= = + 27 . 227
3
25 . 1 || 5 . 1
1
'
2
11 1
k k
A
R
R r
L
E e
Por lo tanto O = 022 . 211
1 E
R
Con O = 220
11 E
R ,
in
Z se incrementa, A disminuye, la estabilidad se incrementa.
Con O = 200
11 E
R ,
in
Z disminuye, A incrementa, la estabilidad disminuye.
>
>
in E
E
V V
V V
1
, este anlisis se desprende de la estabilidad trmica del circuito, teniendo en cuenta lo
anterior se puede decir que:
in E
V V V
1
1
+ > , asumiendo V V
E
2
1
= .
O = = = 1250
6 . 1
2
1
1
1
mA
V
I
V
R
E
E
E
O = O O = = 1050 200 1250
11 1 21 E E E
R R R
Se asume finalmente O = k R
E
1
21
Ahora calculando V V V V V V
E B
7 . 2 7 . 0 2 7 . 0
1 1
= + = + =
A
mA I
I
C
B
|
66 . 26
60
6 . 1
min 1
1
1
= = =
Se asume que
1 21 B
I I >> , para obtener estabilidad de polarizacin
mA I 26 . 0
21
=
mA A mA I I I
B
286 . 0 66 . 26 26 . 0
1 21 11
= + = + =
Escuela Politcnica Nacional
Facultad de Ingeniera Elctrica y Electrnica
IEE544 Circuitos Electrnicos
Ricardo LLugsi Caar 15
O = = = k
mA
V
I
V
R
B
B
38 . 10
26 . 0
7 . 2
21
1
21
, con motivo de cumplimiento en impedancia de entrada se
escoge O = k R
B
11
21
O =
= k
mA
V V
I
V V
R
B CC
B
5 . 67
286 . 0
7 . 2 22
11
1
11
, con motivo de cumplimiento en impedancia de
entrada se escoge O = k R
B
68
11
Finalmente para definir cul es el valor definitivo de impedancia de entrada se hace calcula dicha
impedancia en funcin de los componentes de la etapa 1:
O = O O O = = k k k k R Z Z
etapa B inT total in
5 . 5 68 || 11 || 19 . 13 ||
1 _ 1 _
En este caso se concluye que el valor de O = k R
C
5 . 1
2
permite alcanzar la impedancia requerida,
por lo que se puede decir que el valor de
2 C
R influye grandemente en la consecucin del
requerimientos del circuito.
Clculo de capacitores:
1 1 in CB
Z X <<
11 1 1 E e CE
R r X + << ,
12 1 E CE
R X <<
'
1 1 L CC
R X <<