Laboratoire gnie lectrique 4Stech Srie dexercices N2 Circuits arithmtiques Page 1 /6

Prof : Borchani hichem et Hammami mourad

Exercice 1 :

Soit le montage suivant :
1) Donner les quations des sorties S et R en fonction
des entres a et b .
2) Quelle est la fonction ralise par ce circuit

Exercice 2

Un additionneur complet est un dispositif disposant de 3 entres (a, b et r
in
) et de 2 sorties (S et r
out
).
S : somme ; r
out
: retenue sortante, r
in
: retenue entrante ; a et b : 2 bits additionner.
1/ Donner le logigramme de ladditionneur complet en utilisant 2 demi- additionneurs.
2/ On dsire additionner les deux nombres A = (14)
10
et B = (11)
10

2-1/ Raliser en binaire lopration A + B
2-2/ Complter la structure srie ci-dessous ralisant laddition de A et B








Exercice 3

Reprsenter le logigramme dun circuit arithmtique permettant de convertir un nombre binaire 4bits en son
complment 2, utiliser des oprateurs Nand 2 entres et des demi-additionneurs.

Exercice 4

On dsire raliser un circuit arithmtique charg dexcuter la multiplication binaire de deux
nombres 2 bits : A = a
1
.a
0
B = b
1
.b
0


1- Complter lopration de multiplication ci-contre.





2- Identifier les fonctions ncessaires pour la ralisation pratique de cette opration.









Composants ncessaires :

C
0
Une fonction logique ET
C
1
.....................................................
C
2
.....................................................
C
3

a
1
a
0

x
b
1
b
0

a
0
. b
0

.
C3 C2 C1 C0
+
1
2
3
U1:A
74HC386
1
2
3
U2:A
7408
A1
B1
R1
10k
R2
10k
A
B
R3
220
R4
220
a
b
S
R
+
0 1
..
.. .
+

..

Laboratoire gnie lectrique 4Stech Srie dexercices N2 Circuits arithmtiques Page 2 /6

Prof : Borchani hichem et Hammami mourad
3 - Complter le logigramme ci-dessous en exploitant les rsultats prcdents :



























Exercice N5- Etude dun additionneur BCD :
On donne le schma dun additionneur BCD incomplet .











2) Complter le schma du montage





A
a
1
a
0

B
b
1
b
0

&


.
.
.
.
.
.


C
3
C
2
C
1
C
0

.
.
.
.
.
.


.
.
.
.
.
.


Add
S
1/2
R
1/2

1) donner lquation de X.

X = S4+..
Soit X une sortie logique qui occupera le niveau haut seulement quand la somme est suprieure 1001
Additionneur
de la
correction

3

1
C
0
: report fourni par ladditionneur
du rang infrieur
Additionneur
parallle de 4 bits
B
0
B
2 B
3
B
1
A
0
A
2
A
3
A
1
S
0
S
2
S
3 S
1
C
4
S
4
Somme BCD
Reprsentation code BCD
Reprsentation code BCD
Additionneur
parallle de 4 bits

S
4
S
3
S
2
S
1
S
0

10 0 1 0 1 0
11 0 1 0 1 1
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0
Laboratoire gnie lectrique 4Stech Srie dexercices N2 Circuits arithmtiques Page 3 /6

Prof : Borchani hichem et Hammami mourad
Exercice N6
On veut raliser un comparateur de deux nombres binaires N1 (a
1
a
0
) et N2 (b
1
b
0
) les sorties sont
S
1
, S
2
et S
3
. La sortie S
1
prend la valeur logique 1 si A = B.
La sortie S
2
prend la valeur logique 1 si A > B.
La sortie S
3
prend la valeur logique 1 si A < B.

1- Complter la table de vrit 2- Dterminer les quations logiques de S
1
, S
2
et S
3

















S
3
=.. S
2
= .


3) En utilisant le circuit intgr 7485 (voir dossier technique) raliser les fonctions S
1
, S
2
et S3











Fiche technique du comparateur 7485











b
1
b
0
a
1
a
0
S
1
S
2
S
3
0 0 0 0
0 0 0 1
0 0 1 0













b
1
b
0
a
1
a
0
00 01 11 10
00
01
11
10
b
1
b
0
a
1
a
0
00 01 11 10
00
01
11
10
b
1
b
0

a
1
a
0
00 01 11 10
00
01
11
10
Entres des nombres Entres cascadables Soties
A
3
,B
3
A
2
,B
2
A
1
,B
1
A
0
,B
0
A>B A<B A=B A>B A<B A=B
A
3
>B
3
x x x x x x 1 0 0
A
3
<B
3
x x x x x x 0 1 0
A
3
=B
3
A
2
>B
2
x x x x x 1 0 0
A
3
=B
3
A
2
<B
2
x x x x x 0 1 0
A
3
=B
3
A
2
=B
2
A
1
>B
1
x x x x 1 0 0
A
3
=B
3
A
2
=B
2
A
1
<B
1
x x x x 0 1 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
>B
0
x x x 1 0 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
<B
0
x x x 0 1 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
1 0 0 1 0 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
0 1 0 0 1 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
0 0 1 0 0 1
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
x x 1 0 0 1
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
1 1 0 0 0 0
A
3
=B
3
A
2
=B
2
A
1
=B
1
A
0
=B
0
0 0 0 1 1 0
S
1
=

A0
10
A1
12
A2
13
A3
15
B0
9
B1
11
B2
14
B3
1
A<B
2
QA<B
7
A=B
3
QA=B
6
A>B
4
QA>B
5
U1
7485
a
0
a
1
b
0
b
1
+5V
0V
S
1
S
2
S
3

9 10 11 12 13 14 15 16
B0 A0 B1 A2 B2 A3 V
DD
A<B
8 7 6 5 4 3 2 1
7485
B3 A=B A>B A>B A=B A<B GND
A1
Entres de mise
en cascade
Sorties