Question 1

Vous avez 2 signaux dentre A et B qui sont tous deux dune largeur de 4 bits et un
signal de sortie S qui est galement de largeur de 4 bits. Ils reprsentent des chiffres en
binaire naturel. En nutilisant que des comparateurs 1 bit et multiplexeur deux entres,
ralisez la fonction suivante :
Si A > B : S = A
Si B > A : S = B
Si A = B : S = A + B (OU binaire, donc ce nest PAS une addition)
Voici les composants que vous avez exclusivement le droit dutiliser. Vous pouvez
utiliser les valeurs constantes 0 et 1.

ai

bi
S0
Ei+1

Ei
Gi
Pi

S1

Gi+1
COMPARATEUR
(UN BIT)

Multiplexeur

Pi+1

S
Indice : Bien que vous naillez pas droit des portes logiques, il est possible de faire
lquivalent dune porte logique deux entres avec un multiplexeur deux entres.
Vous pouvez donc faire une premire solution qui utilise des portes logiques deux
entres et ensuite dfinir comment ces portes sont ralises avec des multiplexeurs deux
entres.

Question 2
Voici le circuit dun additionneur 1 bit :
a
b
s

ri-1

Ralisez un circuit quivalent, mais en nutilisant que des multiplexeurs deux entres
(vous pouvez utilisez des constantes 0 et 1 galement) :

S0

S1

Multiplexeur

Question 3
Vous avez 2 signaux dentre A et B qui sont tous deux dune largeur de 4 bits et un
signal de sortie S qui est galement de largeur de 4 bits. Ils reprsentent des chiffres en
binaire naturel. En nutilisant que des comparateurs 1 bit, additionneur 1 bit et ou
exclusif, ralisez la fonction suivante :
Si A >= B : S = A + B
Si B > A : S = A - B
Voici les composants que vous avez exclusivement le droit dutiliser. Vous pouvez
utiliser les valeurs constantes 0 et 1.

ai

bi

ai

Ei

Ei+1

Gi

Gi+1

Pi

COMPARATEUR
(UN BIT)

bi
ri

Pi+1

ri+1

si

Question 4
Vous devez raliser un contrleur qui achemine des messages de 2 bits ayant diffrentes
priorits. Il existe trois entres de messages : S1[1..0], S2[1..0] et S3[1..0], du plus
prioritaire au moins prioritaire. Un signal est galement associ chaque message
dentre pour afficher si un message est disponible : SD1, SD2 et SD3.
a) Acheminez le message le plus important la sortie O[1..0] en utilisant exclusivement
un encodeur de priorit et un multiplexeur. Lorsque aucun message est disponible, la
sortie prend la valeur 0.
b) Trois signaux la sortie du circuit (A1, A2 et A3) permettent dafficher quel message
a t transmis.

Lorsque le message S1 est transmis, A1A2A3 prend la valeur 100

Lorsque le message S2 est transmis, A1A2A3 prend la valeur 010
Lorsque le message S3 est transmis, A1A2A3 prend la valeur 001
Lorsque aucun message est transmis, A1A2A3 prend la valeur 000

Ajoutez un dmultiplexeur au circuit de a) pour effectuer cette fonction

Question 5
Effectuez cette quation logique avec un ROM :
S = A (B xor C)

(xor = ou exclusif)

Voici la structure dun ROM :

A
D
R
E
S

a0
a1

an-1

d0
d1

dk-1
m0

m1

m2

m2n 1

D
O
N
N

Question 6
En utilisant un convertisseur 3 bits 8 lignes (dcodeur) et un portes logiques entres
illimites par fonction (il y a deux fonctions raliser, donc vous avez droit deux portes
logiques), ralisez les fonctions suivantes :
i)
ii)

S1 = ABC + ABC + ABC

S2 = (A+B+C)(A+B+C)(A+B+C)(A+B+C)

Question 7
Dmultiplexeurs et alas
Vous tes charg de concevoir le circuit de contrle pour une systme de missiles
intercontinentales (ICBMs). Il-y-a 16 missiles contrler. Quand une missile reoit
logique-1, elle est envoye vers son cible. L'interface usager consiste de deux entres. Ily-a un slectionneur de missile/cible qui sort un code binaire de 4-bits, et il-y-a un gros
bouton rouge qui sort logique-1 quand c'est dpress. videmment, quand un gnral de
quatres toiles dpresse le bouton, le missile slectionne devrait tre lanc.
a) Implmentez ce systme en n'utilisant que cinq dmultiplexeurs 1x4 (c'est a dire des
DEMUX quatres sorties).
b) Implmentez ce systme en utilisant des portes logiques, mais assurez vous que le
systme n'a pas d'alas !

Question 8
Encodeurs et dcodeurs
Concevez un dcodeur qui transforme le code Gray en ASCII. C'est a dire que a
transforme (0000)2 (1000000)2, (0001)2 (1000001)2, etc... Pour les codes de Gray qui
reprsentent de 10 15 en binaire, a doit sortir les lettres majuscules de A F en ASCII.
Vous pouvez trouver une table de codes ASCII dans votre texte (p. 47) ou sur
www.asciitable.com. Le code de Gray se retrouve sur p. 45.

Question 9
Multiplexeurs
Implmentez la fonction suivante en ne se servant que d'un MUX 2x1 (vous avez droit
aux entres et leurs inverses) :
a

Question 10
Additionneurs et soustracteurs
Transformez l'additionneur suivant en additionneur/soustracteur en n'utilisant que 4
portes OU-exclusif (OUX) deux entres. Crez une entre supplmentaire qui s'appelle
Add/Sub : quand cette entre est logique-0, le circuit devrait faire l'addition, et quand
c'est logique-1, le circuit devrait faire le soustraction. N'oubliez pas que soustraire c'est la
mme chose que additionner mais avec le complment deux d'une terme. N'oubliez
pas que faire le complment deux ne prend que deux tapes faciles implmenter en
circuits logiques !

Question 11
Un additionneur "itratif" BCD
Soient A et B deux mots de 4 bits. Supposons que A et B reprsentent les chiffres de 0
9 selon la convention du code BCD 8421, telle que prsente la table ci-dessous :
Chiffre
0
1
2
3
4
5
6
7
8
9

Reprsentation
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Tableau 11.a, code BCD 8421

Nous allons concevoir un circuit permettant laddition des mots A et B de quatre bits
(a3a2a1a0 et b3b2b1b0 respectivement) et de produire un rsultat sur 5 bit, o les quatre bits
les moins significatifs reprsenteront le mot K (k3k2k1k0) rsultant de laddition, et le
dernier reprsentera la retenue, note y. Les nombres A, B et K sont en format BCD.
Tel que prsent au tableau suivant. Notons que les mots A, B et K sont reprsents en
BCD:
A+B=K
0
1
2
3
4
5
6
7
8
9

A+B=>r
0
1
2
3
4
5
6
7
8
9

0
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
1
2
3
4
5
6
7
8
2
3
4
5
6
7
8
9
3
4
5
6
7
8
9
0
4
5
6
7
8
9
0
1
5
6
7
8
9
0
1
2
6
7
8
9
0
1
2
3
7
8
9
0
1
2
3
4
8
9
0
1
2
3
4
5
9
0
1
2
3
4
5
6
Tableau 11.b, Addition A+B=C en chiffres (C est reprsent en format BCD)
0
0
0
0
0
0
0
0
0
0
0

1
2
3
4
5
6
7
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
Tableau 11.c, Obtention de la retenue pour laddition de A et B

8
8
9
0
1
2
3
4
5
6
7

9
9
0
1
2
3
4
5
6
7
8

8
0
0
1
1
1
1
1
1
1
1

9
0
1
1
1
1
1
1
1
1
1

Il serait illusoire dessayer de dessiner une table de vrit pour lensemble de ces cas (il y
en a 100, et si nous considrions la symtrie de A et B, il en resterait quand mme 55).
Nous allons plutt procder en utilisant des circuits usuels. Supposons que nous
additionnions les nombres A et B avec un additionneur 4 bits dont voici le schma
gnral1 :

Fig 11.a additionneur gnrique

O C est le rsultat de laddition sur 4 bits (c3c2c1c0), et r la retenue. Cette addition ne

reprsente pas le nombre C en format BCD, mais elle permet de simplifier le traitement.
Il suffit en effet dajouter un circuit qui convertit les cinq signaux r, c3, c2, c1 et c0 en y, k3,
k2, k1 et k0. Ce circuit concevoir peut tre schmatis par le bloc reprsentatif suivant :
C

4
Convertisseur BCD avec retenue

Fig 11.b circuit de conversion BCD avec retenue

1

Lorsquune entre ou sortie prsente une barre, celle-ci signifie quil sagit dun ensemble de fils
(souvent appel bus) dont le nombre est crit ct.

11.1) Dessinez la table de vrit associant les entres C et r aux entres K et y (cinq bits
de chaque ct de la table)
Rponse :
r
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1

c3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
1

c2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
-

c1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
-

c0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
-

y
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
-

k3
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
1
1
0
-

k2
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
1
0
0
0
-

k1
0
0
1
1
0
0
1
1
0
0
0
1
1
0
0
1
1
0
0
0
-

k0
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
-

Tableau 11.s.a, Obtention de la retenue pour laddition de A et B

11.2) Que pouvez vous dire des cas o le rsultat y vaut 0?

Rponse :
r = y, C = K
11.3) Que pouvez-vous dire lorsque y vaut 1 (indice : il suffit dajouter une constante
C)
Rponse :
Il suffit dajouter la constante 6 (0110) C pour obtenir y et K

10

11.4) Trouvez lquation (en produit de sommes) donnant y en fonction des bits de C et
r (note : y est indpendant de c0):
Rponse :
Puisque y est indpendant de c0, il suffit dcrire une table de Karnaugh 4 variables (r,
c3, c2, c1).
c2c1

rc3

00
01
11
10

00
0
0
1

01
0
1
1

10
0
1
-

11
0
1
-

y = (r+c3)(r+c2+c1)
11.5) A laide de tout ce qui prcde, ralisez le circuit de la figure 11.b

Question 12
Comparateur itratif rebours
Nous avons prsent dans le cours la conception dun comparateur de deux mots de 4 bits
reprsentant des entiers binaires. En suivant la mme dmarche que celle du cours,
ralisez un comparateur avec des cellules qui comparent rebours, de sorte que votre
circuit respecte le schma suivant :

Sachant que ce circuits est constitu des 4 cellules itratives suivant ce schma :

11

O les Ce i , Cg i et Cp i sont des signaux pour encoder la rponse de ltage i respectant les
trois cas prsents la table suivante :
Signification
galit
A plus grand que B
A plus petit que B

Cei
1
0
0

Cgi
0
1
0

Cpi
0
0
1

La combinaison des trois signaux ne peut prendre dautre valeur.

Notons finalement que Ce4, Cg4 et Cp4 valent respectivement 1, 0 et 0.
Essayez de rpondre sans utiliser aucune table de Karnaugh (note : il est possible
dutiliser plusieurs mux 2 entres et 1 signal de contrle) ?

Question 13
Additionneur 4 bits
Expliquer pourquoi le XOR (dont la sortie est note d) se trouvant la fin du circuit
d'addition suivant sert la dtection du dbordement :
0 , addition
c=
1 , soustraction

bn-1

b2

an-1

a2
rn-1

rn

b1

r3

b0

a1
r2

sn-1

s2

a0
r1

s1

d
dtection de dbordement

12

r0

s0