Thiết kế vi mạch số với HDL – HK190

Đề bài tập lớn Thiết kế vi mạch số với HDL

Lưu ý chung -------------------------------------------------------------------------------------------------

- Bài tập lớn này sẽ được chấm điểm (báo cáo) vào tuần thứ 15 của học kỳ (tuần lễ
14/12) vào giờ học thực hành của các nhóm. Mọi yêu cầu chấm ngoài thời gian này
sẽ không được giải quyết,
- Mọi sự sao chép giữa các nhóm trong cùng 1 buổi thực hành hay khác buổi thực hành
nếu bị phát hiện (chương trình nguồn giống nhau, trình bày giống nhau,…) đều sẽ bị
điểm 0 cho phần bài tập lớn,
- Sinh viên thiết kế và nộp bản thiết kế trong báo cáo bằng giấy kèm với Demo trong
buổi chấm điểm. Nếu không có thiết kế giấy này sẽ không được chấm điểm. Lưu ý
không đưa chương trình nguồn vào trong thiết kế,
- Sinh viên có thể tự đề nghị đề (đề 14) tuy nhiên các nhóm này phải gặp và trình bày
về đề với GVHD trước khi thực hiện. Các ý tưởng không được trùng nhau, nếu trùng
chỉ giải quyết cho nhóm đầu tiên trình bày. Khuyến khích các sinh viên đang làm đồ
án ngành KTMT đề tài liên quan đến HDL và board DE2 sử dụng nó làm đề tài bài
tập lớn này. Tuy nhiên dạng đề tìm hiểu về board DE2, tìm hiểu về Verilog-HDL hay
hiện thực 10 bài thí nghiệm với board DE2 sẽ không được chấp nhận. Lưu ý đến thời
gian chấm điểm bài tập lớn này,
- Một đề chỉ dành cho một nhóm trong số các nhóm có cùng giờ thực hành,
- Các nhóm trong cùng một buổi thực hành sẽ đăng ký và giải quyết tranh chấp với một
bạn đại diện buổi thực hành. Sau đó bạn đại diện sẽ gửi danh sách các đề tương ứng
với nhóm về cho GVHD bằng email. Lưu ý không nhận đăng ký riêng từng nhóm
(trừ đề tài tự đề nghị).
-----------------------------------------------------------------------------------------------------------------
Đề 1: Tìm hiểu LCD trên board DE2, dùng Verilog-HDL lập trình cho LCD xuất hiện dòng
chữ “Thiet ke vi mach so voi HDL” chạy từ trái sang phải.
Đề 2: Tìm hiểu LCD trên board DE2, dùng Verilog-HDL lập trình cho LCD xuất hiện dòng
chữ “Khoa KH&KTMT” trên dòng 1 và “Bo mon KTMT” trên dòng 2.
Đề 3: Dùng Verilog-HDL và board DE2 xây dựng bảng tính điểm trận đấu tennis.
Đề 4: Dùng Verilog-HDL và board DE2 xây dựng bảng tính điểm trận đấu bóng bàn.
Đề 5: Dùng Verilog-HDL và board DE2 xây dựng đồng hồ 24 giờ cho phép cấu hình thời
gian hiện tại.
Đề 6: Dùng Verilog-HDL và board DE2 xây dựng đồng hồ dùng cho thi đấu cờ vua
Đề 7: Dùng Verilog-HDL và board DE2 xây dựng đồng hồ bấm giờ thể thao phân tách được
5 vận động viên
Đề 8: Dùng Verilog-HDL và board DE2 xây dựng đồng hồ báo thức
Đề 9: Dùng Verilog-HDL và board DE2 xây dựng light-river có 4 trạng thái như sau

Phạm Quốc Cường Trang 1

 Thiết kế vi mạch số với HDL – HK190

3 2

Trong đó, trạng thái 1 đèn sáng từ trái sang phải, trạng thái 2 đèn sáng từ phải sang trái, trạng
thái 3 đèn sáng từ giữa ra 2 bên, trạng thái 4 đèn sáng từ 2 bên vào giữa. Sự chuyển trạng thái
sẽ phụ thuộc vào MỘT tín hiệu điều khiển 1 bit (1 sang 2 sang 3 sang 4).
Đề 10: Dùng Verilog-HDL và board DE2 xây dựng light-river có 4 trạng thái như sau

3 2

Trong đó, trạng thái 1 đèn sáng từ trái sang phải, trạng thái 2 đèn sáng từ phải sang trái, trạng
thái 3 đèn sáng từ giữa ra 2 bên, trạng thái 4 đèn sáng từ 2 bên vào giữa. Mỗi trạng thái sẽ
thực hiện 4 lần, sau đó tự động chuyển sang trạng thái tiếp theo như sơ đồ.
Đề 11: Thiết kế bộ ALU đơn giản 4 bit (Tham khảo chapter 7, chapter 8 page 512)
Đề 12: Thiết kế và mô phỏng bộ truyền/nhận dữ liệu nối tiếp có 1 start_bit và 1 stop_bit có
kiểm tra parity
Đề 13: Thiết kế và hiện thực mạch cho phép nhập ký tự vào LCD dùng switch mã hóa ký tự.
Đề 14: Sinh viên tự đề nghị đề và trình bày với GVHD trước khi bắt đầu làm

Phạm Quốc Cường Trang 2