CHAPITRE

FONCTIONS COMBINATOIRES AVANCEES

INTRODUCTION :

Dans les systmes numriques, on utilise souvent des fonctions qui on justifi leurs ralisations
en circuits intgrs. On note en particulier les dcodeurs, les multiplexeurs, les dmultiplexeurs et
les circuits arithmtiques. Bien qu'ils soient plus ou moins remplacs actuellement par les systmes
programmables (circuits logiques programmables et microprocesseur), ils sont encore utiliss.

1. LES DECODEURS :
La fonction de dcodage consiste faire correspondre un code prsent en entre sur n lignes, un
autre code en sortie sur m lignes avec en gnral m n :
n lignes

Dcodeur

m lignes

1.1. Dcodeur 1 parmi n:

Ce type de dcodeur permet de faire correspondre un code prsent en entre sur n lignes une
sortie et une seule active parmi les N = 2n sorties possibles. On le dsigne aussi par dcodeur m lignes
vers n lignes. Pour comprendre le principe d'un tel dcodeur, tudions le dcodeur 1 parmi 4
ou
2 vers 4, donn la figure 1 ; le niveau active des sorties est le 0, car c'est souvent le cas :
Fig. 1 : Dcodeur 1 parmi 4 avec sorties actives sur niveau bas

A
B
Y2

Y0
Y1

DEC
1/4

Y3

ENTREES
B
A
0
0
0
1
1
0
1
1

Y0
0
1
1
1

SORTIES
Y1
Y2
1
1
0
1
1
0
1
1

Y3
1
1
1
0

Directement ou l'aide de la table de Karnaugh, on dtermine les quations de sorties :

Y0

B A.

Y1

B A.

Y2

B A.

0YY3
1Y

Fig. 2 : Logigramme de dcodeur 1 parmi 4

A

A B.

Le schma d'implmentation du dcodeur sera alors

celui de la figure 2 ci-contre :

2Y

Y3

29

Fonction Traiter

Les circuits intgrs ralisant cette fonction contiennent des entres de validation comme G ou E
permettant de slectionner le circuit. On peut citer comme exemple le double dcodeur 74LS156 dont
le brochage et la table de fonction sont donns la figure 3 :
Fig. 3 : Diagramme de brochage et table de fonctionnement du 74LS156

1.2. Dcodeur BCD 7 segments :

Ce type de dcodeur permet de convertir le code BCD 4bits l'entre pour obtenir la sortie un
code 7 segments permettant de commander un afficheur 7 segments permettant l'criture de tous les
chiffres et aussi d'autres symboles comme le montre la figure 4 :
Fig. 4 : Afficheur 7 segments
a
gf

c
d

Identification des segments

Dsignations numriques et rsultat de l'affichage

Pour mettre en quation ce type de dcodeur, il faut dresser la table de vrit suivante :
Nombre BCD
dcoder

0
1
2
3
4
5
6
7
8
9

0
0
0
0
0
0
0
0
1
1

ENTREES
C
B
0
0
0
0
1
1
1
1
0
0

0
0
1
1
0
0
1
1
0
0

A
0
1
0
1
0
1
0
1
0
1

a
1
0
1
1
0
1
0
1
1
1

b
1
1
1
1
1
0
0
1
1
1

c
1
1
0
1
1
1
1
1
1
1

SORTIES
d
1
0
1
1
0
1
1
0
1
0

e
1
0
1
0
0
0
1
0
1
0

Chapitre 4 Fonctions combinatoires avances

f
1
0
0
0
1
1
1
0
1
1

g
0
0
1
1
1
1
1
0
1
1

93

La table de karnaugh de chaque segment permet alors d'obtenir les quations de ce dcodeur. Les 0
tant les moins nombreux, l'criture des quations de commande d'extinction des segments sera plus
facile :
a .A B. .C D
A .C

b A . .B C
A . .B C

e
A

B .C

f A . .C D
.B C

c A .
.B C
A .B

d A . .B C
. .B C
g

B . .C D

A . .B C A

A . .B C

Comme exemple de dcodeur, on peut citer le circuit intgr 74LS47 dont le schma de brochage et
la table de vrit sont donnes la figure 5 :
Fig. 5 : Diagramme de brochage et table de fonctionnement du 74LS47

2. LE MULTIPLEXEUR :
Un multiplexeur permet de slectionner une entre parmi 2n pour transmettre l'information porte par
cette ligne un seul canal de sortie. La slection de l'entre se fait alors l'aide de n lignes d'adressage.
Pour comprendre le principe, considrons un multiplexeur quatre entres (figure 6), donc deux lignes
d'adressage et une ligne de sortie :
Fig. 6 : Multiplexeur 4 vers 1

ADRESSES
B
A

0E
1E
MUX
4
vers
1
E2
E3
BA

Adresses

49

Fonction Traiter

SORTIE
Y

E0

0
1
1

1
0
1

E1
E2
E3

Fig. 7 : Logigramme de multiplexeur 4 vers 1

E3 E2 E1 E0

De la table de vrit, on dduit l'expression

logique de la sortie Y :

Y A .
.B 0E

.A
.B 2E

A .B.
1E

A . .B 3E

Le schma d'implantation du multiplexeur 4 vers

1 sera celui de la figure 7 ci-contre.
B

Les circuits intgrs ralisant cette fonction contiennent des entres de validation (Strobe - Enable)
permettant de slectionner le circuit comme le 74LS151 qui est multiplexeur 8 vers 1 (figure 8) :
Fig. 8 : Diagramme de brochage et table de fonctionnement du 74LS151

3. LE DEMULTIPLEXEUR :
Le dmultiplexeur effectue l'opration inverse d'un multiplexeur savoir il permet de distribuer
l'information prsente l'entre vers l'une des 2n sorties. La slection de la sortie se fait l'aide de n
lignes d'adressage. Pour comprendre le principe, considrons un dmultiplexeur quatre sorties
(voir figure 9), donc deux lignes d'adressage et une ligne d'entre :
Fig. 9 : Demultiplexeur 1 vers 4
S0
E

DEMUX S1
1 vers4 S2
BA

S3

ADRESSES
B
A

S0

SORTIES
S1
S2

S3

0
1
1

1
0
1

0
0
0

E
0
0

0
E
0

0
0
E

Adresses

Chapitre 4 Fonctions combinatoires avances

95

A partir de la table de vrit, on dtermine les

quations de sortie suivantes :

Fig. 10 : Logigramme de dmultiplexeur 1 vers 4

A

S0 .E B A.
S .E B A.
0S 1

S2 .E B A.

1S

S3 .E A B.

2S
3SLe schma d'implmentation du dmultiplexeur sera alors celui de la figure 10 ci-contre :

Les circuits intgrs ralisant cette fonction contiennent des entres de validation (Strobe et Enable)
permettant de slectionner le circuit comme le 74LS155 qui est un double dmultiplexeur 1 vers 4 dont le
schma de brochage et la table de vrit sont donnes la figure 11 :
Fig. 11 : Diagramme de brochage et table de fonctionnement du 74LS155

4. L'ADDITIONNEUR :
4.1- Le demi-additionneur :
C'est un circuit permettant d'effectuer l'addition de deux bits A et B pour gnrer leur somme et
leur retenue C (Carry) comme le montre le schma et la table de vrit de la figure 12 :
Fig. 12 : Le Demi-Additionneur

A
CB

ENTREES
B
A

SORTIES

0
1
1

69

Fonction Traiter

0
1
0
1

0
1

1
0

0
0
1

Fig. 13 : Le Demi-Additionneur

A partir de la table de vrit, on peut crire les deux

fonctions sous la forme suivante :
.A B
B

A .B

B A

C .A B

Ce qui peut tre ralis par le circuit schmatis sur

le logigramme de la figure 13 ci-contre.

4.2- L'additionneur complet :

Pour effectuer une addition de deux nombres binaires de n bits, on additionne successivement les
bits du mme poids en tenant compte de la retenue de l'addition prcdente comme le
montre l'exemple suivant :
a3
a0

a2

a1

b3
b0

b2

b1

S3
S0

S2

S1

C3
C0

C2

C1

Nombre A
Nombre B
Somme : S = A+B
Retenues

Il faut donc concevoir une cellule lmentaire appele additionneur complet et qui permet
de raliser l'addition des bits ai et bi en plus de la retenue Ci-1 de l'addition prcdente. Un tel circuit
est dfinit par le schma et la table de vrit de la figure 14 :
Fig. 14 : Additionneur complet

ai
ai
bi

Ci-1

Si
Ci

ENTREES
bi
Ci-1

SORTIES
Si
Ci

0
0
0
1

0
1
1
0

1
0
1
0

1
1
0
1

0
0
1
0

1
1
1

0
1
1

1
0
1

0
0
1

1
1
1

A l'aide de la table de Karnaugh, on dtermine les quations de sorties suivantes :

Si a i. ib . iC 1 a i.bi. iC
a i.bi. iC 1 a i b
C

a .b

a .b .C

a i. ib . iC

i 1

b.

i.Ci 1

a i.bi ai

.Ci

Chapitre 4 Fonctions combinatoires avances

97

Le schma d'implantation de l'additionneur complet sera celui de la figure 15 :

Fig. 15 : Logigramme d'un additionneur complet
iaCi-1 bi

Ci

Si

Comme exemple d'additionneur complet de mots de 4 bits , on peut citer le circuit intgr 74LS83
dont le schma de brochage et la table de vrit sont donnes la figure 16 :
Fig. 16 : Additionneur 4bits 74LS83

5. LE COMPARATEUR :
Un comparateur est un circuit permettant de dtecter l'galit de deux nombres et
ventuellement d'indiquer le nombre le plus grand ou le plus petit.

89

Fonction Traiter

Pour comprendre le principe, on va raliser un comparateur simple permettant de comparer deux mots
de 1 bit. La table de vrit d'un tel comparateur est donne la figure 17 :
Fig. 17 : Comparateur de 2 mots de 1 bit

Comparateur
A
B

ENTREES
B
A

S1:A<B

SORTIES
S2:A=B S3:A>B

A<B

A=B

0
1
1

1
0
1

0
1
0

0
0
1

1
0
0

A>B

A partir de la table de vrit, on peut crire les trois fonctions sous la forme suivante :
S1
B.

S2 .A B

S3 1SS 3

Le schma d'implantation de ce comparateur 2 bits sera celui de la figure 18 :

Fig. 18 : Logigramme du comparateur de 2 mots de 1 bit
B A
A>B
A=B
A<B

Comme exemple de comparateur binaire, on peut citer le circuit intgr 74LS85 dont le schma
de brochage et la table de vrit sont donnes la figure 19 :
Fig. 19 : Comparateur 4 bits 74LS85

Chapitre 4 Fonctions combinatoires

avances

99

Merci d'essayer SolidConverter PDF.La version d'essai de ce produit ne convertit que

10% de votre document, pour un maximum de 10 pages.Pour cette conversion,
SolidConverter PDF a converti 8 des 216 pages.Veuillez enregistrer SolidConverter PDF
sur http://www.microapp.com/fiche_produit.cfm?ref_produit=4633 pour enlever cette
restriction.