Electronique Numerique

Electronique Numrique
A. Oumnad
Famille des circuits Logique

Les circuits intgrs (logique) sont classs suivant leur caractristiques et
performances lectriques et leur technologies de fabrication
La tension dalimentation et Consommation

Les niveaux logiques en entre et en sorties
Les courant en entre et en sorties
La temprature de fonctionnement
Les performances dynamiques
Technologie Bipolaire
Technologie CMOS
BiCMOS
A. Oumnad
Nomenclature Commerciale
La nomenclature commerciale doit permettre (facilement) de dterminer la
famille logique du circuit. Les constructeurs de circuit logiques ont
finalement commenc utiliser une nomenclature unifie
1
SN
74
LS
76
1 Circuit normal ou ayant une spcification particulire.

SN=normal
2 Srie (temprature), 74=civile[0,70], 54=militair e[-55,125]
3 Famille (Ici : Low power Schottky)
4,5,6 On peut sen passer pour le moment
7 La rfrence du circuit : 76 = 2 bascules JK
8 Botier : N = dual in line plastique
A. Oumnad
Suffixe pour diffrents botiers (package)
A. Oumnad
Exemples de botiers
SOP
SSOP
QSOP
MSOP
TSOP
QFP
TQFP
LQFP
MQFP
PQFP
A. Oumnad
DIP
PDIP
CDIP
Conventions pour tension et courants
I IL
I IH
Vcc
H
I IL
VIH
ICC
IOL
VOL
I IL
VIL
IOH
VOH
I IH
I IL
A. Oumnad
Modle simplifi dune porte Logique

Vcc
Vi1
Vi2
Q1
Logique
Vo
Vin
Q2
Q1 ferm : sortie au niveau haut

Q2 ferm : sortie au niveau bas
Q1 et Q2 ferms : interdit par la logique (court circuit)
Q1 et Q2 ouvert : sortie en haute impdance
A. Oumnad
Famille TTL : Transistor Transistor Logique

Utilise des transistors bipolaires.
Salimente par 5V
constitue de plusieurs variantes :
74 : TTL Standard, Obsolte , (10ns, 10 mW)
74 H : High Speed, Obsolte , (6ns, 22 mW)
74 L : Low Power, Obsolte , (33ns, 1 mW)
74 S : Schottky, remplace par AS , (3ns, 19 mW)
74 LS : Low Power Schottky, fortement utilise pendant longtemps,
elle est maintenant en perte de vitesse (9.5ns, 2 mW)
74 AS : Advanced Schottky , (1.5ns, 8 mW)
74 ALS : Advanced Low Powe Schottky , (4ns, 1 mW)
74 F : Fast , rare (3.7ns, 5.5 mW)
A. Oumnad
Porte TTL lmentaire 7400

Vcc=5V
R2
1.6K
R1
4K
E1
Vi1
Vi2
R4
130
B3
B1
B2
Q1
E2
Vo
C1
Q4
11
Q3 conduit et la sortie est de

lordre de 3.8 4 Volts
Vi1 = Vi2 = 5V, si les jonctions B1-Ei
conduisent VB1=5.7V cest trop
pour les 3 jonctions en srie
Vcc
12
VB1 = 0.7V
Q2 et Q4 bloqus
D3
Q2
R3
1K
13
Vi1=Vi2=0
Q3
B4
14
Le transistor Q1 ne fonctionne pas en

transistor mais seulement comme trois
diodes relie par leurs anodes
10
7
GND
Les jonctions B1-C1, B2-E2 et

B4-E4 conduisent VB1= 2.1V
les jonction dentre bloques
Q2,Q4 satur, VB3=0.9V
Q3
bloqu la sortie est de lordre
de 0.2V
A. Oumnad
Sortie Totem Pole
A. Oumnad
10
Caractristique de transfert
Si on fait varier la tensions dentre entre 0 et

5V. On obtient la caractristique de la porte.
Daprs cette courbe on peut essayer de
dterminer les niveaux logiques :
Vo
4
Niveau bas en entre : [0V-1.2V]
Niveau Haut en entre : [1.3V-5VV]

2
Niveau bas en sortie : 0.2V

Niveau haut en sortie : [2.8V 4V]
1
0.4
1
Vi
A. Oumnad
11
Dans la pratique
Si on trace cette caractristique
Pour plusieurs circuits 7400,
Pour le mme Circuit mais diffrentes tempratures
Pour le mme Circuit mais diffrentes charges
On obtient une dispersion des courbes
Vo
4
Il faut donc prendre une

MARGE de scurit
1
0.4
1
4
A. Oumnad
Vi
12
Niveau logique TTL en entre

Cest nous qui appliquons les tension dentre,
Cest nous dviter la zone de transition qui peut introduire des erreurs
Vo
4
VILmax = 0.8 V
VIHmin = 2 V
2
1
0.4
Bas
VILmax
Vi
Haut
VIHmin
A. Oumnad
13
Les niveaux de sortie
La tension et le courant de SORTIE dpendent de la charge branche la

sortie de la porte :
Si on demande trop de courant
une sortie au niveau haut, alors la
tension de sortie baisse
L
Si on injecte trop de courant une

sortie au niveau bas, alors la
tension de sortie monte
Vcc
IOH
Faible
charge
Faible
charge
A. Oumnad
L
IOL
14
Niveau logique TTL en Sortie
VOLmax = 0.4 V
VOHmin = 2.4 V
Vo
4
Haut
3
VOHmin
2.4
2
Zone interdite
1
VOLmax
0.4
Bas
1
3
A. Oumnad
Vi
15
Niveaux logique de la famille TTL 5V (rcap)
haut
haut
2.4
2
0.8
Bas
Bas
A. Oumnad
0.4
0
16
Immunit au bruit
Les signaux issus de la porte A doivent tre

interprts correctement par la porte B
5
haut
Marge de
scurit
haut
2.4
2
B
0.8
0.4
0 Bas
Bas 0
Marge de
scurit
Immunit au bruit : VN = 0.4 V

A. Oumnad
17
Autre faon de Voir limmunit au bruit

Impulsion
parasite
2.4
2
VIHmin
0.8
0.4
VILmax
t
A. Oumnad
18
Les courants dentre
Niveau Haut
IIH
IIL
Niveau Bas
IIHmax = 40 A
IILmax = 1.6 mA
A. Oumnad
19
Les courants de sortie

Le courant de sortie dpend de la charge branche la sortie :
Une ou plusieurs portes
Charge rsistive ou autre
IIL
I0L
IIL
IIH
I0H
IIL
V0L
[0V - 0.4V]
I0H
IIH
IIH
V0H
V0H
IIL
Si IOL augmente
Alors VOL augmente
Risque de dpasser 0.4 V
Ne sera plus interprte
Comme niveau bas
[2.4V - 4V]
IIH
Si IOH augmente
Alors VOL diminue
Risque de passer en dessous de 2.4 V
Ne sera plus interprte
Comme niveau haut
A. Oumnad
20
Courant de Sortie fam TTL
Les constructeurs garantissent que dans le cas le plus

dfavorable :
Niveau Bas : la tension de sortie VOL reste infrieure
VOLmax = 0.4 V tant que le courant de sortie IOL (injct
dans la porte) reste infrieur 16 mA
Niveau Haut : la tension de sortie VOH reste suprieure
VOHmin = 2.4 V tant que le courant de sortie IOH
(fourni par la porte) reste infrieur 0.4 mA
A. Oumnad
21
Les courants de la famille TTL
IIHmax = 40 A
IOLmax = 16 mA
haut
haut
2.4
0.8
Bas
IILmax = 1.6 mA
IOHmax = 0.4 mA
0.4
Bas
0
A. Oumnad
22
Sortance
La SORTANCE reprsente le nombre max de

portes que lon peut brancher la sortie dune autre
porte sans dgrader les niveaux logiques
IILmax
IIHmax
1.6mA
40A
IOLmax
IOHmax
16mA 1.6mA
0.4mA
1.6mA
40A
40A
V0L
V0H
1.6mA
Sortance =
40A
IOLmax
IILmax
IOHmax
IIHmax
A. Oumnad
= 10
23
Puissance Dissipe
La porte ne consomme pas le mme courant quand

sa sortie est au niveau haut et au niveau bas
5V
Icc
ICCHtyp = 1mA
ICCLtyp = 3mA
La consommation augmente lgrement avec la fr

frquence
quence.. On peut
consid
consid
rer la valeur de 10 mW valable jusqu
jusqu
une fr
frquence de 1 MHz
A. Oumnad
24
Comportement dynamique
Entre
TPtyp = 10ns
Sortie
TPHL
TPHLtyp = 8ns
TPLH
TPLHtyp = 12ns
A. Oumnad
25
Porte collecteur Ouvert

Si la majorit des circuit TTL on des sortie totem-pole
Certains circuits ont des sorties Collecteur Ouvert
La partie haute du totem-pole a t supprime
Si Q4 est conducteur, la sortie est au
niveau bas
5V
Si Q4 est bloqu, la sortie est

dconnecte. Le niveau haut, peut
tre obtenu par une rsistante externe
Vi1
Vi2
Vc
Q2
Q1
Vo
Q4
Porte collecteur
Ouvert
A. Oumnad
26
Avantage des portes collecteur ouvert

La tension Vc peut aller jusqu 30v et le courant absorb par
la porte peut aller jusqu 40 mA. Cela permet par exemple
de commander un Relais directement
On peur connecter deux sorties pour faire un ET cbl : Pour
que la sortie soit H, il faut que les deux sorties soit H
Vc
ET cabl
A. Oumnad
27
A. Oumnad
28
Porte Sortie 3 tats (Tristate)

3 niveaux logiques :
Niveau Bas (L)
Niveau Haut (H)
Niveau Haute Impdance (HZ)
5V
ComQH
QH
ComQL
QL
tage de sortie
ComHZ
ComHZ
sortie
ComHZ = 1 : fonctionnement
normal : sortie 2 tats
ComHZ = 0 : 2 transistors
bloqus, sortie dconnecte =
haute impdance
A. Oumnad
29
TTL : Sorties 3 tats (2)

Vcc=5V
R2
1.6K
R1
4K
R4
130
Q3
Vi1
Vi2
Vc
Q2
Q1
D3
Vo
Q4
R3
1K
A. Oumnad
30
Utilisation des circuits tristate
HZ
Circuit 1
HZ
Circuit 1
HZ
Circuit 1
Seul le circuit qui est

slectionn pour crire
dans le bus doit tre en
basse impdance, tous
les autres doivent tre
dconnects c.a.d en
haute impdance
BUS
A. Oumnad
31
Porte avec entre Trigger de Schmitt
La caractristique de transfert
comporte un hystrsis. Le seuil
de basculement H-L nest pas le
mme
que
le
seuil
de
basculement L-H
Vo
4
3
2
1
Vi
0.4
0.8
1.2
1.6
Mise en forme des signaux,

retardateur d'impulsions,
largisseur d'impulsions,
oscillateurs
A. Oumnad
32
Mise en forme des signaux
Oscillations
Basculement
instantan
Signal variant lentement
A. Oumnad
33
TTL Schottky et Low Power Schottky

Vcc=5V
Vcc=5V
R2
900
R1
20K
R6
50
R1
2.8K
Q3
Q1
Q2
R3
120
Q3
74LS00
Q4
74S00
R2
8K
Q4
D1
R5
3.5k
Vo
R7
Vi1
4k
Q1
Vi2
Vi1
D2
Q6
Vi2
D1
D2
R3
500
R4
250
12k
D3
Q5
D4
Vo
R4
Q5
R5
1.5k
R6
3k
Q2
Ces technologies utilise des diodes et des transistors Schottky qui on

la particularit de ne pas se saturer et de commuter plus
rapidement. En baissant la valeur des rsistance sur la 74S, on
acclre la commutation mai on augmente la consommation
A. Oumnad
34
Quelques courbes
VOH
VOL
A. Oumnad
35
Tableau comparatif
VILmax
VIHmin
VOLmax
VOHmin
Tp (ns)
Pd (mW)
IILmax (mA)
IIHmax (A)
IOLmax (mA)
IOHmax (mA)
Fmax (Mhz)
74
0.8
2
0.4
2.4
10
10
1.6
40
16
0.4
35
74S
0.8
2
0.5
2.7
3
19
2
50
20
1
125
74LS
0.8
2
0.5
2.7
9.5
2
0.4
20
8
0.4
40
A. Oumnad
74AS
0.8
2
0.5
2.7
1.5
8.5
0.5
20
8
2
200
74ALS
0.8
2
0.5
2.5
4
1
0.2
20
8
0.4
70
36
Famille CMOS (MOS Complmentaire)

Fabrique avec des MOS enrichissement canal N et canal P
Consommation quasi nulle en basse frquence
A lorigine trs lente (srie 4000), aujourdhui, on sait fabriquer
des circuit CMOS rapide
Souplesse dalimentation
3V < Us=Vdd-Vss < 18
Meilleure immunit au bruit
ID
ID
V GB
S
VTH =1V
V GB
VTH = -1V
VGS < VTH
OFF , R =1010
V GS > VTH
VGS >> VTH
ON , R = qq 100enes
V GS << VTH
A. Oumnad
OFF , R =1010
ON , R = qq 100enes
37
Structure de la porte lmentaire

VDD
P
Vi
Q1
Vo
Vo
Vdd
Q2
VSS
Vss
Vss = 0 pour simplifier

Vi=0, VGS1=-Vdd, VGS2=0,
Q1:ON, Q2:OFF, Vo=Vdd
Vi
Vss
VT
Vdd
Vi=Vdd, VGS1=0, VGS2=Vdd,

Q1:OFF, Q2:ON, Vo=0
A. Oumnad
38
Porte portes logiques

VDD
Vi1
VDD
Q1
Q2
Vo
Vi2
Q1
Vi1
Q2
Vi2
Vo
Q3
Q3
Q4
Q4
VSS
VSS
Donner la fonction
logique des deux
circuits
A. Oumnad
39
Niveaux logiques
Vo
Vdd
Vo H
Io < 1A
: Vo = 0.05V
Io > 1 A : voir courbes
Vo L
0
Bas
Vi
Vi
Haut
VT
Vdd
Vi
Vi = 30% US
A. Oumnad
40
Courants de la famille CMOS

Le courant dentre est nul car on attaque sur des
grilles isoles
Le courant de sortie circule travers la rsistance
RDSON du MOS conducteur.
La chute de tension dans cette rsistance fait que
VO dpend fortement de IO
VOH
charge
5
4
25
IOH
VSS
VOL
VOH
Q2
IOL
Vo
Vi
25
5
Vdd
Q1
Vdd
VOL
Vss=masse
Vdd=5v
VDD
1
charge
IOH
mA
A. Oumnad
IOL
mA
41
Niveaux logique de la famille CMOS-B

Vo
Vdd
Vdd
30% haut
30% Bas
Vss
Vss
A. Oumnad
Io
42
Immunit au bruit
Les signaux issus de la porte A doivent tre interprts correctement par la porte B
5 haut
haut 5
Marge de
scurit
Marge de
scurit
Bas 0
0 Bas
Immunit au bruit : VN = Vi - Vo
On peut augmenter limmunit en augmentant lalimentation
A. Oumnad
43
Sortance
La sortance nest pas limite par les courants puisque

le courant dentre des portes CMOS est nul.
Mais chaque porte branche ajoute sa capacit (7.5
pF) qui augmente la capacit de charge ce qui
dtriore le temps de propagation
Dans la pratique, on vite de dpasser une sortance
de 50
A. Oumnad
44
Comportement dynamique
Le temps de propagation dpend du circuit RC constitu de RDS
et de la capacit de charge
A chaque basculement, il faut charger ou dcharger C travers
la rsistance RDS. ( = RDS C)
Il faut Diminuer C et augmenter VDD (pour diminuer RDS)
p(ns)
200
T=25C
VDD
5V
10V
100
RDS
Ccharge
15V
C L(pF)
100
200
A. Oumnad
45
Consommation
En statique la porte ne consomme rien un des deux transistors
est bloqu
Quand Vi = VT (basculement), les deux transistors conduisent
simultanment et un courant circule entre Vdd et la masse
En haute frquence, on a beaucoup de basculement, donc la
consommation augmente
P(mw)
Vo
1.5
Idd
0.5
Vi
f(Hz)
1k
A. Oumnad
10k
100k
1M
46
Quelques Variantes de la famille CMOS

Serie 4000 : CMOS standard (l'anctre)
74C
: srie 4000 avec brochage TTL
74AC
: advanced CMOS
74ACT : advanced CMOS compatible TTL
74HC
: High-Speed CMOS Logic
74HCT : High-Speed CMOS Logic compatible TTL
74AHC : Advanced High-Speed CMOS Logic
74AHCT : Advances High-Speed CMOS Logic compatible TTL
74BCT : BiCMOS technology
74ABT : Advanced BiCMOS
74LV
: Low Voltage HCMOS Technology
74LVC : Low Voltage CMOS
74ALVC : Advanced Low Voltage CMOS
74LVT : Low Voltage Technology
74ALVT : Advanced Low Voltage Technology
74ALB : Advanced Low voltage BiCMOS
74CBTLV : Low Voltage Bus Switches (Crossbar technology)
A. Oumnad
47
Pinout de la famille 74C
Les circuit la famille 74C sont les mme

que les circuit de la srie 4000 sauf quil
ont le mme brochage que la famille TTL
Vcc
Vcc
14
13
12
11
10
14
13
12
11
10
7
GND
GND
CD 4011
7400
74C00
74xx00
A. Oumnad
48
Les famille High Speed Cmos et Advanved CMOS

HC, HCT, AHC, AHCT, AC, ACT
Mme structure que la famille CMOS

Transistors grille silicium
Technologie de fabrication plus avance 3, 2 et 1 m
Capacit de grille plus faible rapidit
Faible consommation comme la CMOS
Plus rapide, similaire TTL
Courant de sortie plus important driving capability
Alimentation max ramene 6V
A. Oumnad
49
Famille BiCMOS : BCT, ABT

Vcc
Vcc
D1
D1
chute de
tension
R1
R2
Q1
Q2
Vi
inverseur
d'entre
M1
n
contre
raction
Q3
Vo
Avantages de CMOS : Faible consommation, courant dentre nul

Avantage de Bipolaire : Courant de sortie important (Driving
capability)
A. Oumnad
50
Interface TTL-CMOS-TTL
5V
CMOS
TLL
Aucune interface nest ncessaire
CMOS
TTL
5V
2k
TTL
CMOS
TTL
CMOS
VOH garanti par TTL = 2.4V
insuffisant pour CMOS
La rsistance de pull up garanti
Niveau haut > 4.6V
Niveau bas < 0.4V
A. Oumnad
51
A. Oumnad
52
A. Oumnad
53
A. Oumnad
54
Les circuits
Combinatoires
Usuels
A. Oumnad
55
Les multiplexeurs
E0
N
E1
E N-1
A0 A1
An-1
n
Choisir une voie parmi N

Le choix se fait par n entres adresse
Il faut que 2n N
A. Oumnad
56
Multiplexeur 1 parmi 4
E0
E1
E2
E3
S
A1
S = E 0 A0 A1 + E1 A0 A1 + E 2 A0 A1 + E 3 A0 A1
A0
E0
E1
S
E2
E3
A1
A0
A. Oumnad
57
Association de multiplexeurs
E0
E1
E2
E3
1/4
E4
E5
E6
E7
1/4
1/4
S
E8
E9
E 10
E 11
1/4
E 12
E 13
E 14
E 15
1/4
A0 A1
A2
A. Oumnad
A3
58
Slectionner un mot parmi 4

S7
S6
S5
S4
S3
S2
S1
S0
3
2
A7
A6
A5
B7
A4
A3
B6
B5
A2
A1
B4
C7
B3
C6
C5
A0
C4
D7
MXR 1/4
B2
D6
B1
B0
C3
D5
C2
C1
D
A 43
C0
D3
D2
D1
D
A 03
N mots
M bits
multiplexeurs 1/N
A1
M multiplexeurs
A0
A. Oumnad
59
Synthse de fonctions combinatoires
ab
00
01
10
11
F
0
1
1
0
0
1
1
0
0
1
Mux
1/4
S= F
S1
S0
a b
La solution la plus simple mais pas la plus conomique
consiste utiliser un multiplexeur 1/2n pour raliser une
fonction logique de n variables
On va voir quon peut mieux faire
A. Oumnad
60
Synthse de fonctions combinatoires (2)

Toute fonction logique de n variables est ralisable laide
dun multiplexeur n-1 entre de slection.
n-1 variables sont utilises comme entres de slection du
multiplexeur. La variable restante (Z) sera utilise comme
entre du multiplexeur
Il faut utiliser la table de vrit de la fonction pour dfinir
les valeurs (0, 1, Z ou Z) des entres du multiplexeur
Dans certain cas, et en fonction des variables quon choisit
pour la slection, il est possible de raliser laide dun
multiplexeur plus petit. Des mthodes de simplification
systmatique existent, elles ne font pas lobjet de ce cours.
A. Oumnad
61

A
F
D
F = B + AC + A D
D
D
1
1
1
0
1
1
0
1
2
3
4
5
6
7
MXR 1/8
S2 S1 S0
0
A B C(LSB)
1
A. Oumnad - Ecole Mohammadia d'Ingnieurs
62

A
D
D
0
2 entres de slection A,B
1
1
la simplification plus loin et utiliser

un multiplexeur avec seulement
Pour cet exemple, on peut pousser
00
1
0
01
1
10
11
C
1
0
0
1
1
1
D C B
A. Oumnad
A
63
Synthse de fonctions combinatoires (exercice)

Complter la figure ci-dessous pour raliser le gnrateur
de parit caractris par la fonction
F = A B C
0
1
2
MXR
1/4
3
A1 A0
B A
A. Oumnad
64
Multiplexeur du commerce : exemple

E0
E1
E2
E3
E4
E5
E6
E7
S
74LS151
E 15
E 14
E 13
E 12
E 11
E 10
E9
E8
74LS151
S
E A2 A1 A0
E=0
Multiplexeur
E=1
S= 0 Ai et Ei
E7
E6
E5
E4
E3
E2
E1
E0
E
A3 A 2 A 1 A 0
A. Oumnad
65
Les dmultiplexeurs
S0
S1
SN-1
A1 A0
An-1
Aiguille lentre vers une des N sorties

Le choix se fait par n entres adresse
Il faut que 2n N
A. Oumnad
66
Dmultiplexeur 1 / 4
S0
S 0 = E A1 A0
S 1 = E A1 A0
S 2 = EA1 A0
S 3 = EA1 A0
A1
S0
S1
S1
S2
S2
S3
S3
A0
A1
Sortie non
slectionne
=0
A. Oumnad
A0
Sortie non
slectionne
=1
67
Dcodeur
Un dcodeur est un dmultiplexeur particulier
La sortie slectionne = 0
Les sorties non slectionnes = 1
A1
A0
S0
S0
S1
S1
S2
S2
S3
S3
A1
A. Oumnad
A0
68
Dcodeur / Dmultiplexeur du commerce

S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S 10
S 11
S 12
S 13
S 14
S 15
G0
G1
74154
A3 A0 A 2 A 1
G1
0
0
entre
1
G0
0
entre
0
1
dcodeur
Dmultiplexeur
Inhib : toutes les sorties = H
A. Oumnad
69
Les circuits didentification : Comparateurs

a0
a1
an
S
A=B
A B
b0
b1
bn
a0
S=1
S=0
On sait que deux nombres

A=ana3a2a1a0 et
B=bnb3b2b1b0 sont gaux
si tous les bits de mme
poids sont gaux.
Llment de base est donc
le comparateur lmentaire
de 2 bits :
So
b0
a1
ai
S1
b1
bi
Si = ai bi + ai bi = ai bi
an
Sn
bn
b
A. Oumnad
70
Comparateur du commerce : 74LS85

A0
Comparateur de 2 mots de 4 bits
A1
A2
A3
74LS85
B0
B1
B2
A>B
OA>B = H, OA=B = L, OAB = L
A=B
OA=B est connecte IA=B
B3
IA>B
OA>B
IA=B
OA=B
IAB = L, IA=B= H
- Pour les autres, connecter les entres de
cascadage aux sortie coresponsables
A0
A4
An-4
A1
A5
An-3
A2
A6
An-2
A3
74LS85
A7
74LS85
An-1
B0
B4
Bn-4
B1
B5
Bn-3
B2
B6
Bn-2
B7
Bn-1
B3
74LS85
1
IA=B
IA>B
IAB
OAB
IAB
OAB
IAB
OA<B
A. Oumnad
72
Les circuits Arithmtique : Additionneur

r n-2
a n-1
r1 ro
a2 a1 ao
b n-1
b2 b1 bo
r n-1 s n-1
s2 s1 so
b i a i r i-1
ri si
b
re
r1
r2
r3
r0
s
A. Oumnad
73
Additionneur lmentaire
bi ai
ri-1
00
01
11
10
bi ai
Si
ri-1
00
01
11
10
si = ri 1 ai bi + ai bi + ri 1 ai bi + ai bi
si = ri 1 ai bi + ri 1 ai bi
si = ai bi ri 1
bi a i r
Ri
ri = ai bi + ai bi ri 1 + ai bi ri 1
ri = ai bi + ri 1 (ai bi )
i-1
Half adder
full adder
r
si
A. Oumnad
74
Additionneur retenue anticipe

Pour rduire le temps de calcul d la propagation de
la retenue, chaque tage calcule sa propre retenue
entrante sans attendre les tages prcdents
b3 a 3
b2 a 2
b1 a 1
ao
bo
re
calcul
calcul
calcul
r3
r2
r1
r3
calcul
r0
s3
s2
s1
so
A. Oumnad
75
Bloc de gnration de la retenue

ri = ai bi + (ai + bi )ri 1
ai bi = Gi
: Gnration de la retenue : la retenue est gnre localement
ai + bi = Pi : Propagation de la retenue : la retenue vient de ltage de droite
ro = Go + Po re
r1 = G1 + P1 ro = G1 + P1G0 + P1P0 re
r2 = G2 + P2 r1 = G2 + P2G1 + P2P1G0 + P2P1P0 re
r3 = G3 + P3 r2 = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2P1P0re
Le temps de calcul de la
retenue est le mme ltage.
Il est gal 3 temps de
propagation dune porte
A. Oumnad
76
Exemple additionneurs du commerce

b3 a 3
b1 bo
b2 a 2
b1 a 1
ao
bo
74LS83
a 1 a o re
re
7482
r1
calcul
calcul
calcul
r3
r2
r1
s1 s o
Additionneur
srie 2 bits
r3
calcul
r0
s3
s2
s1
so
Additionneur retenue
anticipe 4 bits
A. Oumnad
77
tudier dans les cas C=0 et C=1

C
Ao
Bo
ao
A1
B1
a1
A2
B2
a2
A3
B3
a3
Re
bo
b1
b2
b3
Rs
So
So
S1
S1
S2
S2
S3
S3
S4
A. Oumnad
78
Afficheurs 7 segments
a
b
f
g
e
c
d
AC
CC
Se commandent
par niveau haut
1 = allum
Se commandent
par niveau bas
0 = allum
A. Oumnad
79
Dcodeur BCD 7 segments Cathode commune
a
b
f
g
e
a = AC + AB + D + AC
b = AB + C + AB
d
a
BA
DC
00
01
11
10
c = B + A+ C
00 01 11 10
d = ABC + AC + AB + BC
1
0
x
1
e = AC + AB
0
1
x
1
1
1
x
x
1
0
x
x
A. Oumnad
f = CB + D + AB + AC
g = BC + D + AB + BC
80
Pilotage des afficheur 7 segments

Vcd
Vcd
Dcodeur
a
Dcodeur
b
R
Dcodeur
b
R
Cathode Commune
Commande par niveau
haut, sortie totem-pole
Faible clairement
Rsistances internes au
dcodeur = simplicit
dutilisation
Anode Commune
Commande par
niveau bas
Dcodeur sortie
totem-pole ou
collecteur ouvert
R =
cd
V
I dn
R=
VOH ( I dn ) VD
I dn
A. Oumnad
Cathode Commune
Commande par niveau
haut, sortie OC
Consommation mme si
lafficheur est teint
R =
cd
dn
81
Dcodeurs BCD-7seg du commerce

A
B
C
D
a
b
c
d
e
f
g
LT
RBI
A
B
C
D
7446 /47 : commande par

niveau bas, Sortie collecteur
ouvert
7448 : commande par niveau
haut. Rsistances intgres
7449 : commande par niveau
haut, sortie collecteur Ouvert
7446 : Vcdmax = 30 V
7447 : Vcdmax = 15 V
7449 : Vcdmax = 5 V
a
b
c
d
e
f
g
BI
BI/RBO
7449
7446/47/48
Lentre RBI et la sortie RB0 permettent de ne pas afficher les zros de gauche
N 0 , il est affich et RBO = 1
0
N = 0, l'afficheur est teint et RBO = 0
RBI
1 N affich sa valeur, RBO = 1
LT
RBI
D C B A
RBO
g f e d c b a
LT
D C B A
RBI
RBO
g f e d c b a
LT
RBI
D C B A
RBO
g f e d c b a
A. Oumnad
LT
RBI
D C B A
RBO
g f e d c b a
82
Les circuits
Squentiels
Usuels
A. Oumnad
83
Bascule RS
A. Oumnad
X Y
0 0
interdit
0 1
1 0
1 1
mmoire
S R
0 0
mmoire
0 1
1 0
1 1
interdit
84
Bascule RSH
H=1
H=0
Table de vrit
mmoire
A. Oumnad
85
Bascule JK et JKH
La bascule JK lve lindtermination du cas entres = 00
mmoire
basculement
H=1
Table de vrit
H=0
A. Oumnad
sorties inchanges
86
Les bascules ragissant sur front dhorloge
Bascule en permanence dans ltat Mmoire

sauf pendant les fronts de lhorloge
Deux techniques :
Utiliser un dtecteur de front sur lentre horloge
Utiliser une structure Matre Esclave
A. Oumnad
87
Bascule JK avec dtecteur de Front descendant

Q
J
H
Dtecteur
De front
H
Q
K
H
H
H
mmoire
basculement
A. Oumnad
88
Exemples de dtecteurs de front
On exploite le retard
lmentaire des
portes logiques
A. Oumnad
89
Bascule RS Matre Esclave
mmoire
indtermin
H
Matre transparent
Esclave Opaque
Matre Opaque
Esclave Transparent
A. Oumnad
90
Bascule JK Matre Esclave
H S R
0 0
mmoire
0 1
1 0
1 1 basculement
H
Matre transparent
Esclave Opaque
Matre Opaque
Esclave Transparent
A. Oumnad
91
Convention de dessin
J
H
K
H
K
Bascule ragissant sur

niveau haut de H (latch)

niveau bas de H (latch)
H
K

front montant de H

front descendant de H
A. Oumnad
92
Bascule D
H
Q
H = 1 : Q suit D
H = 0 : Q reste bloqu :
tat mmoire
Pendant le front descendant de

H, Q prend la valeur de D et la
garde jusquau prochain front
A. Oumnad
93
Entre de forage Clear et Preset

Lentre C force la sortie 0
Lentre P force la sortie 1
J, K, H
J, K, H
Il ne faut pas activer C et P simultanment
P
J
H
K
H
C
C et P actifs au
niveau haut
C et P actifs au
niveau bas
A. Oumnad
94
Anti-rebond pour interrupteur Bipolaire
A. Oumnad
95
Anti-rebond pour bouton poussoir
Dessiner les signaux VA et VB sachant que chaque fois que lon appuie
sur le bouton poussoir celui-ci rebondit 4 fois, avec une priode
moyenne des rebonds gal 1 ms.
Vcc=5V
R=10k
TTL
0.8/1.7
C=0.5F
A. Oumnad
96
Les Registres
A. Oumnad
97
Registres
A0
D Q
Q0
H
A1
D Q
Q1
Un registre est une association de

N bascules ralisant la fonction de
mmoire N bits
H
A2
D Q
Q2
H
A3
D Q
Q3
Au front dhorloge, linformation

A3A2A1A0
est
copie
dans
Q3Q2Q1Q0 et y reste jusquau
prochain front
A. Oumnad
98
Registre Latch
A0
D Q
Q0
H
A1
D Q
Q1
H
A2
D Q
Q2
H
A3
D Q
Tant que lhorloge est 1, les

sortie Q suivent les entre A
Quand lhorloge passe zros, les
sorties
Q
restent
bloques
(mmoire) jusqu ce que lhorloge
passe de nouveau 1
Q3
A. Oumnad
99
Exemple de registre commercialis
A. Oumnad
100
Registres dcalage
A chaque coup dhorloge, le contenu dune bascule est remplac par celui de la
bascule sa gauche
tous les bits sont alors dcals vers la droite
ES constitue lentre srie,
ABCD constituent les sorties parallle,
SS est la sorties srie
B
A
ES
Clk
Clk
D (SS)
C
Q
Clk
Clk
Clk
B
A
ES
J/S
Clk
K/R
J/S
Clk
Q
K/R
C
J/S
Clk
Q
K/R
D
J/S
(SS)
Clk
Q
K/R
Clk
A. Oumnad
101
Registre dcalage avec chargement parallle synchrone

QB
QA
QC
QD SS
S/L
1
ES
D Q
0
D Q
D Q
D Q
H
A
ES : Entre sries
A B C D : entres parallles
QA QB QC QD : sorties parallles
SS : sorties srie
S/L : entre de control :
S/L = 1 : dcalage
S/L = 0 : chargement parallle
synchrone (au coup dhorloge)
D
H
A. Oumnad
S/L
Chargement
dcalage
102
Registre dcalage avec chargement parallle asynchrone

QB
QA
ES
P Q
C
D
H
P Q
C
QD SS
QC
D
H
P Q
C
D
H
P Q
C
H
S/L
S/L = 0
chargement parallle sans attendre le coup dhorloge
S/L = 1 C = P = 1 bscules libres dcalage

S/L = 0 C = A, P = A
Si A = 0 C = 0, P = 1, rz de la bascule chargement de A
Si A = 1 C = 1, P = 0, ru de la bascule chargement de A
A. Oumnad
103
Synchronisation du chargement sur lautre front de lhorloge

QB
QA
ES
P Q
C
D
H
P Q
C
QD SS
QC
D
H
P Q
C
D
H
P Q
C
H
H Q
S/L
Le dcalage se fait sur les fronts montants de H

Le chargement se fait sur le front descendant de H qui
suit le passage 0 du signal S/L
Quand S/L repasse 1, le registre repasse en mode
dcalage au front descendant de H suivant
A. Oumnad
104
Registre dcalage bidirectionnel
QA
QB
QC
QD
ESD
ESG
MXR
D Q
MXR
D Q
MXR
D Q
MXR
D Q
H
H
Dir
ESG : entre srie gauche

ESD : entre srie droite
Dir = 0 dcalage gauche
Dir = 1 dcalage droite
A. Oumnad
105
Registre dcalage Universel

QA
QB
QC
QD
ESD
ESG
MXR
D Q
MXR
MXR
D Q
MXR
MXR
D Q
MXR
MXR
D Q
H
H
SL0
SL1
A
SL1 SL0
0 0
0 1
1 0
1 1
Dcalage gauche
Dcalage droite
Chargement parallle synchrone
Non utilis
A. Oumnad
106
Registre dcalage Universel (2)
QA
QB
QC
QD
ESD
ESG
D Q
D Q
MXR
D Q
MXR
D Q
MXR
MXR
H
SL1
SL0
A
A. Oumnad
107
Les Compteurs
Asynchrones
A. Oumnad
108
Compteur Asynchrone
A(lsb)
1
H
H
1
H
Q
H
Q
J=K=1
J
H
Basculement chaque coup dhorloge
H
A
10
11
12
13
14
15
Dcimal 0
A. Oumnad
109
Pourquoi asynchrone ?
Les bascules ne changent pas toutes en mme temps.
Chaque bascule change un temps de propagation aprs la
bascule prcdente ce qui engendre des tats transitoires
tats transitoires
7
Tp
Tp
Tp
A
B
C
D
A. Oumnad
110
Dcompteur asynchrone
H
1
H
1
H
Q
J
H
Dcimal
15
14
13
12
11
10
A. Oumnad
111
Dcompteur , autre mthode

A
1
H
H
1
H
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
D
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
Q
C
C
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
A. Oumnad
B
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Q
D
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
112
Compteur dcompteur Asynchrone

Q0
H
1
Q1
MXR
1
Q2
MXR
1
Q3
MXR
1
Dir
Au changement de direction, si Q=1, le passage Q gnre un

front descendant provoquant un changement dtat de la
bascule suivante ce qui peut tre indsirable.
A. Oumnad
113
Compteur Dcompteur Asynchrone
Q
J
CLK
K
Q
J
CLK
K
CLK
CLK
K
DIR
A. Oumnad
114
Compteur dcompteur Asynchrone Amlior

Lide est de mettre les bascules en mode mmoire (J = K = 0)
pendant le basculement des horloges entre Q et Q
Q0
J
Q1
0
H
K
MXR
Q2
J
MXR
Q3
J
H
MXR
Dir
H123
Dtecteur de front
Dir
J/K
A. Oumnad
115
Compteur modulo N
Compteur n bits
Compteur modulo 2n
Dtecter N et rz le
Compteur
Compteur modulo N < 2n
Dtecteur
de N
Compteur n bits
C
A. Oumnad
116
Compteur modulo 10 : Dcade
On dtecte le 10 = 1 0 1 0 et on sen
sert pour remettre le compteur 0
Compteur 4 bits
A. Oumnad
117
Division de frquence
Une bascule divise
la frquence par 2
H
Q
Une compteur modulo N

divise la frquence par N
Frquence du MSB =
frquence de lhorloge / N
Compteur
modulo 5
rz
f/N
Compteur
modulo N
rz
A
B
C
A. Oumnad
118
Mise en cascade des compteur asynchrones
Compteur
Compteur
Compteur
i+2
i+1
Le MSB du compteur i est appliqu

lhorloge du compteur i+1 (suivant)
Chaque fois quun compteur repasse 0,
le compteur suivant est incrment
A. Oumnad
119
0 0
0 1
0 2
0 3
0 4
0 5
0 6
0 7
0 8
0 9
1 0
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
... ...
Compteur BCD
On obtient un compteur
BCD en cascadant des
compteurs modulo 10
Dizaines
Units
D C B A
Dcade
D C B A
Dcade
A. Oumnad
120
Le compteur Binaire 74LS93

QA HB
1
HA
K C
QB
QC
QD
Conteur
Binaire 3 bits
C
RZ
A. Oumnad
121
La dcade Asynchrone 74LS90
QA HB
1
HA
QC
QD
PD
Compteur
Modulo 5
K C
RZ
QB
R9
A. Oumnad
122
Horloge secondes , minutes Heures
Dcodeur
BCD-7seg
Dcodeur
BCD-7seg
Dcodeur
BCD-7seg
Dcodeur
BCD-7seg
Dcodeur
BCD-7seg
Dcodeur
BCD-7seg
D C B A
D C B A
D C B A
D C B A
D C B A
D C B A
Compteur des heures

modulo 24
Compteur des minutes

modulo 60
Compteur des secondes

modulo 60
Donner le dtail des compteurs et leur interconnexion
A. Oumnad
Horloge
1 seconde
123
Les
Compteurs
Synchrones
A. Oumnad
124
Le principe des compteurs synchrones
Toutes les bascules reoivent la mme horloge

Au coup dhorloge, toutes les bascules changent en
mme temps
Pas dtats transitoires
A
?
H
?
H
Q
D
?
H
Q
H
Q
Que doit on faire des J et des K pour que a compte ?
A. Oumnad
125
Compteur synchrone suite
On connat la squence de comptage, donc,

Au coup dhorloge, on sait pour chaque bascule si
elle doit changer dtat ou non,
On en dduit le J et le K quil faut lui appliquer
Pour a, on utilise la table des transitions
n+1
0
0
1
1
1
0
0
1
0
1
1
0
1
1
0
0
A. Oumnad
126
Synthse dun compteur Synchrone 4 bits
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
JA
KA
JB
KB
JC
KC
JD
KD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
x
1
x
1
x
1
x
1
x
1
x
1
x
1
x
x
1
x
1
x
1
x
1
x
1
x
1
x
1
x
1
0
1
x
x
0
1
x
x
0
1
x
x
0
1
x
x
x
x
0
1
x
x
0
1
x
x
0
1
x
x
0
1
0
0
0
1
x
x
x
x
0
0
0
1
x
x
x
x
x
x
x
x
0
0
0
1
x
x
x
x
0
0
0
1
0
0
0
0
0
0
0
1
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
0
0
0
0
0
0
0
1
A. Oumnad
127
Synthse dun compteur Synchrone 4 bits (suite)
On utilisant les tables de Karnaugh, on obtient :

JA = 1
JB = A
JC = AB
JD = ABC
KA = 1
KB= A
KC = AB
KD = ABC
H
1
H
Q
J
H
H
K
A. Oumnad
128
Synthse dun dcompteur Synchrone 4 bits
Avec une tude similaire, on obtient :

JA = 1
JB = A
JC = A B
JD = A B C
KA = 1
KB = A
KC = A B
KD = A B C
H
1
H
Q
J
H
H
K
A. Oumnad
129
Compteur dcompteur Synchrone

A
DIR
J
1
Q
0
Q
0
Q
M
J
0
J
K
CLR
MXR
A. Oumnad
130
Compteur dcompteur Synchrone avec RAZ

A
DIR
J
1
Q
0
M
Q
Q
0
Q
0
H
K
CLR
MXR
A. Oumnad
131
Compteur dcompteur Synchrone bis

A
Q
J
CLK
CLK
K
CLK
CLK
Q
K
CLk
Dir
A. Oumnad
132

avec chargement parallle Asynchrone
QA
QB
QC
QD
DIR
J
1
J
0
Q
P
K
C
J
0
J
0
Q
P
A. Oumnad
133
Synthse dune dcade Synchrone

D
0
0
0
0
0
0
0
0
1
1
0
1
2
3
4
5
6
7
8
9
C
0
0
0
0
1
1
1
1
0
0
B
0
0
1
1
0
0
1
1
0
0
A
0
1
0
1
0
1
0
1
0
1
JA
1
x
1
x
1
x
1
x
1
x
KA
x
1
x
1
x
1
x
1
x
1
JB
0
1
x
x
0
1
x
x
0
0
KB
x
x
0
1
x
x
0
1
x
x
H
1
KC
x
x
x
x
0
0
0
1
x
x
JD
0
0
0
0
0
0
0
1
x
x
KD
x
x
x
x
x
x
x
x
0
1
H
Q
JC
0
0
0
1
x
x
x
x
0
0
JA = 1
KA = 1
JB=AD
KB = A
JC = AB
KC = AB
JD = ABC
KD = A
J
H
H
K
A. Oumnad
134
Mise en cascade des compteurs synchrones
D C B A
D C B A
D C B A
D C B A
CTR3
CTR2
CTR1
CTR0
H
La mise en cascade doit tre synchrone. Tous les

compteurs doivent recevoir la mme Horloge
Dans ces conditions, tous les compteurs fonctionneront
simultanment et on naura pas le comptage dsir.
Il faut quun compteur ne sincrmente que
pendant le dbordement du compteur prcdent.
A. Oumnad
135
Mise en cascade des compteurs synchrones (2)
On va rajouter chaque compteur une entre de

validation V et une sortie de retenue R
Lentre de validation V permettra de le contrler :
V=1
Comptage,
V=0
arrt
La sortie de retenue R passe 1 pour indiquer au

compteur suivant quil peut sincrmenter
A. Oumnad
136
Compteur Synchrone avec E/S de cascadage
R DCBA
CTR3
R DCBA
CTR2
R DCBA
CTR1
R DCBA
CTR0
H
Un compteur ne doit sincrmenter que si tous les

compteurs qui sont sa droite sont 9.
Autrement dit un compter ne doit valider le
compteur suivant (R=1) que si lui mme contient
9 et il reoit V=1 (le prcdent = 9)
R = 1 quand (DCBA=9) ET V=1
A. Oumnad
137
Compteur Synchrone 4 bits avec E/S de cascadage
D
R
H
K
H
K
H
K
A. Oumnad
H
K
138
dcade Synchrone avec E/S de cascadage
D
R
H
K
H
K
H
K
H
K
A. Oumnad
139
Compteur Synchrone base de bascule D

Faire ltude dun compteur Synchrone 4 bits base
de bascules D
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
DD DC DB DA
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
DA = A
DB = B A
DC = C (AB)
DD = D (ABC)
A. Oumnad
140
Compteur Synchrone base de bascule D (2)
CLK
CLK
Q
CLK
Q
CLK
Q
A. Oumnad
141
Dcompteur Synchrone base de bascule D

Faire ltude dun dcompteur Synchrone 4 bits
base de bascules D
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
DD DC DB DA
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
DA = A
DB = B A
DC = C (A B)
DD = D (A B C )
A. Oumnad
142
Dcompteur Synchrone bascules D
CLK
CLK
Q
D
CLK
CLK
Q
Q
Q
A. Oumnad
143
Q
D
CLK
CLK
CLK
CLK
Q
Q
CLK
u/d
A. Oumnad
144

Electronique Numerique

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Electronique Numerique

Uploaded by

Copyright:

Available Formats

Electronique Numrique

Famille des circuits Logique

La tension dalimentation et Consommation

1 Circuit normal ou ayant une spcification particulire.

Suffixe pour diffrents botiers (package)

Conventions pour tension et courants

Modle simplifi dune porte Logique

Q1 ferm : sortie au niveau haut

Famille TTL : Transistor Transistor Logique

Porte TTL lmentaire 7400

Q3 conduit et la sortie est de

Le transistor Q1 ne fonctionne pas en

Les jonctions B1-C1, B2-E2 et

Sortie Totem Pole

Si on fait varier la tensions dentre entre 0 et

Niveau bas en entre : [0V-1.2V]

Niveau Haut en entre : [1.3V-5VV]

Niveau bas en sortie : 0.2V

Il faut donc prendre une

Niveau logique TTL en entre

Les niveaux de sortie

La tension et le courant de SORTIE dpendent de la charge branche la

Si on injecte trop de courant une

Niveau logique TTL en Sortie

Niveaux logique de la famille TTL 5V (rcap)

Les signaux issus de la porte A doivent tre

Immunit au bruit : VN = 0.4 V

Autre faon de Voir limmunit au bruit

Les courants dentre

Les courants de sortie

Courant de Sortie fam TTL

Les constructeurs garantissent que dans le cas le plus

Les courants de la famille TTL

La SORTANCE reprsente le nombre max de

La porte ne consomme pas le mme courant quand

La consommation augmente lgrement avec la fr

Porte collecteur Ouvert

Si Q4 est bloqu, la sortie est

Avantage des portes collecteur ouvert

Porte Sortie 3 tats (Tristate)

TTL : Sorties 3 tats (2)

Utilisation des circuits tristate

Seul le circuit qui est

Porte avec entre Trigger de Schmitt

Mise en forme des signaux,

Mise en forme des signaux

Signal variant lentement

TTL Schottky et Low Power Schottky

Ces technologies utilise des diodes et des transistors Schottky qui on

Famille CMOS (MOS Complmentaire)

VGS < VTH

VGS >> VTH

Structure de la porte lmentaire

Vss = 0 pour simplifier

Vi=Vdd, VGS1=0, VGS2=Vdd,

Porte portes logiques

Io > 1 A : voir courbes

Courants de la famille CMOS

Niveaux logique de la famille CMOS-B

La sortance nest pas limite par les courants puisque

Quelques Variantes de la famille CMOS

Pinout de la famille 74C

Les circuit la famille 74C sont les mme