You are on page 1of 44

Architecturedes

ordinateurs
FranoisTOUCHARD
ESILetCPPM
http://pagesperso.esil.univmed.fr/~touchard

ESILDpartementd'Informatique
1reanne20102011
F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

LetunnelduLHCauCERN

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

L'exprienceATLAS

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

L'exprienceATLAS

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

L'exprienceATLAS

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

Lesystmededclenchementetd'acquisition

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

unvnement

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

unvnement

F. Touchard

ESIL Dpartement d'Informatique 1re anne 2010-11

Cours Architecture des ordinateurs

Introduction

Prsentationducours
courss'insrantdansunconceptpluslargededescription
dessystmesinformatiquesetdeleurorganisation
interne
prsentelacouchepermettantd'excuterleslogicielsde
base

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction9

Prsentationducours

Supportdecours

matrieldisponiblesurlapageweb
http://pagesperso.esil.univmed.fr/~touchard

transparents
TD
rfrencesbibliographiquesetsitesweb

+copiepapiergnralementdisponibles12joursavant
lecours

contrles:

examencritlafindumodule
contrle(s)crit(s)encoursouenTD
prsenceobligatoire(contrle)

rsultatsdescontrles+prsence=>12pointsenplusou
enmoinssurlamoyennefinale

projet,notpart

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction10

Introduction

sciencerelativementrcente

apparueaumilieudu20mesicle

envolutionconstante

d'abordrserveaucalculscientifique
maintenants'appliqueaussidansl'industrieetletertiaire

contrledeprocessus
automatisation
communication
commerce

initialementconfinedansleslabosderecherche
setrouvemaintenantdanspresquetouslesfoyers

lesprocesseurssontpluscomplexes,plusrapides
maisl'architectureinterneresteorganisedefaonpeu
prssimilaire

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction11

Architecturegnrale
uneapplicationvaconsisterenuncodecritdansun
langagedehautniveau
lamachinenesaitexcuterqu'unnombrerestreint
d'oprationslmentaires
onpassedulangagedehautniveauauxoprations
lmentairesgrceauxlogicielsdebase

compilateurs
systmed'exploitation

lecodeexcutableestconstitud'instructionspour
manipulerdesdonnes

modifications
comparaisons
branchementsetc...

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction12

Architecturegnraleblocsfonctionnels
leprocesseurtraitel'informationen
excutantdesinstructionssurdes
donnes
lesdonnessontdplacesd'un
pointl'autreduprocesseurviaun
chemindedonnesgrcedes
lmentsdecontrle
physiquement
lesinstructionsetlesdonnes
sontstockesdansunemmoire
leprocesseuraccdeaux
instructionsetauxdonnespar
unbus
l'interactionavecl'utilisateurse
faitpardespriphriques
d'entre/sortie

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction13

Architecturegnraleblocsfonctionnels

architectured'unordinateur:

descriptiondesunitsfonctionnelles
descriptiondeleursinterconnexions

compromisentre:

performancesetcots
efficacitetfacilitdeconstruction
performancesetfacilitsdeprogrammation
etc...

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction14

Composantsd'unordinateur

5composantsdebase

dispositifsd'entre

dispositifsdesortie

clavier,
souris,
disquedur
disqueoptique,
rseau...
cran,disqueoptique,rseau...

mmoire
unitdecalcul(chemindedonnes)
unitdecontrle

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction15

Cartemre

supportcontenantlematriellectronique

processeur
mmoire
mmoirecache
interfaces
(chipsets,
priphriques,
bus,etc...)

MSI K8T Neo

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction16

Processeur(Pentium4)
Control

Control
I/O
interface

Instructioncache

Datacache

Integer
datapath

Secondary
cache
and memory
interface

15,7 mm

Enhanced
floatingpoint
andmultimedia

Control

Advancedpipelining
hyperthreadingsupport

Control

13,8 mm
F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction17

Fonctionnementduprocesseur
CfcoursdeLogicieldeBase
ralisationd'unesimpleadditionsurunprocesseurMIPS

a=b+c
instructionadda,b,c
placedanslavariablealasommeb+c
utilisedesregistrespourstockerlesvariablesetuneunit
arithmtiquepourraliserlasomme

additiondeplusde2variables

a=b+c+d+e
adda,b,c # la somme de b et c est place dans a
adda,a,d # la somme de b, c et d est dans a
adda,a,e # la somme de b, c, d et e est dans a
ncessit d'une squence de 3 instructions

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction18

Fonctionnementduprocesseur

pourexcuterl'oprationa=(b+c)(e+f)

squencede3instructions
addt0,b,c
addt1,e,f
suba,t0,t1
utilisationdesvariablesintermdiairest0ett1

les oprandes de l'unit arithmtique

limitscertainsemplacementsspciauxlisaumatriel
appels registres
constituentl'interfaceentreleprogrammeetlematriel,
visiblesdes2pointsdevue
leurnombreetleurtailledpendentdumatriel
(32registresde32bitsdansl'architectureMIPS)

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction19

Fonctionnementduprocesseur

lesregistresdel'architectureMIPS

leurnombre(32)rsulted'uncompromisentrelavitesse
d'excutionetlacommoditdeprogrammation
sparsen2groupes,avecpourconventiondenotation:

lesregistrespourlesvariables"permanentes":$s0,$s1,...
lesregistrespourlesvariables"temporaires":$t0,$t1,...

l'oprationa=(b+c)(d+e)seprogrammerapar
add$t0,$s1,$s2
add$t1,$s2,$s3
sub$s0,$t0,$t1

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction20

Fonctionnementduprocesseur

les32registressontinsuffisantspourstockertoutesles
variablesd'unprogrammeunpeucomplexe

stockagedesvariablesdansdeszonesdelammoire
associeauprocesseur
ncessitd'avoirdesinstructionspourallerlireet
sauvegarderdanslammoire:lwetsw
exemple:pourexcuterA[12]=h+A[8]
lw$t0,32($s3)
add$t0,$s2,$t0
sw$t0,48(s3)

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction21

Fonctionnementduprocesseur

chaquearchitecture(processeur)possdeunensemble
d'instructionsdebase(InstructionSetArchitecture:ISA)

oprationsdechargement,stockageenmmoire
oprationsarithmtiques
oprationsdecomparaison,etc...

chaqueinstructionetsesoprandessontidentifis
(reprsents)parunesquencedebits

lesregistres$s0$s7correspondentauxnumros1623
lesregistres$t0$t7correspondentauxnumros815
exemple:add$t0,$s1,$s2seracod
0

17

18

32

code opration
identification
registres inutilis
F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction22

Fonctionnementduprocesseur

chaquearchitecture(processeur)possdeunensemble
d'instructionsdebase(InstructionSetArchitecture:ISA)

oprationsdechargement,stockageenmmoire
oprationsarithmtiques
oprationsdecomparaison,etc...

chaqueinstructionetsesoprandessontidentifis
(reprsents)parunesquencedebits

lesregistres$s0$s7correspondentauxnumros1623
lesregistres$t0$t7correspondentauxnumros815
exemple:add$t0,$s1,$s2seracod

17

18

32

ouenbinaire:
000000

10001

10010

01000

00000

100000

6 bits

5 bits

5 bits

5 bits

5 bits

6 bits

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction23

Fonctionnementduprocesseur

tapesncessairespourl'excutiondesinstructions

chargementdel'instruction
dcodagedel'instruction
localisationdanslesmmoiredesdonnesncessaires
chargementdesdonnes(sincessaire)
excutiondel'instruction
sauvegardedesrsultatsdansleursdestinations
passagel'instructionsuivante

unitfonctionnelleassociechacunedestapes

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction24


Fonctionnementduprocesseur

l'unitcentraledetraitementcomprend:

uneunitdecommande

uneunitarithmtiqueetlogique(UALouALU)

excutelesinstructionsarithmtiques(+,,...)etlogiques
(ET,OU,...),lescomparaisons,etc...

desregistres(mmoirelocalerapide)

dcodeurpourlesinstructions
squenceurpourcontrlerlescircuitsncessaire
l'excutiondel'instructionencours

compteurordinal
registred'instruction
registred'tat
pileetpointeurdepile

delammoirelocale(cache)
ventuellementdescoprocesseurs

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction25

Fonctionnementduprocesseur

leslmentdel'unitcentraledetraitementsont
cadencsparunehorlogecommune

chaquecycle,chacunedesunitsvaouvriroufermerdes
portespourdplacer,lire,crire,comparer,additionnerdes
bits,enfonctionsdesordresdel'unitdecontrle,quivont
dpendredel'instructionexcuter
lesperformancesdel'unitcentralepeuventtre
amlioresenaugmentantlacadencedel'horlogeeten
paralllisantl'excutiondesinstructions(ncessiteune
programmationadaptecompilateur)

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction26

Lesbriqueslmentaires

lesordinateursvontmanipulerdesentitsreprsentes
pardesbits(0/1)

logiqueboolennepourlesoprationslmentaires
logiquecombinatoirepourmanipuler

logiquesquentiellepourraliserdesoprations
dpendantdutemps

additionner,soustraire,comparer,multiplexer,etc...

bascules,registres,compteurs

pourstockertemporairementoudfinitivementles
donnes

mmoiresvives(RAM)
mmoiresmortes(ROM)

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction27

Lesbriqueslmentaires

partirdescesbriques,constructionsd'entits
complexes

contrleurs
processeurs(CPU)

etdesaccessoirespourassurerleurfonctionnement
danslecontextedel'application

priphriquesetgestiondesinterruptions

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction28

Planducours
logiqueboolenne
logiquecombinatoire
logiquesquentielle
mmoires

vives
mortes

CPU
gestiondesinterruptions
priphriques

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction29

TechnologieVLSI

pourmanipulerlesbits,onassembledesrseauxde
transistorsquipeuventtreconducteursouisolantsselon
lapolarisationqu'onleurimposeparunsignalde
commande

technologieCMOS(ComplementaryMetalOxyde
Semiconductor)

modificationdelaconductanced'unsupportdesiliciumpar
dopagechimique

dopageN(arsenic,phosphore)lectronsmobiles
dopageP(bore,gallium)trousmobiles

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction30

TechnologieVLSI

diode

juxtapositiondedeuxzones,unedopeN,l'autredopeP

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction31

TechnologieVLSI

diode

juxtapositiondedeuxzones,unedopeN,l'autredopeP
aurepos,polarisationnaturellepartransfertdetrouset
d'lectronsentrelesdeuxzones

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction32

TechnologieVLSI

diode

unepolarisationdirecte(surlazoneN,+surlazoneP)
suprieurelapolarisationnaturellevaprovoquerla
circulationd'uncourant

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction33

TechnologieVLSI

diode

unepolarisationinverse(+surlazoneN,surlazoneP)
vacrerunergiondplteisolante

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction34

TechnologieVLSI

capacit

armaturemtallique
+coucheisolante
+substratsemiconducteur(icidopP)lamasse(0V)

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction35

TechnologieVLSI

capacit

encasdepolarisationngativedel'lectrodemtallique
renforcementdeladensitdetrous

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction36

TechnologieVLSI

capacit

encasdepolarisationpositivedel'lectrodemtallique
disparitiondestrousetventuellementattraction
d'lectronsjusqu'l'obtentionlocaled'unsemiconducteur
detypeN

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction37

TechnologieVLSI

transistorCMOS

capacitMOS(grille)
+2zonesdecontactensemiconducteurdetypeoppos
celuidelagrille(sourceetdrain)

transistordetypeN

encasdepolarisationpositivesuffisammentlevedela
grille,lecourantpourrapasserdelasourceaudrain

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction38

TechnologieVLSI

transistorCMOS

untransistorpeuttreconsidrcommeuninterrupteur:

G=0

G=1

G=0

G=1

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction39

TechnologieVLSI

inverseurCMOS
Vdd

Vss
G

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction40

TechnologieVLSI

inverseurCMOS
Vdd

Vss
G

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction41

TechnologieVLSI

inverseurCMOS
Vdd

Vss
G

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction42

TechnologieVLSI

avecdestransistorsetdesinverseurs,onvapouvoir
crertouslesoutilsncessairespourconstruireun
ordinateur!

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction43

suivre...

Logiqueboolenne

F.TouchardESILDpartementIRM1reanne20092010Coursd'ArchitectureIntroduction44