Professional Documents
Culture Documents
ASSEMBLEUR_UEF2.2 OBJECTIFS
Pré-requis : UEF1.2 :algorithmique et
architecture des ordinateurs 1
Compréhension du fonctionnement du
microprocesseur.
Crédits: 3
Cours: 25h TD/TP : 20h Programmation en langage machine.
Mme YAHIAOUI
Mme HASSINI
Mr AMROUCHE
1
10/03/2010
Bus d’adresse R
O
Charger dans le registre RAM l’adresse du mot à lire.
Décodeur : sélectionneur A
D
E
Structure Lancer la commande de lecture ( R/W=1)
d’une case mémoire. U
M R
E
interne L’information est disponible dans le registre RIM au bout d’un certain
R/W : commande de
temps ( temps d’accès)
lecture/écriture
Bus d’adresses : taille k bits
RIM
Bus de données :taille n bits
Bus de données
10
Pour écrire une information en MC il faut effectuer les opérations Soit k la taille du bus d’adresses ( taille du registre RAM)
suivantes: Soit n la taille du bus de données ( taille du registre RIM ou la taille
d’une case mémoire )
• Charger dans le RAM l’adresse du mot où se fera l’écriture. On peut exprimer la capacité de la mémoire centrale soit en nombre
• Placer dans le RIM l’information à écrire. de mots mémoire ou en bits ( octets, kilo-octets,….)
La capacité = 2k Cases mémoire
• Lancer la commande d’écriture pour transférer le contenu du RIM
dans la mémoire . La capacité = 2k * n Bits
Exemple :
Dans une mémoire la taille du bus d’adresses K=14 et la taille du bus de
données n=4. Calculer la capacité de cette mémoire ?
2
10/03/2010
0001H adresses
0000000
11110000
11000001
} Partie données
( variables )
consécutives. 0011100
0002H
Addition
Soustraction 11100001
11000001
•Une case mémoire stocke 0111100
……
11100001
11100001 Partie instructions
0001100
une information sur n bits. ……. ………….
0001100 ……….
•Chaque case est repérée par contenu……..
17 18
3
10/03/2010
UAL REGISTRES
L’UAL comporte aussi un registre d’état : Ce registre nous indique
l’état du déroulement de l’opération .
Le microprocesseur peut contenir d’autres registres autre que
Ce registre est composé d’un ensemble de bits. Ces bits s’appels CO,RI et ACC.
indicateurs (drapeaux ou flags).
Ces registres sont considérés comme une mémoire interne du
Ces indicateurs sont mis à jours ( modifiés ) après la fin de microprocesseur.
l’exécution d’une opération dans l’UAL.
Ces registres sont plus rapides que la mémoire centrale , mais le
Les principaux indicateurs sont : nombre de ces registre est limité.
Retenue : ce bit est mis à 1 si l’opération génère une retenue.
Signe :ce bit est mis à 1 si l’opération génère un résultat négative.
Débordement :ce bit est mis à 1 s’il y a un débordement.
Zero : ce bit est mis à 1 si le résultat de l’opération est nul.
19 20
21 22
23
4
10/03/2010
Le microprocesseur place le
Exécution séquentielle: contenu de PC (10000H) sur le
bus adresses
et met RD à 1 (cycle de lecture).
Chargement de l’instruction La mémoire met sur le bus
données le contenu de sa
Décodage de l’instruction mémoire numéro 10000H (ici
89D9H qui est le code de MOV
Chargement des opérandes s’il y a lieu C,B ).
Exécution Le microprocesseur place dans
son registre d’instruction le
Écriture du résultat contenu du bus données
(89D9H).
L’unité de commande décode et
exécute l’instruction MOV C,B
5
10/03/2010
Chaque microprocesseur possède un certain nombre limité d’instructions La taille d’une instruction ( nombre de bits nécessaires pour la représenter
qu’il peut exécuter. Ces instructions s’appelles jeu d’instructions. en mémoire ) dépend du type de l’instruction et du type de l’opérande.
Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le L’instruction est découpée en deux parties :
microprocesseur peut exécuter. Code opération ( code instruction ) : un code sur N bits qui indique
Les instructions peuvent être classifiées en 4 catégories : quelle instruction.
Instruction d’affectation : elle permet de faire le transfert des données La champs opérande : qui contient la donnée ou la référence ( adresse
entre les registres et la mémoire ) à la donnée.
• Écriture : registre mémoire
• Lecture : mémoire registre Code opération opérande
Les instructions arithmétiques et logiques ( ET , OU , ADD,….)
Instructions de branchement ( conditionnelle et inconditionnelle )
•Le format d’une instruction peut ne pas être le même pour toutes
Instructions d’entrées sorties.
les instructions.
•Le champs opérande peut être découpé à sont tous en plusieurs
champs
31 32
Machine à 3 adresses
Dans ce type de machine pour chaque instruction il faut préciser :
l’adresse du premier opérande
l’adresse du deuxième opérande
l’emplacement du résultat