Professional Documents
Culture Documents
CIRCUITS LOGIQUES
COMBINATOIRES
Fonctions combinatoires
TRABELSI Hichem
Attention !
Ce produit pdagogique numris est la proprit exclusive de
l'UVT. Il est strictement interdit de la reproduire des fins
commerciales. Seul le tlchargement ou impression pour un
usage personnel (1 copie par utilisateur) est permis.
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
FONCTIONS COMBINATOIRES
Objectif du chapitre
Dans le prsent chapitre, nous nous proposons dtudier plusieurs dispositifs
logiques combinatoires relativement complexes, sous forme intgre, moyenne
chelle (M.S.I), Medium Scale Integration couramment utiliss dans les systmes
numriques. Parmi les fonctions combinatoires, nous tudierons les composants
suivants :
Codeurs.
Dcodeurs.
Transcodeurs.
Multiplexeurs.
Dmultiplexeurs.
Comparateurs.
Des exemples dapplications de ces composants sont prsents pour montrer leurs
applications dans des circuits numriques pratiques
Codeurs
- Dfinition
Un codeur ou encodeur est un circuit logique qui possde 2N voies dentre dont une
seule est active et N voies de sortie.
E0
S0
S1
S2
E1
N
2
entres
CODEUR
EM-1
N
sorties
SN-1
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Chiffre
dcimal
E9
E8
Entres
E7 E6 E5 E4
E3
E2
E1
S3
0
1
2
3
4
5
6
7
8
9
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
Sorties
S2 S1
0
0
0
0
1
1
1
1
0
0
S0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
E9
E8
E7
Entres
E6 E5
E4
E3
E2
E1
S3
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
x
0
0
0
0
0
0
0
1
x
x
0
0
0
0
0
0
1
x
x
x
0
0
0
1
x
x
x
x
x
x
0
0
1
x
x
x
x
x
x
x
0
1
x
x
x
x
x
x
x
x
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
x
x
x
x
0
0
0
0
1
x
x
x
x
x
Sorties
S2 S1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
x tat indiffrent
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
S3 = E9 + E 9.E8 = E9 + E8
Le circuit logique vrifiant les expressions logiques ci-dessus est donn par
lapplet.
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Dcodeurs
Dfinition
Un dcodeur est un circuit numrique qui possde N entres et 2N sorties. Pour
chacune des combinaisons possibles des entres, seule une ligne de sortie est
valide. Les dcodeurs sont souvent dots dune ou plusieurs entres de validation
E qui servent valider son fonctionnement. Le schma fonctionnel dun dcodeur
N bits dentre est donn par la figure suivante :
S0
S1
S2
E0
E1
N
entres
DECODEUR
EN-1
2N
sorties
SM-1
Synthse de dcodeurs
Dcodeur 2 vers 4
Avec un dcodeur deux bits dentre, on peut avoir quatre combinaisons de
sortie. Le dcodeur comporte alors deux entres A, B et quatre sorties S0, S1, S2, S3
valides par exemple ltat bas. La table de vrit du dcodeur est donne par le
tableau suivant :
Entres
B
0
0
1
1
A
0
1
0
1
Sorties
S3
1
1
1
0
S2
1
1
0
1
S1
1
0
1
1
S0
0
1
1
1
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Dcodeur 3 vers 8
Le dcodeur 3 vers 8 comporte trois entres A, B, C et huit sorties S0, S1, S2......S7
valides par exemple ltat haut. La table de vrit du dcodeur est donne par le
tableau suivant :
Entres
C B A
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
S7
0
0
0
0
0
0
0
1
S6
0
0
0
0
0
0
1
0
S5
0
0
0
0
0
1
0
0
Sorties
S4 S3
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
S2
0
0
1
0
0
0
0
0
S1
0
1
0
0
0
0
0
0
S0
1
0
0
0
0
0
0
0
C .B. A
C .B. A
C .B. A
C .B. A
C .B. A
C .B. A
C .B. A
C .B. A
Le C.I 74138 est un dcodeur qui a trois voies dentre (A, B, C) donc 23= 8 voies
de sortie (dcodeur 1 parmi 8). Pour un code dentre donn, une seule sortie est
vraie au niveau Bas (toutes les autres sont ltat haut), quand les entres de
validation G1 et G2 sont la fois l'tat bas et G3 ltat haut .
Si au moins une des trois entres de validation nest pas active, le dcodeur
nest pas valid, et toutes les sorties sont 1 quel que soit le code lentre.
Le tableau ci-dessous donne la table de vrit du dcodeur 74138.
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Entres
Sorties
G3
G2
G1
S7
S6
S5
S4
S3
S2
S1
S0
x
x
0
1
1
1
1
1
1
1
1
x
1
x
0
0
0
0
0
0
0
0
1
x
x
0
0
0
0
0
0
0
0
x
x
x
0
0
0
0
1
1
1
1
x
x
x
0
0
1
1
0
0
1
1
x
x
x
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
1
Compte tenu du nombre limit de connexions sur un circuit intgr, il est souvent
utile de mettre en cascade les dcodeurs pour permettre le dcodage dun grand
nombre de combinaisons. Grce aux entres de validation, on peut augmenter la
capacit du systme de dcodage. En effet, en utilisant titre d'exemple deux
dcodeurs 74138, on peut raliser un dcodeur 1 parmi 16, comme le montre
lapplet.
On peut encore augmenter davantage la capacit de dcodage en utilisant un
dcodeur 74138 pour la validation des entres G1 et G2 des diffrents dcodeurs
utiliss. On obtient ainsi un dcodeur 1 parmi 64, cest dire un dcodeur qui,
partir dun nombre binaire 6 bits, choisit une sortie parmi 64 comme le montre
lapplet.
Transcodeurs
Dfinition
Un transcodeur est un dispositif qui permet de faire passer une information crite
dans le code C1 un autre code C2.
Les deux plus importantes applications des transcodeurs sont : la conversion de
code et laffichage par segments.
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Gray
Binaire
G2 G1 G0 B2 B1 B0
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
G 1.G 0
G1.G0
G1.G 0
G2
G2
G 1.G 0
G 1.G 0
G1.G0
G1.G 0
G2
G2
On a : B2 = G2
Expression de B1 :
G 1.G 0
G1.G0
G1.G 0
G2
G2
On a : B0 = G2 G1 G0
Le circuit logique du transcodeur Gray-binaire 3 bits est donn par lapplet.
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
f
b
g
f
b
g
e
c
d
e
c
d
Afficheur cathodes communes
Afficheur 7 segments
D
0
0
0
0
0
0
0
0
1
1
C
0
0
0
0
1
1
1
1
0
0
B
0
0
1
1
0
0
1
1
0
0
A
0
1
0
1
0
1
0
1
0
1
a
1
0
1
1
0
1
0
1
1
1
b
1
1
1
1
1
0
0
1
1
1
c
1
1
0
1
1
1
1
1
1
1
d
1
0
1
1
0
1
1
0
1
0
e
1
0
1
0
0
0
1
0
1
0
f
1
0
0
0
1
1
1
0
1
1
g
0
0
1
1
1
1
1
0
1
1
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Code
binaire
BI
Blanking Input
LT
Lamp Test
A
B
C
D
MC-14495
b
c
d
e
f
g
LT
BI
LE
Fonctionnement
0
1
1
1
x
0
1
1
x
x
1
0
x tat indiffrent
Multiplexeurs
Dfinition
Un multiplexeur (MUX) est un circuit logique qui possde 2N entres
dinformations (Ii), N entres de slection (Si) et une sortie unique Z.
Sa fonction consiste effectuer laiguillage de lune des entres dinformation vers
la sortie en fonction du code dadresse appliqu sur les entres de slection.
On pourra de plus trouver une entre de validation E. Si cette broche nest pas
valide, la sortie Z est gale 1 (ou 0), et ce quelle que soit ladresse applique et
le niveau des entres Ii, par contre quand cette broche est valide, le multiplexeur
dlivre sur sa sortie Z ltat de lentre adresse.
10
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
2N
entres
.
.
.
.
VALIDATION
I2
MUX
IM-1
E
.
SN-1 S1 S0
Synthse de multiplexeurs
Multiplexeur deux entres
Un multiplexeur deux entres est un circuit logique qui comporte deux entres I0
et I1, et une seule entre de slection S.
La sortie Z est donne par lexpression suivante :
Z = I 0 S + I1 S
Dans ce cas, il y a quatre entres I0, I1, I2, I3, qui sont transmises la sortie selon le
choix indiqu par lune des quatre combinaisons possibles des sorties de slection
S1 S0 .
Lexpression de la sortie Z en fonction des entres Ii et les codes de slection est
la suivante :
Z = S 1 .S 0 .I 0 + S 1 .S 0 .I 1 + S 1 .S 0 .I 2 + S 1 .S 0 .I 3
11
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
1
0
0
0
0
0
0
0
0
Entres
C B
x
x
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
A
x
0
1
0
1
0
1
0
1
Sortie
Z
0
I0
I1
I2
I3
I4
I5
I6
I7
Le nombre limit des broches des circuits intgrs fait quon ne peut pas faire le
multiplexage dun nombre lev de variables dentre. Si lon a affaire au
multiplexage dun grand nombre de donnes numriques, il faut associer plusieurs
botiers de multiplexeurs.
A titre dexemple, on peut obtenir un multiplexeur 16 entres partir de deux
multiplexeurs 74151 8 entres. Lapplet suivant montre le multiplexage 16
entres.
Si on souhaite raliser le multiplexage de 64 voies dentres, on peut considrer
que ces 64 entres se rpartissent en huit groupes de huit entres ralises par huit
multiplexeurs 74151. Lapplet suivant montre le multiplexage de 64 entres partir
de huit multiplexeurs 74151.
Il est possible dutiliser les multiplexeurs pour matrialiser une fonction logique
partir dune table de vrit, sans devoir passer par le processus de simplification.
12
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
0
0
0
1
I0
I1
I2
I3
I4 MUX
I5
I6
I7 S S S
2
1
0
5V
0V
Z
A
B
C
I0 I1 I2 I3 I4 I5 I6 I7
S0
S1
MUX
S2
Quand on veut transfrer les donnes numriques sur de longues distances, il nest
pas souhaitable de les envoyer en parallle parce que cela exige un grand nombre
de files de transmission. Cest la raison pour laquelle ces donnes sont souvent
converties sous forme srie avant dtre transmises un endroit loign. Une des
faons deffectuer la conversion parallle-srie consiste utiliser un multiplexeur.
Lapplet suivant illustre un exemple de conversion parallle srie dun mot
de 8 bits.
Dmultiplexeurs
Dfinition
Un dmultiplexeur (DEMUX) est un circuit logique qui possde une seule entre I
et 2N voies de sortie. Il transmet les donnes dentre (donnes sries) vers une des
2N voies de sortie selon ladresse du code appliqu sur les N entres de slection, il
fonctionne comme un commutateur.
Certains dmultiplexeurs prsentent une entre de validation E qui permet,
quand elle est valide, de transfrer les donnes de lentre vers les sorties
slectionnes, et dimposer zro ou un lensemble des sorties quand elle nest
pas valide.
Les donnes qui parviennent en srie lentre du dmultiplexeur seront
fournies en parallle en sortie
13
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
O1
O2
I
VALIDATION
DEMUX
E
OM-1
.
.
.
.
2N
sorties
.
SN-1
S1 S0
Exemple de dmultiplexeur
La fonction dmultiplexage peut tre ralise partir dun dcodeur ayant une
entre de validation. En effet, les entres A, B, C... du dcodeur jouent le rle
dentres de slection pour le dmultiplexeur, et lentre de validation joue le rle
dentre de donnes I. Cest ainsi quun dcodeur peut donc servir de
dmultiplexeur. Pour cette raison les fabricants de circuits intgrs donnent souvent
le nom de dcodeur/dmultiplexeur ce dispositif.
Nous avons dj tudi le C.I 74138 dans son rle de dcodeur un parmi huit.
La figure ci-dessous nous montre comment nous pouvons lutiliser comme
dmultiplexeur.
A
B
C
D
I
5V
DECO/DEMUX
74138
G0
G1
G2
O0
O1
O2
O15
14
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Comparateurs
Un comparateur est un circuit dont la fonction est d'indiquer si un nombre binaire
est infrieur, gal ou suprieur un autre nombre binaire.
Comparateur de deux nombres binaires 1 bit
Soient deux nombres binaires 1 bit ai et bi, le comparateur permet d'affirmer que
ai est suprieur (Si), infrieur (Ii) ou gal (Ei) bi.
Le tableau ci-dessous donne les diffrentes combinaisons possibles de la
comparaison des deux nombres ai et bi.
ai
bi
0
0
1
1
0
1
0
1
Si(>
)
0
0
1
0
Ii(<) Ei(=)
0
1
0
0
1
0
0
1
S i = a i bi
I i = ai bi
Ei = ai bi + ai bi = ai bi
Le circuit logique est donn par lapplet.
et
B = bn bn-1.....b1 b0
Dtermination si A>B
an > bn Sn = 1
ou an = bn En = 1 et an-1 > bn-1 Sn-1 = 1
ou an = bn En = 1 et an-1 = bn-1 En-1 = 1 et an-2 >bn-2 Sn-2 = 1
.
.
ou an = bn En =1 et an-1 = bn-1 En-1 =1 ..... et a1 = b1 E1 = 1
et a0 > b0 S0 = 1
Donc l'expression boolenne de S est:
S= Sn + En.Sn-1 + En.En-1.Sn-2 + ........+ En.En-1...E2.E1.S0
15
TRABELSI Hichem
_________________________________________________________________________________________________________________________________
Dtermination si A<B
En utilisant le mme raisonnement que prcdemment on a:
I= In + En.In-1 + En.En-1.In-2 + ........+ En.En-1...E2.E1.I0
Dtermination si A=B
Il faut que l'on ait: an = bn et an-1 = bn-1 et ........ a0 = b0
16
TRABELSI Hichem