Professional Documents
Culture Documents
SYSTMES BASE DE
MICROCONTRLEUR
MOHAMED MASMOUDI
3 ME ANNE INFO - SLE
ECOLE NATIONALE DES SCIENCES DE LINFORMATIQUES
MASMOUDI.MED@GMAIL.COM
Mohamed MASMOUDI
ENSI
2014-2015
Plan
2
Avant propos
Cible logiciel
Interface mmoire
Le monde de lembarqu
3
.
Comptage
Electromcanique
Interoprabilit
Flash
USB
Ethernet
RS232
.
Pri-Informatique
SPI
I2C
CAN
.
Interfaces
Informatique
SoC
Systme on Chip
Soc Universel
Logique
cabl
Connectivit
Soft
Core
Interoprabilit
Carte
lectronique
Physique
Distance
PoidsGPIO
Input
Output
Tension
Pull-Up
Puissance
Pull-Down
Push-Pull
Mcanique
.
Bilogique
Analogique
Courant (4~20 mA,)
..
Tension (0~10V,)
Electronique et Instrumentation
Connectiques
Les mondes informatiques
*Gordon Moore
La technologie: MOSFET
9
La technologie: MOSFET
10
La technologie: CMOS
11
Schematic Level
Transistor Level
Layout Level
La technologie: Production
14
Sand
Ingots
Silicium
Die
Chip
Packaging
Wafer
Plan
15
Avant propos
Cible logiciel
Interface mmoire
Logiciel
positifs
ngatifs
Rduction de la surface
Partie contrle
prpondrante
Connexions avec
dautres modules
logiciels
Fonctions spcialises
disponibles dans lUAL
du processeur
Evolution / Flexibilit
Cot
Relative lenteur
Communication avec le
matriel
Synchronisation avec le
matriel
Matriel
Meilleure performance
Traitement du
paralllisme
Traitement de donnes
Interactions avec
lextrieur
Connexions dautres
modules matriels
Cot
Surface
Communication avec le
logiciel
Synchronisation avec le
logiciel
Spcification dune
application
(cahier des charges)
Contraintes de
conception/ralisation
Qualit de service
Surface
Consommation
Scurit de fonctionnement
TTM
Prix
.
Flot et
Outils de conception
Ralisation de
lapplication
Cible logiciel
Ex : DSP, ASIP
Cible matriel
Ex : FPGA, ASIC
Cible logiciel
Cible matriel
Cibles mixte
Plan
19
Avant propos
Cible logiciel
Interface mmoire
Cible logiciel
20
Processeurs Gnralistes
21
Exemple :
Cots
Consommation
etc.
Famille ARM
Famille MIPS
Famille PowerPC
Diffrentes architectures
Architecture de Harvard
24
Architecture de Harvard
25
Performances
Motorola 680x0 ,
S/360 dIBM,
Intel Pentium
Intel Pentium Pro, Pentium II III et 4 : PeusdoCISC(cur de RISC mais vue
comme un CISC) permet de garder la compatibilit ascendante des
processeurs (x86)
PowerPC
ARM
SPARC
MIPS
Mohamed MASMOUDI 2014-2015 3eme anne Info- SLE
Caractristiques
Avantages
Inconvnients
Cots levs
Consommation dnergie leve
Mohamed MASMOUDI 2014-2015 3eme anne Info- SLE
Les Microcontrleurs
32
Plan
33
Avant propos
Cible logiciel
Interface mmoire
Cas du 8086
34
Cas du 8086
35
Dcodage dadresse
36
Dcodage dadresse
37
CPU
Bus
dadresse 16 bits
Espace dadressage 2^16 = 64 K word
Mmoire
4
Ko RAM
1 Ko FLASH
Dcodage dadresse
38
0 0 0
0 1
0 0 0
1 0
0 0 0
1 1
0 0 0
0 0
x x
x x
Plan
39
Avant propos
Cible logiciel
Interface mmoire
coprocesseur
Instructions de gestion de cache, MMU
Mohamed MASMOUDI 2014-2015 3eme anne Info- SLE
le microcontrleur (microprocesseur +
priphriques) possde une map ou cartographie des
zones mmoires associes chacun des priphriques
Les priphriques reconnaissent eux mme, ou via un
dispositif de gestion de bus sil sont concerns par une
demande du microprocesseur.
Exemple STM32
42