Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 1/9

Exercice N1 :
R2

Soit le montage suivant :

1) Donner les quations des sorties S et R en fonction
des entres a et b.
2) Quelle est la fonction ralise par ce circuit ?

10k

aA1

SA

U1:A
1

R3

3
2

B1

220
74HC386

R1

RB

10k

U2:A
1

R4

3
2

Exercice N2 :

220
7408

Un additionneur complet est un dispositif disposant de 3 entres (a, b et rin) et de 2 sorties (S et rout).
S : somme ; rout : retenue sortante, rin : retenue entrante ; a et b : 2 bits additionner.
1/ Donner le logigramme de ladditionneur complet en utilisant 2 demi- additionneurs.
2/ On dsire additionner les deux nombres A = (14)10 et B = (11)10
2-1/ Raliser en binaire lopration A + B
2-2/ Complter la structure srie ci-dessous ralisant laddition de A et B

. .
+

+
..

..

Exercice N3 :
Colorer les diodes allumes pour le circuit suivant :

Additionneur parallle de 4 bits

16 15 14 13 12 11 10 9
B4 S4 C4 C0 GND B1 A1 S1

7483
A4 S3 A3 B3
1

A= ( )2

VDD

S2 B2 A2
6

B= ( )2

S= ( )2
Exercice N4 :
Soit deux nombres : A = 11001(2) et B = 11110(2)
1) Calculer A + B
2) Complter les liaisons ncessaires pour raliser lopration prcdente avec deux circuits intgrs 7483.
Colorier les LED allumes.
5V 0V +
+5V
5
V

0V
S1

U1
10
8
3
1
11
7
4
16
13

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

S2

S3
C4

14

7483

S4

U1
10
8
3
1
11
7
4
16
13

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

S5

S6

C4

14

7483

Prof : Borchani hichem et Hammami mourad

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 2/9

Exercice N5- Etude dun additionneur BCD :

On donne le schma dun additionneur BCD incomplet.
Soit X une sortie logique qui occupera le niveau haut seulement quand la somme est suprieure 1001
1) donner lquation de X.
B3 B2 B1 B0

Reprsentation code BCD

X = S4+..
S4

S3

S2

S1

S0

10
11
12

0
0
0

1
1
1

0
0
1

1
1
0

0
1
0

13
14
15
16
17
18

0
0
0
1
1
1

1
1
1
0
0
0

1
1
1
0
0
0

0
1
1
0
0
1

1
0
1
0
1
0

C4

S4

C0 : report fourni par ladditionneur

du rang infrieur

Additionneur
parallle de 4 bits
(ex : CI 7483)
S3

S2

S1 S0

Reprsentation code BCD

A3 A2 A1 A0

Additionneur
de la
correction

Additionneur
parallle de 4 bits
(ex : CI 7483)
3 2 1 0

2) Complter le schma du montage

Somme BCD

Exercice N6 :

Le circuit intgr 4560 est un additionneur BCD 1 digit.

CI : retenue lentre
Co : retenue la sortie

Colorer les diodes allumes pour le circuit suivant :

A= ( )BCD

B= ( )BCD

S= ( )BCD

Exercice N7 : Addition BCD de trois digits

On veut additionner les deux nombres dcimaux A et B tel que A = 286 et B = 973
Complter sur le schma suivant les 0, les 1 et les liaisons manquantes.

3
U1
15
1
3
5
14
2
4
6
7

U2

A1
A2
A3
A4
B1
B2
B3
B4

S1
S2
S3
S4

CI

CO

4560

13
12
11
10

15
1
3
5
14
2
4
6
7

1
U3

A1
A2
A3
A4
B1
B2
B3
B4

S1
S2
S3
S4

CI

CO

13
12
11
10

15
0
1
1
3
1
5
0
14
1
2
1
4
0
6
0

4560
Prof : Borchani hichem et Hammami mourad

A1
A2
A3
A4
B1
B2
B3
B4

S1
S2
S3
S4

CI

CO

13
1
12
0
11
0
10
1

4560
www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 3/9

Exercice N8 :

On veut raliser un comparateur de deux nombres binaires N1 (a1a0) et N2 (b1b0) les sorties sont
S1, S2 et S3. La sortie S1 prend la valeur logique 1 si A = B.
La sortie S2 prend la valeur logique 1 si A > B.
La sortie S3 prend la valeur logique 1 si A < B.

1- Complter la table de vrit

b1
0
0
0

b0
0
0
0

a1
0
0
1

2- Dterminer les quations logiques de S1, S2 et S3

a0 S1 S2 S3
0
1
0

b1b0
a1a0

00

01

11

10

00

01

11

10

00
01
11
10

b1b0
a1a0

S1=

b1b0
a1a0

00 01

11 10

00
01
11
10

00
01
11
10
S3=..

S2= .

3) En utilisant le circuit intgr 7485 (voir dossier technique) raliser les fonctions S1 , S2 et S3
+5V
U1
10
12
13
15
9
11
14
1
2
3
4

a0
a1
b0
b1

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

S1
QA<B
QA=B
QA>B

S2

S3

7
6
5

7485

0V
Fiche technique du comparateur 7485
A3,B3
A3>B3
A3<B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3
A3=B3

Entres des nombres

A2,B2
A1,B1
A0,B0
x
x
x
x
x
x
A2>B2
x
x
A2<B2
x
x
A2=B2 A1>B1
x
A2=B2 A1<B1
x
A2=B2 A1=B1 A0>B0
A2=B2 A1=B1 A0<B0
A2=B2 A1=B1 A0=B0
A2=B2 A1=B1 A0=B0
A2=B2 A1=B1 A0=B0
A2=B2 A1=B1 A0=B0
A2=B2 A1=B1 A0=B0
A2=B2 A1=B1 A0=B0

Entres cascadables
A>B
A<B
A=B
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
1
0
0
0
1
0
0
0
1
x
x
1
1
1
0
0
0
0

A>B
1
0
1
0
1
0
1
0
1
0
0
0
0
1

Soties
A<B
0
1
0
1
0
1
0
1
0
1
0
0
0
1

A=B
0
0
0
0
0
0
0
0
0
0
1
1
0
0

Prof : Borchani hichem et Hammami mourad

16

15

14

13

12

11

10

VDD

A3

B2

A2

A1

B1

A0

B0

7485
B3

A<B

A=B

A>B A>B

Entres de mise
en cascade

A=B

A<B GND

Sorties

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 4/9

Exercice N9 :
Afin de comparer deux mots binaires de 4bits, on utilise le circuit 7485 ; partir du document technique (Voir
dossier technique) complter le tableau suivant :

Entres
cascadables

1100
1100
1100
1100
1100
1101

0111
1111
1100
1100
0100
1101

sorties

A<B

A=B

A>B

0
0
0
0
1
1

1
0
1
0
0
0

0
0
0
0
0
0

A<B

A=B

A>B

Exercice N10 :
1) Soit le logigramme d'une fonction logique F qui dpend de deux nombres A et B tel que :
A = A3A2A1A0 et B = B3B2B1B0
A0

U1:A

B0

a) Etablir l'quation de F.

U2:A
1

4077

A1

U1:B

B1

b) Quand F est gale 1?

4081
4

U2:C

R1

10

4077
9

A2

LED-YELLOW

U1:C

B2

220

4081
10

U2:B
4077

5
4

A3

U1:D

12

B3

13

4081
11

4077

2) En se rfrant au fiches techniques voir page suivante raliser la fonction F en utilisant le circuit
intgr qui convient (indiquer la rfrence du circuit).
A0

0
B0

0
A1

0
B1

0
A2

16

15

14

13

12

11

10

B2

......

A3

0
B3

+5V
0V

Prof : Borchani hichem et Hammami mourad

www.seriestech.com

Laboratoire gnie lectrique 4Stech

16

15

14

13

12

11

10

VDD

A3

B2

A2

A1

B1

A0

B0

7485
B3

A<B

A=B

A>B A>B

Entres de mise
en cascade

A=B

A<B GND

Sorties

Srie dexercices N1

Logique combinatoire

Comparateur de 2 mots binaires

de 4 bits.
Lorsque le 7485 est employ seul,
les entres de mise en cascade
sont connectes comme suit :
(A<B) = niveau bas,
(A=B) = niveau haut,
(A>B) = niveau bas

Page 5/9

Additionneur parallle de 4 bits

16 15 14 13 12 11 10 9
B4 S4 C4 C0 GND B1 A1 S1

7483
A4 S3 A3 B3
1

VDD

S2 B2 A2
6

Exercice N11 :
Comparateur 1bit :
C'est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.
Il possde 2 entres: A et B.
fi
Il possde 3 sorties:
A
- fe : galit ( A=B)
Comparateur fe
B
- fi : infrieur ( A<B)
1bit
fs
- fs : suprieur ( A>B)
Comparateur 2 bits avec des comparateur 1bit :
Raliser un comparateur 2 bits en utilisant 2 comparateurs 1 bits, 3 portes ET 2 entres et 2 portes OU 2
entres.
fi2
A2
B2

fs

Comparateur fe2
1bit
fs2

fe
fi1
A1
B1

Comparateur fe1
1bit
fs1

fi

Exercice N12 :
On dsire concevoir une variable de sortie X qui satisfait les conditions suivantes :
X = 1 si 7 < A 14 , si non X = 0
A tant un nombre binaire [A=a3a2a1a0]
Fournir une solution en utilisant les circuits 7485 [comparateur 4 bits], 7432 et 7408
a3

0V +5V

a2 a1

a0

0V +5V

10
12
13
15
9
11
14
1
2
3
4

10
12
13
15
9
11
14
1
2
3
4

U1

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

7485

U1

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

7485

QA<B
QA=B
QA>B

QA<B
QA=B
QA>B

7
6
5

7
6
5

Prof : Borchani hichem et Hammami mourad

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Exercice N13 :

S0
0
1

1) Complter les tables de vrits relatives au circuit suivant :

I3

I1 MUX
I0 S

I2
I1

I1 MUX
I0 S

I0

Page 6/9

Z0
I0
..

Z1
I1 MUX
I0 S

S1
0
0
1
1

Z0

S0
0
1
0
1

Z0
I0

Z1
I2

S0 S1
2) Dduire la fonction ralise par ce circuit :..
Exercice N14 :
On donne le circuit ci-contre, utilisant le C.I 74153 (Voir dossier technique).
Tracer les chronogrammes de A, B et S.
CLK

CLK

Compteur
modulo 4

t
B
t
+Vcc

0
0
B 1 G 3

1G
1C0
1C1
1C2
1C3

74153

2G
2C0
2C1
2C2
2C3

EN

0
1
2
3

MUX
1Y

2Y

Exercice N15 :
On dsire raliser une fonction logique S trois variables en utilisant
un multiplexeur 8 vers 1 74151 (Voir dossier technique)
Complter la table de vrit et dduire lquation logique
c
S
b
a
simplifie de la sortie S :
0
0
0
0
0
1
S= .
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Exercice N16 :
Proposer un schma ralisant la fonction NAND deux entres
laide dun multiplexeur 4 vers 1 de rfrence 74153
(Voir dossier technique)
b

Prof : Borchani hichem et Hammami mourad

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Exercice N17 :

Srie dexercices N1

Logique combinatoire

Page 7/9

G2A

On donne le circuit 74138

(Voir dossier technique).

Tracer les chronogrammes

C

des sorties Yi.

74138
A

(1)

(2)

(3)

DMUX

0
2

+Vcc
G1 (6)
(4)
G2A
(5)
G2B

G 0
7

Y0
(15) Y0
0
(14) Y1
1
(13) Y2
2
(12) Y3
3
(11) Y4
4
(10) Y5
5
6 (9) Y6
7

(7)

Y1

Y2

Y3

Y4

Y7

Y5

Y6

Y7

Exercice N18 :
On donne le circuit suivant :
1) complter la table de fonctionnement correspondant.

2) Dduire la fonction ralise par ce circuit :

..

Prof : Borchani hichem et Hammami mourad

A3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Entres
A2
A1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

A0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Sortie active
Y0

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 8/9

Exercice N19 :
En se rfrant la fiche technique du circuit intgr 74LS181 voir ci-dessous
1 - Complter le tableau suivant :

Entre de
slection
S3S2 S1 S0
1 0 0 0
0 0 0 1
0 1 0 1
0 1 1 0
1 1 0 1
0 1 1 1
0 1 0 0
1 0 1 1
1 1 1 1

Cn

0
1
1
1
0
0
1
1
0

1
X
X
X
1
1
X
X
0

A
A3A2A1A0
1
1
1
1
0
1
0
1
1

1
1
0
0
1
1
1
1
1

0
0
0
0
0
0
0
0
0

1
1
1
1
1
1
1
0
0

B
B3B2B1B0
1
1
0
0
1
1
1
1
1

1
0
1
1
0
0
0
0
0

0
0
1
0
0
1
0
0
0

0
1
0
1
1
1
1
1
1

Opration
ralise

F
F3F2F1F0

F = A + A et B

1 0 0 1

F=A

1 1 0 0

2 Si (S3 S2 S1 S0) = (1 0 0 1) ; et M=1 crire lquation de F0 en fonction de A0 et B0 avec des

oprateurs NAND deux entres.

Fiche technique du circuit 74LS181

Slection

Donnes actives au niveau haut

M=1
S3 S2 S1 S0 Opration logique

M = 0 (Opration arithmtique)
Cn = 1
Cn = 0

0 0 0 0 F = non A

F=A

F=A+1

0 0 0 1 F = non (A ou B)

F = A ou B

F = (A ou B) + 1

0 0 1 0 F = (non A) et B

F = A ou (non B)

F = (A ou (non B)) + 1

0 0 1 1 F=0

F=-1

F=0

0 1 0 0 F = non (A et B)

F = A + (A et (non B))

F = A + (A et (non B)) + 1

0 1 0 1 F = non B

F = (A ou B) + (A et (non B)) F = (A ou B) + (A et(non B)) + 1

0 1 1 0 F = A xor B

F=A-B-1

F=A-B

0 1 1 1 F = A et (non B)

F = (A et (non B)) - 1

F = A et (non B)

1 0 0 0 F = (non A) ou B

F = A + (A et B)

F = (A + (A et B)) + 1

1 0 0 1 F = non (A xor B)

F=A+B

F=A+B+1

1 0 1 0 F=B

F = (A ou (non B)) + (A et B) F = A ou (non B) + (A et B) + 1

1 0 1 1 F = A et B

F = (A et B) - 1

F = A et B

1 1 0 0 F=1

F=A+A

F=A+A+1

1 1 0 1 F = A ou (non B)

F = (A ou B) + A

F = (A ou B) + A + 1

1 1 1 0 F = A ou B

F = (A ou (non B)) + A

F = (A ou (non B)) + A+1

1 1 1 1 F=A

F=A-1

F=A

Prof : Borchani hichem et Hammami mourad

U1
2
23
21
19
1
22
20
18
7
6
5
4
3
8

A0
A1
A2
A3

F0
F1
F2
F3

B0
B1
B2
B3

A=B
CN+4
G
P

9
10
11
13
14
16
17
15

CN
S0
S1
S2
S3
M
74LS181

www.seriestech.com

Laboratoire gnie lectrique 4Stech

Srie dexercices N1

Logique combinatoire

Page 9/9

Dossier technique
MULTIPLEXEUR INTGR 4 VOIES : LE 74153
74153
B

0
0
B 1 G 3

1G
EN
1C0
0
1C1
1
1C2
2
1C3 3
2G
2C0
2C1
2C2
2C3

MUX
1Y

2Y

MULTIPLEXEUR INTGR 8 VOIES : LE 74151

74151
MUX

G (7)

C
X
L
L
L
L
H
H
H
H

EN

A (11)

G 0
7

B (10)
C (9)

D0 (4)
D1 (3)

(5) Y
(6) W

D2 (2)
D3 (1)
D4 (15)
D5 (14)
D6 (13)
D7 (12)

Entres
SELECT.
B
A
X
X
L
L
L
H
H
L
H
H
L
L
L
H
H
L
H
H

Sorties
STROBE
G
H
L
L
L
L
L
L
L
L

L
D0
D1
D2
D3
D4
D5
D6
D7

H
D0
D1
D2
D3
D4
D5
D6
D7

DEMULTIPLEXEUR INTGR 1 vers 4 : LE 74139

74139
1A (2)
1B (3)
1G

DMUX

0
1

G 0
3

(1)

(4) 1Y0
0
(5) 1Y1
1
2 (6) 1Y2
(7) 1Y3
3

Valid.
G
H
L
L
L
L

(12) 2Y0
(11) 2Y1
(10) 2Y2
(8) 2Y3

2A (14)
2B (13)
2G

Tableau de fonctionnement

(15)

Entres
SELECT.
B
A
X
X
L
L
L
H
H
L
H
H

SORTIES
Y0
H
L
H
H
H

Y1
H
H
L
H
H

Y2
H
H
H
L
H

Y3
H
H
H
H
L

DEMULTIPLEXEUR INTGR 1 vers 8 : LE 74138

Tableau de fonctionnement
74138
A

(1)

(2)

(3)

DMUX

0
2

G 0
7

(15) Y0
0
(14) Y1
1
2 (13) Y2
(12) Y3
(11) Y4
4
(10) Y5
5
6 (9) Y6
3

G1 (6)
(4)
G2A
(5)
G2B

(7)

Y7

G1
X
X
L
H
H
H
H
H
H
H
H

Entres
Valid.
G2A
G2B
H
X
X
H
X
X
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L

SELECT.
C
B
A
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
L
H
L
L
H H
H
L
L
H
L
H
H H
L
H H H

Sorties
Y0
H
H
H
L
H
H
H
H
H
H
H

Prof : Borchani hichem et Hammami mourad

Y1
H
H
H
H
L
H
H
H
H
H
H

Y2
H
H
H
H
H
L
H
H
H
H
H

Y3
H
H
H
H
H
H
L
H
H
H
H

Y4
H
H
H
H
H
H
H
L
H
H
H

Y5
H
H
H
H
H
H
H
H
L
H
H

Y6
H
H
H
H
H
H
H
H
H
L
H

Y7
H
H
H
H
H
H
H
H
H
H
L

www.seriestech.com