Pre Informe de Contadores

UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA
LABORATORIO DE SISTEMAS DIGITALES
CONTADORES
Integrantes:
CUYA SOLARI OMAR ANTONIO
oacs_198@hotmail.com
072638B
QUISPE AYUQUE LUIS

072635C
varo__@hotmail.com
ROBLES PALOMINO ALEXANDER

alex_el7489@hotmail.com
Grupo Horario:
91G
Profesor:
UTRILLA SALAZAR, DARO
2010
PARA EL INFORME PREVIO.
070607B
1. Definir el concepto de contador digital, analice su funcionamiento y mencione

los tipos caractersticos de los contadores segn la sincronizacin con la seal
de reloj (Clock) y analizar cada uno de ellos (Los circuitos y sus caractersticas,
tablas de estados y diagramas de tiempo).
En electrnica digital, Un contador (en ingls, counter) es un circuito secuencial
construido a partir de biestables y puertas lgicas capaz de almacenar y contar los
impulsos (a menudo relacionados con una seal de reloj), que recibe en la entrada
destinada a tal efecto, asimismo tambin acta como divisor de frecuencia.
Normalmente, el cmputo se realiza en cdigo binario, que con frecuencia ser el
binario natural o el BCD natural (contador de dcadas).
Clasificacin de los contadores de circuito secuencial
Segn la forma en que conmutan los biestables, podemos hablar de contadores
sncronos (todos los biestables conmutan a la vez, con una seal de reloj comn) o
asncronos (el reloj no es comn y los biestables conmutan uno tras otro).
Segn el sentido de la cuenta, se distinguen en ascendentes, descendentes y UPDOWN o bidireccionales (alterna en ascendentes o descendentes segn la seal de
control).
Segn la cantidad de nmeros que pueden contar, se puede hablar de contadores
binarios de n bits (cuentan todos los nmeros posibles de n bits, desde 0 hasta 2^n-1),
contadores BCD (cuentan del 0 al 9).
El nmero mximo de estados por los que pasa un contador se denomina mdulo del
contador(Nmero MOD). Este nmero viene determinado por la expresin 2^n donde n
indica el nmero de bits del contador. Ejemplo, un contador de mdulo 4 pasa por 4
estados, y contara del 0 al 3. Si necesitamos un contador con un mdulo distinto de
2^n, lo que haremos es aadir un circuito combinacional.
2. Describir las caractersticas especficas de los contadores: Contadores

asncronos, sncronos. y sus aplicaciones.
Contadores sncronos
Los contadores sncronos suelen consistir en un elemento de memoria, que se

implementa usando flip-flops y un elemento combinatorio, que es implementado
tradicionalmente mediante puertas lgicas. Las puertas lgicas son circuitos lgicos
con uno o ms terminales de entrada y un terminal de salida, en el que la salida se
conmuta entre dos niveles de tensin determinados por una combinacin de seales
de entrada. El uso de las puertas lgicas para la lgica combinacional suele reducir el
costo de los componentes de los circuitos del contador a un mnimo absoluto, por lo
que sigue siendo un enfoque popular.
Impulso de reloj
Los contadores sncronos tienen un reloj interno, mientras que los asncronos no.
Como resultado, todos los flip-flops en un contador sncrono son accionados
simultneamente por un simple pulso de un reloj comn. En un contador asncrono, el
primer flip-flop es impulsado por un pulso desde un reloj externo y cada flip-flop
sucesivo es impulsado por la salida del flip-flop anterior en la secuencia. Esta es la
diferencia esencial entre los contadores sncronos y asncronos.
Contadores asncronos
Los contadores asncronos, tambin conocidos como contadores de ondulacin, son el

tipo ms simple, que requieren menos componentes y menos circuitera que
contadores sncronos. Los contadores asncronos son ms fciles de construir que sus
contrapartes sncronas, pero la ausencia de un reloj interno tambin presenta varias
desventajas importantes. Los flip-flops en un contador asncrono cambia los estados
en diferentes momentos, por lo que los retrasos en el cambio de un estado a otro,
conocidos como retardos de propagacin, se suman para crear un retardo global.
Mientras ms flip-flops contenga un contador asncrono, mayor ser el retardo global.
Consideraciones
Por lo general, los contadores asncronos son menos tiles que los sincrnicos en los
sistemas complejos de alta frecuencia. Algunos circuitos integrados reaccionan ms
rpido que otros, por lo que si un evento externo se produce cerca de una transicin
entre estados, cuando algunos, sino no todos, los circuitos integrados han cambiado
de estado, puede introducir errores en el contador. Tales errores son difciles de
predecir debido a la diferencia del tiempo variable aleatorio entre los eventos. Por otra
parte, los retardos de propagacin pueden hacer que sea difcil de detectar, o
decodificar, el estado de salida de un circuito de contador asncrono de forma
electrnica.
3. De los manuales tcnicos obtener los IC TTL y CMOS que cumplen con las
funciones de contadores, analice brevemente las tablas de verdad, diagramas
de tiempo. Y funcionamiento.
El 74LS93 es un ejemplo de circuito integrado contador asncrono. Como muestra el
diagrama lgico de la Figura 8.8, este dispositivo esta formado por un flip-flop y un
contador asncrono de 3 bits. Esta disposicin le proporciona una gran flexibilidad. Si
se utiliza nicamente el flip-flop, se puede utilizar como dispositivo divisor por 2; y si se
utiliza nicamente el contador de 3 bits, se puede emplear como contador de mdulo
8.
Este dispositivo proporciona adems entradas de puesta a cero (RESET) RO(1) y
RO(2).
Cuando estas dos entradas estn a nivel ALTO, el contador se resetea al estado 0000
mediante
clr . Adicionalmente, el 74LS93A se puede utilizar como contador de 4
bits de mdulo 16
(Cuenta de cero a 15), conectando la salida Q0 a la entrada CLK B, como muestra la
Figura 8.9(a). Tambin se puede configurar como contador de dcadas (cuenta de 0 a
9) con reinicializacin asncrona, utilizando las entradas de puesta a cero para
decodificar parcialmente el nmero diez.
El 74HC163 es un ejemplo de un circuito integrado contador binario sncrono de 4 bits.
El smbolo lgico se muestra en la Figura 8.19, con la numeracin de pines entre
parntesis.
Este contador tiene varias caractersticas adicionales con respecto a las
caractersticas
bsicas del contador binario sncrono general previamente tratado.
El 74F162 es un ejemplo de un contador de dcadas. Se puede inicializar con

cualquier nmero BCD utilizando las entradas de datos con la entrada
BAJO. Un nivel BAJO en la entrada
SR
PE
a nivel
asncrona pone en estado RESET al
contador. Las entradas de habilitacin CEP y CET tienen que estar ambas a nivel
ALTO para que el contador avance a travs de la secuencia de estados, en respuesta
a una transicin positiva en la entrada de reloj CLK. Las entradas de habilitacin junto
con el valor de fin de cuenta, TC (1001), permiten conectar varios contadores de
dcadas en cascada. La Figura 8.21 muestra el smbolo lgico del contador 74F162 y
la Figura 8.22 presenta un diagrama de tiempos del contador inicializado en el estado
7 (0111).
4. Cual es la diferencia entre un contador asncrono y un contador sncrono; as

como la diferencia entre un contador convencional y un contador escalador;
muestre circuitos prcticos para explicarlos.
Es muy facil diferenciarlos
En los asncronos el clock solo se aplica al primer FF (al menos significativo) y los
siguientes lo toman del FF anterior, como veras si lo tomas de !Q es ascendente y si lo
tomas de Q es descendente. otra cosa es que los asncronos solo cuentan de uno en
uno, up o down.
En cambio los sincronos el clock se conecta a todos por igual, y su secuencia est
definida por las compuertas que conectes a las entradas de los ff, en base a lo que se
establecio en el diagrama de estado
5. Disear un contador asncrono utilizando FFs de tipo JK, de modulo 16, 12,
10, 6.
a) CONTADOR ASNRONO DE MODULO 16:
Para disear el contador asncrono debemos tener en cuenta que cada salida
del flip flop es la entrada del clock del siguiente FF. A excepcin del primero y
del ltimo como se muestra en la figura N5.
Colocamos las entradas J y K en estado 1 lgico, y de acuerdo a la tabla de
verdad de los FF JK colocamos el Pr a fuente y el Clear al circuito adjunto,
puesto que esto permitir iniciar en modo Borrado con salidas 0.
TABLA N3
TABLA DE VERDAD DEL FF JK
El esquema del contador asncrono de mdulo 16 se muestra a continuacin:
14
16
4
1
CLK
K
74LS76
Q4
15
14
16
Q3
2
1
16
74LS76
15
CLK
K
14
74LS76
15
Q2
Q
CLK
15
CLK
16
Q1
2
1
14
74LS76
R4
10k
R1
R2
R3
R5
220
220
220
220
C2
1u
Q4
Q3
Q2
Q1
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
FIGURA N5
REPRESENTACIN DEL NMERO CERO
FIGURA N6
REPRESENTACIN DEL NMERO QUINCE

b) CONTADOR ASNCRONO DE MODULO 12
Para disear este contador asncrono debemos tener en cuenta (al igual que el
circuito anterior) que cada salida del flip flop es la entrada del clock del
siguiente FF. A excepcin del primero y del ltimo como se muestra en la figura
N7.
verdad de los FF JK colocamos el Pr a fuente. (La tabla de verdad se muestra
en la Tabla N3).
Cabe mencionar que para que sea de modulo 12 se ha diseo un circuito
combinacional que permite reiniciar luego de que ocurran 12 pulsos,
entendindose por esto que se muestren las representaciones del nmero 0
hasta la del nmero 11
La idea fundamental de este circuito combinacional es que se pretende reiniciar
el contador cuando se muestre el nmero 12. Para ello debemos saber que
este nmero se representa de manera binaria como un 1100; lo que se hace es
negar ambos ceros y multiplicar todas las cifras a travs de una compuerta
AND, luego se niega esta salida y a su vez se multiplica con la salida del
pequeo circuito compuesto por el capacitor; precisamente esta se convierte
en la nueva salida de la compuerta AND la cual ingresa al Cl del Flip Flop.
El esquema del contador asncrono de mdulo 12 se muestra a continuacin:
U2:C
5
6
7404
U2:B
3
U1:A
1
2
6
4
5
7404
74LS21
U2:A
2
7404
14
4
1
CLK
16
74LS76
U:4
2
1
15
14
16
U:3
Q
16
74LS76
15
CLK
K
14
74LS76
15
CLK
U:2
Q
15
CLK
16
U:1
2
1
14
74LS76
R4
U4:A
2
10k
R1
R2
R3
R5
220
220
220
220
Q4
Q3
Q2
Q1
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
FIGURA N7
FIGURA N8
REPRESENTACIN DEL NMERO ONCE
c) CONTADOR ASINCRONO DE MODULO 10
1
7408
C2
1u
Para disear este contador asncrono debemos tener en cuenta (al igual que
los circuitos anteriores) que cada salida del flip flop es la entrada del clock del
N9.
en la Tabla N3).
hasta la del nmero 9.
el contador cuando se muestre el nmero 10. Para ello debemos saber que
este nmero se representa de manera binaria como un 1010; lo que se hace es
negar ambos ceros y multiplicar todas las cifras a travs de una compuerta
AND, luego se niega esta salida y a su vez se multiplica con la salida del
pequeo circuito compuesto por el capacitor; precisamente esta se convierte
en la nueva salida de la compuerta AND la cual ingresa al Cl del Flip Flop.
U2:C
5
6
7404
U1:A
1
2
U2:B
3
6
4
4
5
74LS21
7404
U2:A
2
7404
74LS76
14
4
1
CLK
K
74LS76
U:4
2
16
15
14
16
U:3
Q
16
74LS76
15
CLK
K
14
15
CLK
U:2
Q
15
CLK
16
U:1
2
1
14
74LS76
R4
U4:A
2
10k
R1
R2
R3
R5
220
220
220
220
Q4
Q3
Q2
Q1
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
FIGURA N9
1
7408
C2
1u
FIGURA N10
REPRESENTACIN DEL NMERO NUEVE
d) CONTADOR ASNCRONO DE MODULO 6
Para disear este contador asncrono debemos tener en cuenta (al igual que
los circuitos anteriores) que cada salida del flip flop es la entrada del clock del
N11. Adems y a diferencia de los anteriores slo necesitamos emplear 3 Flip
Flops y no 4 ya que es de modulo 6.
en la Tabla N3).
hasta la del nmero 5.
el contador cuando se muestre el nmero 6. Para ello debemos saber que este
nmero se representa de manera binaria como un 110; lo que se hace es negar
el cero y multiplicar todas las cifras a travs de una compuerta AND, luego se
niega esta salida y a su vez se multiplica con la salida del pequeo circuito
compuesto por el capacitor; precisamente esta se convierte en la nueva salida
de la compuerta AND la cual ingresa al Cl del Flip Flop.
U2:C
5
U1:A
1
2
13
7404
12
7411
U2:A
2
7404
16
14
U:3
2
1
CLK
K
16
14
74LS76
15
U:2
Q
15
CLK
K
15
CLK
16
U:1
2
1
74LS76
14
74LS76
R4
U4:A
2
10k
R2
R3
R5
220
220
220
Q3
Q2
Q1
LED-GREEN
LED-GREEN
LED-GREEN
1
7408
FIGURA N11
FIGURA N12
REPRESENTACIN DEL NMERO CINCO
6. Disear un contador descendente modulo 13, utilizando FFs tipo D.
C2
1u
Realizaremos la implementacin de este circuito empleando flip flops tipo D. Para ello
primero tenemos que tomar en cuenta algunos aspectos como la tabla de habilitacin
del FF tipo D y a su vez elaborar una tabla de estados. Indicaremos tambin que
empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo D:
TABLA N4
TABLA DE VERDAD DEL FF D
A partir de esta tabla realizamos la tabla de habilitacin:

TABLA N5
TABLA DE HABILITACION DEL FF D
Qn
0
0
1
1
Q n+1
0
1
0
1
D
0
1
0
1
Una vez realizado este paso, realizaremos el circuito implementndolo acorde a la

siguiente tabla de estados en la cual queda demostrado que se trata de un Contador
Sncrono Descendente de Modulo 13.
TABLA N6
TABLA DE ESTADOS DEL CONTADOR DESCENDENTE MODULO 13
EST.
12
11
10
9
8
7
6
5
4
3
2
1
0
Q4n
1
1
1
1
1
0
0
0
0
0
0
0
0
Q3n
1
0
0
0
0
1
1
1
1
0
0
0
0
Q2n
0
1
1
0
0
1
1
0
0
1
1
0
0
Qn
0
1
0
1
0
1
0
1
0
1
0
1
0
D4
1
1
1
1
0
0
0
0
0
0
0
0
1
D3
0
0
0
0
1
1
1
1
0
0
0
0
1
D2
1
1
0
0
1
1
0
0
1
1
0
0
0
D1
1
0
1
0
1
0
1
0
1
0
1
0
0
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:
4nQ
3n Q
2nQ
n
D4 =Q4 n . ( Q n+Q 2n +Q3 n ) + Q
3nQ
2 n Q n
D3=Q3 n ( Q 2 n+ Qn ) + Q
nQ
2 n (Q3 n +Q4 n )
D2=Qn Q2 n+ Q
D1=Q n (Q2 n +Q4 n +Q3 n )
Luego de este anlisis realizamos la respectiva implementacin mostrada en la figura

N13:
U6:B
5
U5:A
12
U5:B
13
2
1
4
5
4
3
7432
7411
7411
U4:B
U4:C
8
7432
13
U6:C
U6:A
U6:D
10
10
5
6
7408
11
12
7408
7432
7432
10
3
U7:A
7474
7432
U3:A
2
3
1
8
2
1
7408
3
4
5
CLK
8
7474
U4:D
U3:B
4075
U2:B
11
12
13
7474
CLK
R
4
3
U4:A
CLK
R
7474
U2:A
13
11
Q
U1:B
10
12
CLK
R
U1:A
12
11
6
13
R4
7408
4075
1
2
10k
U9:A
6
R1
R2
R3
R5
220
220
220
220
4
5
74HC21
C2
1u
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
FIGURA N13
U6:B
5
U5:A
12
U5:B
13
2
1
4
5
4
3
7432
7411
7411
U4:B
U4:C
8
7432
13
U6:C
U6:A
U6:D
10
10
5
6
7408
11
12
7408
7432
7432
10
U7:A
7474
7432
U3:A
2
3
1
8
2
1
7408
CLK
8
7474
U4:D
U3:B
4075
U2:B
Q
11
13
12
7474
CLK
R
4
3
U4:A
CLK
7474
U2:A
13
11
Q
U1:B
10
12
CLK
R
U1:A
12
3
4
5
11
6
13
R4
7408
4075
1
2
10k
U9:A
6
R1
R2
R3
R5
220
220
220
220
4
5
74HC21
C2
1u
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
FIGURA N14
REPRESENTACIN DEL NMERO DOCE
7. Disear un contador UP/DOWN modulo 10; utilizando FFs de tipo JK y tipo D.
A) Empleando FFs tipo D:
Realizaremos la implementacin de este circuito empleando flip flops tipo D. Para ello
del FF tipo D y a su vez elaborar una tabla de estados. Indicaremos tambin que
empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo D que
figura paginas anteriores precisamente es la Tabla N4. Gracias a ello elaboramos
precisamente su tabla de habilitacin:
TABLA N7
TABLA DE HABILITACION DEL FF D
Qn
0
0
1
1
Q n+1
0
1
0
1
D
0
1
0
1
Una vez realizado este paso, tomaremos en cuenta que realizaremos el proceso por
dos partes: primero elaboraremos una tabla de estados para un contador UP modulo
10 y luego el contador DOWN modulo 10 tambin, para finalmente unificarlos.
Realizaremos el circuito UP implementndolo acorde a la siguiente tabla de estados:

TABLA N8
TABLA DE ESTADOS DEL CONTADOR UP MODULO 10
EST.
0
1
2
3
4
5
6
7
8
9
Q4n
0
0
0
0
0
0
0
0
1
1
Q3n
0
0
0
0
1
1
1
1
0
0
Q2n
0
0
1
1
0
0
1
1
0
0
Qn
0
1
0
1
0
1
0
1
0
1
D4
0
0
0
0
0
0
0
1
1
0
D3
0
0
0
1
1
1
1
0
0
0
D2
0
1
1
0
0
1
1
0
0
0
D1
1
0
1
0
1
0
1
0
1
0
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:
D 4 =Q n Q 4 n+ Qn Q 2 n Q3 n
D 3=Q n Q3 n+Q3 n Q2 n +Qn Q2 n Q3 n
n Q2 n+Q n Q
2n Q
4n
D 2= Q
4 n Q n
D 1=Q
Ahora realizaremos el circuito DOWN implementndolo acorde a la siguiente tabla de

estados:
TABLA N9
TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10
EST.
9
8
7
6
5
4
3
2
1
0
Q4n
1
1
0
0
0
0
0
0
0
0
Q3n
0
0
1
1
1
1
0
0
0
0
Q2n
0
0
1
1
0
0
1
1
0
0
Qn
1
0
1
0
1
0
1
0
1
0
D4
1
0
0
0
0
0
0
0
0
1
D3
0
1
1
1
1
0
0
0
0
0
D2
0
1
1
0
0
1
1
0
0
0
D1
0
1
0
1
0
1
0
1
0
1
Nuevamente realizamos para cada salida su respectivo mapa de Karnaugh:
nQ
2n Q
3nQ
4n
D4 =Qn Q 4 n+ Q
D3=Q 2 n Q3 n+Q n Q3 n + Q n Q4 n
n Q4 n +Q n Q 2 n+ Q
nQ
2 n Q3 n
D 2=Q
D1=Q n
El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar
una sealo de control C, la cual nos permitir elegir si deseamos obtener el Contador
UP (C=1) y DOWN (C=0) los cuales sern representados por
cuando es DOWN.
Esto precisamente nos dar como resultado nuevas frmulas:
4 n Q n ) . C+ Qn . C
D 1=( Q
n Q2 n +Qn Q
2n Q
4 n ) C +(Q
n Q4 n +Qn Q2 n+ Q
nQ
2 n Q 3 n) C
D 2=( Q
D3=( Q n Q3 n +Q3 n Q2n +Qn Q2 n Q3 n ) C+ ( Q 2 n Q 3 n +Qn Q3 n + Q n Q 4 n ) C

nQ
2n Q
3nQ
4 n ) C
D4 =( Q n Q 4 n +Qn Q2 n Q3 n ) C+ ( Qn Q 4 n+ Q
Esto lo ponemos en manifiesto en la siguiente implementacin:
cuando es UP y
U2:B
10
U2:A
Q
12
11
CLK
CLK
8
U5:D
7474
7432
U12:C
7474
7432
13
13
U5:C
7474
7432
2
3
8
U5:A
CLK
12
11
U1:B
10
11
CLK
U1:A
2
3
7474
7432
1
2
13
7404
10
13
U4:A
U8:A
12
10
R4
12
10k
7411
U3:A
1
3
C2
1u
7408
U3:B
4
6
U5:B
U3:C
4
7408
6
5
U4:B
3
4
5
9
8
R1
R2
R3
R5
220
220
220
220
10
7432
6
7408
7411
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U3:D
12
11
13
7408
U6:A
U7:A
U6:B
1
2
8
3
2
4
6
5
7408
4075
7408
U4:C
9
10
11
8
7411
U6:C
9
8
10
7408
U6:D
U10:A
U7:B
12
3
4
5
11
13
3
6
2
7408
7408
4075
U9:A
1
2
13
12
7411
U10:B
4
6
5
7408
U10:C
U11:A
U7:C
11
12
13
8
10
3
10
2
7408
7408
4075
U10:D
12
11
13
7408
U11:B
4
6
U11:C
U12:A
8
3
7408
10
U9:B
3
4
5
7408
7432
6
7411
U11:D
12
11
U14:A
U12:B
13
3
6
7408
1
2
U13:A
7408
7432
6
4
5
74HC21
FIGURA N15
CONTADOR EN MODO DOWN MODULO 10
REPRESENTANDO EL NUMERO CERO
2
3
U5:C
7474
7432
13
U2:B
10
U2:A
Q
12
11
C LK
CLK
8
1
U5:A
U5 :D
7474
7432
U12:C
13
CLK
11
6
12
U1:B
10
11
CLK
U1:A
7474
7432
7 474
7432
1
2
13
7404
10
13
12
U4:A
U8:A
10
R4
12
10k
7411
U3:A
1
3
C2
1u
7408
U3:B
4
6
U5:B
U3:C
4
6
7408
5
U4:B
3
4
5
9
8
R2
R3
R5
220
220
220
220
10
7432
6
7408
7411
U3:D
12
11
13
7408
U6:A
U7:A
1
3
2
1
2
8
U6:B
9
4
6
5
7408
4075
7408
U4:C
9
10
11
7411
U6:C
9
8
10
7408
U6:D
U10 :A
U7:B
12
11
13
3
4
5
1
3
6
2
7408
7408
4075
U9:A
1
2
13
12
7411
U10:B
4
6
5
7408
U10:C
U11 :A
U7:C
9
8
10
11
12
13
1
3
10
2
7408
7408
4075
U10:D
12
11
13
7408
U11:B
4
6
U11 :C
U12:A
8
3
7408
10
U9:B
3
4
5
7408
7432
6
7411
U11:D
12
11
U14 :A
U12:B
13
3
6
7408
1
2
R1
U13:A
7408
7432
6
4
5
74H C21
FIGURA N16
CONTADOR EN MODO DOWN MODULO 10
REPRESENTANDO EL NUMERO NUEVE
D1
D2
D3
D4
LED-YELLOW
LED -YELLOW
LED-YELLOW
LED-YELLOW
2
3
U5:C
7474
7432
13
U2:B
10
U2:A
Q
12
11
CLK
CLK
8
1
U5:A
U5:D
7474
7432
U12 :C
13
CLK
11
6
12
U1:B
10
11
CLK
U1:A
7474
7432
7474
7432
1
2
13
7404
10
13
12
10
U4:A
U8:A
R4
12
10k
7411
U3:A
1
3
C2
1u
7408
U3:B
4
6
U5:B
U3:C
4
7408
6
5
U4:B
3
4
5
9
8
R2
R3
R5
220
220
220
220
10
7432
6
7408
7411
U3:D
12
11
13
7408
U6:A
U7:A
1
3
2
1
2
8
U6:B
9
4
6
5
7408
4075
7408
U4:C
9
10
11
7411
U6:C
9
8
10
7408
U6:D
U10:A
U7:B
12
11
13
3
4
5
1
3
6
2
7408
7408
4075
U9:A
1
2
13
12
7411
U10:B
4
6
5
7408
U10:C
U11:A
U7:C
9
8
10
11
12
13
1
3
10
2
7408
7408
4075
U10:D
12
11
13
7408
U11:B
4
6
U11:C
U12:A
8
3
7408
10
U9:B
3
4
5
7408
7432
6
7411
U11:D
12
11
U14:A
U12:B
13
3
6
7408
1
2
R1
U13:A
7408
7432
6
4
5
74H C21
FIGURA N17
CONTADOR EN MODO UP MODULO 10
FIGURA N18
CONTADOR EN MODO UP MODULO 10
B) Empleando FFs tipo D:
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED -YELLOW
LED-YELLOW
Realizaremos la implementacin de este circuito empleando flip flops tipo JK. Para ello
del FF tipo JK y a su vez elaborar una tabla de estados. Indicaremos tambin que
empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo JK que
figura paginas anteriores precisamente es la Tabla N3. Gracias a ello elaboramos
precisamente su tabla de habilitacin:
TABLA N10
TABLA DE HABILITACION DEL FF JK
Qn
0
0
1
1
Q n+1
0
1
0
1
J
0
1
X
X
K
X
X
1
0
Una vez realizado este paso, tomaremos en cuenta que realizaremos el proceso por
dos partes: primero elaboraremos una tabla de estados para un contador UP modulo
10 y luego el contador DOWN modulo 10 tambin, para finalmente unificarlos.
Realizaremos el circuito UP implementndolo acorde a la siguiente tabla de estados:
TABLA N11
TABLA DE ESTADOS DEL CONTADOR UP MODULO 10 CON FFs JK
EST.
0
1
2
3
4
5
6
7
8
9
Q4
n
0
0
0
0
0
0
0
0
1
1
Q3
n
0
0
0
0
1
1
1
1
0
0
Q2
n
0
0
1
1
0
0
1
1
0
0
Qn
0
1
0
1
0
1
0
1
0
1
J4
0
0
0
0
0
0
0
1
X
X
K4
X
X
X
X
X
X
X
X
0
1
J3
0
0
0
1
X
X
X
X
0
0
K3
X
X
X
X
0
0
0
1
X
X
J2
0
1
X
X
0
1
X
X
0
0
K2
X
X
0
1
X
X
0
1
X
X
J1
1
X
1
X
1
X
1
X
1
X
K1
X
1
X
1
X
1
X
1
X
1
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin
embargo a simple observacin notamos que:
frmulas son:
J 1=1
K 1=1 . Las dems
J 4 =Qn Q2 n Q3 n
K 4 =Qn
J 3=Qn Q2 n
J 2=Q n Q4 n
K 3=Q n Q2 n
K 2=Q n
Ahora realizaremos el circuito DOWN implementndolo acorde a la siguiente tabla de

estados:
TABLA N12
TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10 CON FFs JK
EST.
9
8
7
6
5
4
3
2
1
0
Q4
n
1
1
0
0
0
0
0
0
0
0
Q3
n
0
0
1
1
1
1
0
0
0
0
Q2
n
0
0
1
1
0
0
1
1
0
0
Qn
1
0
1
0
1
0
1
0
1
0
J4
X
X
0
0
0
0
0
0
0
1
K4
0
1
X
X
X
X
X
X
X
X
J3
0
1
X
X
X
X
0
0
0
0
K3
X
X
0
0
0
1
X
X
X
X
J2
0
1
X
X
0
1
X
X
0
0
K2
X
X
0
1
X
X
0
1
X
X
J1
X
1
X
1
X
1
X
1
X
1
K1
1
X
1
X
1
X
1
X
1
X
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin
embargo a simple observacin notamos que:
frmulas son:
J 1=1
K 1=1 . Las dems
nQ
2n Q
3n
J 4 =Q
n
K 4 =Q
n Q4 n
J 3=Q
nQ
2n
K 3= Q
n . ( Q3 n+Q 4 n )
J 2=Q
n
K 2=Q
El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar
una sealo de control C, la cual nos permitir elegir si deseamos obtener el Contador
UP (C=1) y DOWN (C=0) los cuales sern representados por
cuando es DOWN.
Esto precisamente nos dar como resultado nuevas frmulas:
Q

J 4 =( Qn Q 2n Q3 n ) C+ ( Q
n 2 n Q 3 n) C
C)
K 4 =( Q n
Q
C+( n Q 4 n ) C
J 3 =( Qn Q2n )
Q

K 3=( Q n Q2 n ) C+ ( Q
n 2n) C
. ( Q +Q ) C
J 2=( Q n Q4 n) C + Q
n
3n
4n
K 2=( Qn C )
J 1=1
cuando es UP y
K 1=1
Esto lo ponemos en manifiesto en la siguiente implementacin:
U4:B
U10:A
U4:C
U4:D
7432
4077
7432
7432
10
16
7476
U2:A
Q
15
CLK
K
12
7476
14
11
U1:B
Q
CLK
U7:B
U10:B
7432
4077
14
7476
R4
13
12
10
7411
12
U3:A
1
2
13
7476
16
15
10
U5:A
7404
U1:A
Q
CLK
12
11
11
CLK
U2:B
7
J
10k
U4:A
1
3
2
U3:B
7432
3
4
5
U3:C
9
10
11
C2
1u
7411
R1
R2
R3
R5
220
220
220
220
8
7411
U6:A
1
2
13
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
7411
U7:A
U8:A
1
3
3
2
7408
1
2
7408
U9:A
6
4
5
74HC21
9
10
U9:B
8
12
13
74HC21
FIGURA N19
CONTADOR EN MODO DOWN MODULO 10 CON FFs JK
16
6
Q
14
12
11
4
1
CLK
K
U5:A
10
16
U3:A
1
2
13
U10:A
U4:C
U4:D
7432
4077
7432
7432
15
CLK
K
11
U4:B
7476
U7:B
U10:B
14
7432
4077
7476
R4
13
12
10
7411
12
7404
7476
3
6
8
1
7476
U2:A
U1:B
7
9
10
15
U1:A
Q
CLK
11
CLK
12
U2:B
7
6
10k
U4:A
1
3
2
U3:B
7432
3
4
5
U3:C
9
10
11
C2
7411
1u
R1
R2
R3
R5
220
220
220
220
7411
U6:A
1
2
13
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
7411
U7:A
U8:A
1
3
3
2
7408
1
2
7408
U9:A
6
4
5
74HC21
9
10
U9:B
8
12
13
74HC21
FIGURA N20
CONTADOR EN MODO DOWN MODULO 10 CON FFs JK
16
14
11
10
16
U10:A
U4:C
U4:D
7432
4077
7432
7432
U4:B
15
CLK
7476
U7:B
U10:B
14
7432
4077
7476
R4
13
12
10
7411
12
U3:A
1
2
13
11
3
6
U5:A
7404
7476
8
1
7476
CLK
12
U2:A
U1:B
7
J
10
15
U1:A
Q
CLK
11
CLK
12
U2:B
7
6
10k
U4:A
1
3
2
U3:B
7432
3
4
5
U3:C
9
10
11
C2
1u
7411
R1
R2
R3
R5
220
220
220
220
7411
U6:A
1
2
13
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
7411
U7:A
U8:A
1
3
3
2
7408
1
2
7408
U9:A
6
4
5
74HC21
9
10
U9:B
8
12
13
74HC21
FIGURA N21
CONTADOR EN MODO UP MODULO 10 CON FFs JK
16
6
Q
14
12
11
4
1
CLK
K
10
U3:A
1
2
13
16
U10:A
U4:C
U4:D
7432
4077
7432
7432
15
CLK
K
11
U4:B
7476
U7:B
U10:B
7432
4077
14
7476
R4
13
12
10
7411
12
7404
7476
3
6
8
1
7476
U5:A
U2:A
U1:B
7
9
10
15
U1:A
Q
CLK
11
CLK
12
U2:B
7
6
10k
U4:A
1
3
2
U3:B
7432
3
4
5
U3:C
9
10
11
C2
7411
1u
R1
R2
R3
R5
220
220
220
220
7411
U6:A
1
2
13
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
7411
U7:A
U8:A
1
3
3
2
7408
1
2
7408
U9:A
6
4
5
74HC21
9
10
U9:B
8
12
13
74HC21
FIGURA N22
CONTADOR EN MODO UP MODULO 10 CON FFs JK
IMPLEMENTACION
3. Al circuito contador asncrono UP de la Figura 1, configurar para que
realice la funcin de divisor de frecuencia entre:
a) Divisor entre 15
b) divisor entre 12
c) Divisor entre 10
El contaje de pulsos se encuentra asociado directamente a la divisin de la
frecuencia de los mismos: los biestables de un contador completo (mdulo
n potencia entera de 2) proporcionan en sus salidas ondas digitales cuyas
frecuencias son, respectivamente, la mitad (1/2), la cuarta parte (1/4), la
octava parte (1/8), (1/2i), de la frecuencia de los pulsos de entrada.
En el caso de un contador parcial (mdulo n, siendo n un nmero

cualquiera), tomando como salida la de su biestable de valor ms
significativo, se obtiene la divisin por n de la frecuencia de los pulsos que
recibe, es decir, produce un pulso en su salida por cada n pulsos en su
entrada.
En el siguiente circuito se ha configurado la figura 1 para obtener divisores de
frecuencias de 10, 12 y 15 segn se seleccione en el DIP-SWITCH.
4. Implementar el circuito contador sncrono, cuyo diagrama se muestra en

la Figura 2, analice su funcionamiento, desarrolle su tabla de estados y
graficar el diagrama de tiempos de Qn, Q2n, Q3n y Q4n . (Considere Qn:
LSB Q4n: MSB)
Para su implementacin utilice IC 74LS76.
FIGURA 2
CIRCUITO CONTADOR SINCRONO.
ANLISIS DEL FUNCIONAMIENTO:
a) En primer lugar realizamos la implementacin del circuito de manera fsica en
un prothoboard, as como en el Proteus.
CLK
9
6
11
4
1
CLK
15
9
6
10
16
U7:A
CLK
K
7432
7476
14
12
U7:C
11
CLK
7432
7476
10
7476
7432
U7:B
7408
U3:C
U3:A
10
7476
12
14
16
7408
U3:B
15
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
IMPLEMENTACIN EN PROTEUS DEL CONTADOR SNCRONO
b) Al simularlo observamos que se trata de un circuito contador del tipo
escalador. Los valores arrojados en la secuencia son: 15, 10, 5, 13, 4, 11, 6,
1, 12, 0.
c) Corroboramos esto con las siguientes figuras:
11
15
CLK
10
16
U7:A
7432
7476
7476
14
11
CLK
12
U7:C
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
CLK
3
12
14
16
7408
U3:B
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
REPRESENTACIN DEL NMERO 15
11
15
9
6
CLK
3
10
16
U7:A
7432
7476
7476
14
12
U7:C
11
CLK
K
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
CLK
12
14
16
7408
U3:B
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
1
3
R4
7408
10
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
4
1
CLK
15
9
6
CLK
16
U7:A
7432
7476
10
14
12
U7:C
11
CLK
7432
7476
10
7476
7432
U3:A
10
U7:B
7408
U3:C
7476
12
7408
U3:B
14
16
15
C LK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
1
10
15
CLK
16
U7:A
7432
7476
14
11
CLK
12
U7:C
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
7476
CLK
3
12
14
7408
16
U3:B
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
15
11
CLK
CLK
16
U7:A
7432
10
7476
14
12
U7:C
7432
7476
10
74 76
U3:C
U7:B
7408
7432
U3:A
10
7476
CLK
12
74 08
14
16
U3:B
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
1
3
R4
7408
10
U4:A
10k
U5:B
74 32
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
2 20
2 20
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
4
1
CLK
15
9
6
CLK
16
U7:A
7432
7476
10
14
12
U7:C
11
CLK
7432
7476
10
7476
7432
U3:A
10
U7:B
7408
U3:C
7476
12
7408
U3:B
14
16
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
4
1
15
11
CLK
CLK
3
10
16
U7:A
7432
7476
14
12
U7:C
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
7476
CLK
12
14
7408
16
U3:B
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
4
1
15
U7:A
7432
7476
16
10
14
11
CLK
12
U7:C
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
7476
CLK
11
CLK
12
14
U3:B
7408
16
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
1
3
R4
7408
10
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
4
1
CLK
15
9
6
CLK
16
U7:A
7432
7 476
10
14
12
U7:C
11
CLK
7432
7 476
10
7476
7432
U3:A
U7:B
7408
U3:C
10
7 476
12
7 408
U3:B
14
16
15
CLK
7432
U2:B
U2:A
U1:B
U1:A
U5:A
1
3
R4
7408
10
U4:A
10k
U5:B
7432
3
2
4070
C2
U6:A
1u
1
3
2
4077
R1
R2
R3
R5
220
2 20
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
L ED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
11
4
1
CLK
15
9
6
CLK
16
U7:A
7432
7476
10
14
12
U7:C
11
CLK
7432
7476
10
7476
U3:C
U7:B
7408
7432
U3:A
10
7476
12
7408
U3:B
14
16
15
CLK
7 432
U2:B
U2:A
U1:B
U1:A
U5:A
R4
7408
10
3
2
U4:A
1 0k
U5:B
7432
3
2
4 070
C2
U6:A
1u
1
3
2
4 077
R1
R2
R3
R5
220
220
220
220
U5:C
9
8
10
7432
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U5:D
12
11
13
7432
U6:B
5
4
6
4 077
U3:D
12
11
13
7408
U8:A
1
3
2
7408
U7:D
12
11
13
7432
FIGURA 23
d) A partir de ello y empleador el simulador Proteus, elaboramos la siguiente
tabla de estado, tomando como ayuda tambin a la tabla de habilitacin del
FF tipo JK mencionada en pginas anteriores:
TABLA N14
TABLA DE ESTADOS DEL CONTADOR ESCALADOR
EST.
15
10
5
13
4
11
6
1
12
0
Q4
n
1
1
0
1
0
1
0
0
1
0
Q3
n
1
0
1
1
1
0
1
0
1
0
Q2
n
1
1
0
0
0
1
1
0
0
0
Qn
1
0
1
1
0
1
0
1
0
0
J4
X
X
1
X
1
X
0
1
X
1
K4
0
1
X
1
X
1
X
X
1
X
J3
X
1
X
X
X
1
X
1
X
1
K3
1
X
0
0
1
X
1
X
1
X
J2
X
X
0
0
1
X
X
0
0
1
K2
0
1
X
X
X
0
1
X
X
X
J1
X
1
X
X
1
X
1
X
0
1
K1
1
X
0
1
X
1
X
1
X
X
e) De la tabla anterior obtenemos las frmulas que conforman al contador

sncrono escalador, estas frmulas constituyen circuitos combinacionales que
se emplean en las entradas de los FFs JK:
2nQ
4 n +( Q4 n Q3 n )
J 1=Q
Q ) +Q
K 1=( Q 3 n
2n
4n
(Q
+Q
)
J 2=Q
n
3n
4n
n ( Q3 n +Q4 n )
K 2=Q
Q )
J 3=Q n + ( Q 2 n
4n
K 3=Q 2 n + Q n Q3 n
3nQ
n +Q
2n
J 4 =Q
3 n+ Q
2n
K 4 =Q
f)
Finalmente analizamos este contador en un diagrama de tiempos:
DIAGRAMA DE ESTADOS:
FIGURA 23
DIAGRAMA DE ESTADOS DEL CONTADOR ESCALADOR
OBSERVACIONES Y CONCLUSIONES
CONCLUSIONES:
Existen principalmente tres tipos de contadores: asncronos (la salida de
un FF es el clock del otro), sncronos (los FFs poseen el mismo clock) y
los escaladores (no siguen un ascendente o descendente).
Gracias a las experiencias conocemos que un contador asncrono slo
podemos utilizarlo para frecuencias bajas de hasta 100 Hz, en caos
contrario se suelen emplear los sncronos. Lo que sucede es que al llegar
el flanco de cambio de una salida a la respectiva entra transcurre un

intervalo de tiempo que puede retardar la salida generando as lo que se
conoce como RIZADO.
Para saber cual es el mdulo de un contador por lo general se suele usar
la siguiente frmula:
2n= de estados . Entendamos por mdulo a los
estados que se generan.

Para los contadores asncronos se suele emplear un circuito de Reseteo
de acuerdo al nmero de estados que pretendamos obtener. Ahora hay
que tener cuidado al realizar tal circuito combinacional; por ejemplo si
pretendemos resetearlo al 5 estado no debemos hacerlo cuando la salida
sea el nmero 4 puesto que el tiempo de propagacin entre compuertas
( 10 nanosegundos) no permitir mostrar la salida, lo que se hace es
resetearlo a partir del estado siguiente (numero 5).
Para disear contadores sncronos podemos optar por 2 maneras,
empleando la ecuacin caracterstica del FF o su respectiva tabla de
habilitacin.
E la vida cotidiana empleamos estos conocimientos muchas veces en lo
que se denomina ingeniera inversa en la que pretendemos construir
(para contadores) sus tablas de estado a partir del esquema que tenemos
como en la experiencia 4.
Se pueden disear contadores UP / DOWN a partir de seales de control
que sean adaptadas a los previos contadores Up y Down
respectivamente.
OBSERVACIONES:
Al emplear un Clock (en este caso un Timer 555) es recomendable hallar
la frecuencia adecuada que permita trabajar al usuario de manera
adecuada y visualizar sus experiencias.
Como mencionamos antes para evitar el rizado en los circuitos
asncronos debemos optar por emplear un clock con frecuencia baja.
La implementacin de cables en el protoboard debe realizarse con
cuidado porque muchas veces estos son los errores que dificultan la
realizacin del proyecto.
Se recomienda trabajar con la ayuda de los manuales tcnicos
adecuados para conocer la utilizacin exacta de cada pin del chip.
BIBLIOGRAFA
1.
2.
3.
4.
5.
X. Alan Marcovitz B. Diseo Digital. 2 edicion Editorial Mc Graw Hill.

Enrique Mandado. Sistemas Electrnicos Digitales. 7 Edicin. Biblioteca UDB.
Morris Mano. Diseo Digital. 1 Edicin. Editorial Prentice Hall. Biblioteca UDB.
John F. Wakerly. Diseo Digital, principios y prcticas. Editorial Prentice Hall.
Louis Nashelsky. Fundamentos de tecnologa digital. 1 Edicin. Noriega
Editores,Limusa.
6. Ronald J. Tocci. Sistemas digitales, principios y aplicaciones. Biblioteca UDB.
ENLACES
1.
2.
3.
4.
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/060401.htm
http://www.etitudela.com/profesores/jmng/digital/downloads/contadores.pdf
www.datasheetarchive.com/
www.depeca.uah.es/docencia/ITI-EI/ed/contadores.ps

Pre Informe de Contadores

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Pre Informe de Contadores

Uploaded by

Copyright:

Available Formats

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

QUISPE AYUQUE LUIS

ROBLES PALOMINO ALEXANDER

PARA EL INFORME PREVIO.

1. Definir el concepto de contador digital, analice su funcionamiento y mencione

2. Describir las caractersticas especficas de los contadores: Contadores

Los contadores sncronos suelen consistir en un elemento de memoria, que se

Los contadores asncronos, tambin conocidos como contadores de ondulacin, son el

clr . Adicionalmente, el 74LS93A se puede utilizar como contador de 4

El 74F162 es un ejemplo de un contador de dcadas. Se puede inicializar con

asncrona pone en estado RESET al

4. Cual es la diferencia entre un contador asncrono y un contador sncrono; as

El esquema del contador asncrono de mdulo 16 se muestra a continuacin:

REPRESENTACIN DEL NMERO QUINCE

El esquema del contador asncrono de mdulo 12 se muestra a continuacin:

6. Disear un contador descendente modulo 13, utilizando FFs tipo D.

A partir de esta tabla realizamos la tabla de habilitacin:

Una vez realizado este paso, realizaremos el circuito implementndolo acorde a la

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:

D1=Q n (Q2 n +Q4 n +Q3 n )

Luego de este anlisis realizamos la respectiva implementacin mostrada en la figura

Realizaremos el circuito UP implementndolo acorde a la siguiente tabla de estados:

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:

D 3=Q n Q3 n+Q3 n Q2 n +Qn Q2 n Q3 n

Ahora realizaremos el circuito DOWN implementndolo acorde a la siguiente tabla de

Nuevamente realizamos para cada salida su respectivo mapa de Karnaugh:

Esto precisamente nos dar como resultado nuevas frmulas:

D3=( Q n Q3 n +Q3 n Q2n +Qn Q2 n Q3 n ) C+ ( Q 2 n Q 3 n +Qn Q3 n + Q n Q 4 n ) C

Esto lo ponemos en manifiesto en la siguiente implementacin:

K 1=1 . Las dems

Ahora realizaremos el circuito DOWN implementndolo acorde a la siguiente tabla de

K 1=1 . Las dems

Esto precisamente nos dar como resultado nuevas frmulas:

En el caso de un contador parcial (mdulo n, siendo n un nmero

4. Implementar el circuito contador sncrono, cuyo diagrama se muestra en

c) Corroboramos esto con las siguientes figuras:

e) De la tabla anterior obtenemos las frmulas que conforman al contador

Finalmente analizamos este contador en un diagrama de tiempos:

el flanco de cambio de una salida a la respectiva entra transcurre un

2n= de estados . Entendamos por mdulo a los

estados que se generan.

X. Alan Marcovitz B. Diseo Digital. 2 edicion Editorial Mc Graw Hill.

You might also like