CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

1. LES FONCTIONS STANDARDS COMBINATOIRES
Lorsque le problme rsoudre comprend plus de 4 ou 5 entres la mthodologie avec la
table de vrit et la table de Karnaugh nest plus applicable. Il sera aussi difficile dtablir une
table de vrit lorsque le nombre dentres devient important. Si nous avons un systme avec 10
entres, la TDV aura 1024 lignes! Nous devons adapter notre mthodologie. Il sagira de
dcomposer notre problme. Nous devrons tre capables didentifier des sous-fonctions. Nous
avons besoin dtudier les principales fonctions standards combinatoires. Ces fonctions sont
nommes aussi fonctions MSI pour "Medium Scale Integration". Il sagit de fonctions plus
complexes que les simples portes logiques. Ces fonctions ont t trs rapidement intgres
dans des circuits des familles TTL ou CMOS. Ces fonctions prsentaient l'avantage d'tre
moins onreuses sous la forme d'un circuit. Les fonctions les plus couramment utilises ont
t intgres.
Voici une liste des principales fonctions standards combinatoires :
le dcodage (X/Y) 1->2, 2->4, 3->8
le multiplexage (MUX) 2->1, 4->1, 8->1 et 16->1
l'encodage de priorit
la comparaison (COMP) <,=,>
les oprations arithmtiques (addition, soustraction, ...)
le transcodage de nombres : BIN->BCD, BCD->BIN, BCD->7SEG, etc.
Nous allons commencer par tudier chaque fonction standard. Nous donnerons des
exemples de circuits et les symboles correspondants.
2. CODEURS ET DECODEURS
2.1.Dcodeurs
Le dcodeur est un circuit logique qui tablit la correspondance entre un code dentre
binaire de N-bits et M lignes de sortie ; pour chacune des combinaisons possibles des entres,
une seule ligne de sortie est valide.

Figure 3.1. Schma gnrale dun dcodeur

Pour M fils de sorties, on a n fils dentre tel que : 2

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 19

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

Exemple : Dcodeur 1 parmi 8

Table de vrit
Q0
Q1
Q2

Q3

Q4

Q5

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Q6

Q7

Page 20

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

Rfrences de CI
Dcodeur
BCD dcimal : 7442 ; 7445 (4 vers 10 sorties inverseuses )
4028
BCD 7 segments : 7446 ; 7447 ( 40 mA, 30 V pour le 1er et 15V pour le 2e)
7448 (pour afficheur cathode commune)
4511, 4543 (sorties actives ltat haut)
Dcodeur dmultiplexeur : 4514 (1 parmi 16 avec verrou dadresse)
EL
LT
BI

13

5
3
4

DA

DB

DC

DD

12

o
o

11

4511

10
9
15
14

Qa
Qb
Qc

LT entre de test des segments

BI entre deffacement en cascade

Qd
Qe

VDD.16 ; VSS.8

Qf
Qg

Fig 3.2 : brochage du 4511

Table de vrit

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 21

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

2.2.Codeurs
Cest un circuit lectronique qui fait correspondre chacune de ses entres une et une
seule combinaison de bits sur ses fils de sorties.

Figure 3.3 : Codeur 8 vers 3

Sur le march, on rencontre gnralement des circuits intgrs codeur de priorit. Par
exemple en TTL on peut citer :
Le 74147, 74LS147 : codeur de priorit dix vers 4 ; le 74148, 74LS148 : Codeur de priorit
8vers 3, et en CMOS on a le 4532.
Codeur de priorit 8 vers 3 : 74148

0
1
2
3

(10)
(11)
(12)
(13)

o
(15)

(14)
o

o
o

4 (1) o
(2)
o
5
(3)
6
o
(4)
o
7
(5)
o
E1

E0
GS

74148
o
o
o

(9)
(7)
(6)

Ao
A1
A2
Botier DIL 16

Figure 3.4 : brochage du 74148

Vcc 16. GND 8

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 22

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

3. MULTIPLEXEURS (SELECTEUR DE DONNEES)
Un multiplexeur ou slecteur de donnes est un circuit logique ayant plusieurs entres de
donnes, mais seulement une sortie qui communique les donnes. Laiguillage de lentre de
donnes qui nous intresse sur la sortie est command par les entres SELECT (appeles parfois
entres dadresse).la figure illustre le symbole dun multiplexeur gnrale (MUX)

Figure 3.5 : Symbole dun multiplexeur

Exemple 1 : multiplexeur lmentaire deux entres

La figure schmatise les circuits logiques dun multiplexeur deux entres
entre de slection S

S
0
1

et

, et une

Sortie
Z=I0
Z=I1

Figure 3.6 : Multiplexeur 2 entres

Exemple : multiplexeur lmentaire quatre entres

S1
0
0
1
1

S0
0
1
0
1

Sortie
Z=I0
Z=I1
Z=I2
Z=I3

Figure 3.7 : Multiplexeur quatre entres

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 23

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

4. DEMULTIPLEXEURS (Distributeurs de donnes)
Un dmultiplexeur est un circuit qui a une entre et dirige celle-ci vers une sortie parmi
plusieurs sorties. Autrement dit, le dmultiplexeur reoit des donnes dune entre et choisit de
les diriger vers une des N voies de sortie possibles ; il fonctionne comme un commutateur.
Q0

Entre des
DONNEES

DEM
UX

Q1
Q2

Qn-1
Entre SELECT
Figure 3.8 : Schma gnral dun dmultiplexeur

5. COMPARATEUR
La fonction de comparaison de deux nombres binaires est trs frquemment utilise. Un
comparateur est un circuit qui indique si deux nombres binaires sont plus grands, gaux ou plus
petits. Dans le cas dun circuit modulaire, il y a trois entres afin de savoir si les bits
prcdents sont plus grands, gaux ou plus petits.

Figure 3.9 : Comparateur 7485

6. ADDITIONNEUR
Les ordinateurs ne peuvent additionner que deux nombres binaires la fois, chacun de
ces nombres pouvant avoir plusieurs bits.
6.1.Demi-additionneur
Le demi additionneur est un circuit combinatoire qui permet de raliser la somme
arithmtique de deux nombres A et B chacun sur un bit. A la sotie on va avoir la somme S et
la retenu R (Carry).

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 24

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

A

Figure 3.10 : Structure dun demi-additionneur

Table de vrit du demi-additionneur

Equations de sortie

Schma de cblage

6.2.Ladditionneur complet
En binaire lorsque on fait une addition il faut tenir en compte de la retenue entrante

6.2.1. Additionneur complet 1 bit

Ladditionneur complet un bit possde 3 entres :
ai: le premier nombre sur un bit.
bi: le deuxime nombre sur un bit.
ri-1: la retenue entrante sur un bit.
Il possde deux sorties :
Si: la somme
Ri la retenue sortante
Figure 3.11 : Structure dun additionneur complet

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 25

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

-

Table de vrit

Schma dun additionneur complet

- Equations de sortie

Figure 3.12 : Additionneur complet

6.2.2.

Additionneur sur 4 bits

Un additionneur sur 4 bits est un circuit qui permet de faire laddition de deux nombres A et B de
4 bits chacun
A(
)
B(
)
En plus il tient en compte de la retenu entrante
En sortie on va avoir le rsultat sur 4 bits ainsi que la retenu ( 5 bits en sortie )
Donc au total le circuit possde 9 entres et 5 sorties.
Avec 9 entres on a 2 =512 combinaisons !!!!!! Comment faire pour reprsenter la table de
vrit ?????
Il faut trouver une solution plus facile et plus efficace pour concevoir ce circuit ?

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 26

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

Lorsque on fait laddition en binaire, on additionne bit par bit en commenant partir du
poids fiable et chaque fois on propage la retenue sortante au bit du rang suprieur.
Laddition sur un bit peut se faire par un additionneur complet sur 1 bit.

Schma de ladditionneur 4 bits

6.3.Additionneur parallle intgr

Il existe plusieurs additionneurs parallles dans des boitiers CI. Lun des plus courants est un
boitier dadditionneurs parallles de 4bits comprenant 4 additionneurs complet (74LS83)

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 27

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

7. EXERCICES
Exercice 7.1
a). Donnez le nombre de voies dentre et de sortie dun dcodeur sur lentre duquel on
peut placer 64 combinaisons diffrentes.
b). le circuit de la figure 1 comprend 3 multiplexeurs deux entres. Trouvez la fonction
ralise par ce circuit.
Exercice 7.2
La figure 2 reproduit le schma fonctionnel dun circuit logique servant contrler le
nombre dexemplaires faits par une photocopieuse. Loprateur choisit le nombre dexemplaire
dsir en fermant lun des interrupteurs de slection S1-S9. Ce nombre est pris en charge par le
codeur qui transforme en nombre DCB, puis il est envoy au circuit comparateur. Loprateur
appuie alors momentanment sur le bouton START, ce qui a pour effet dinitialiser le compteur
et de mettre 1 la sortie OPERATION ; cette dernire sortie commande la machine de faire les
reproductions. Pendant que la machine reproduit, une impulsion copie est produite et fournie au
compteur DCB. Les sorties de ce compteur sont compares sans arrt dans le comparateur au
sorties du codeur dinterrupteur. Quand les deux nombres DCB sont identiques, ce qui indique
que le nombre dexemplaires voulu est atteint, la sortie X du comparateur passe au niveau BAS ;
ceci ramne le signal opration au niveau BAS et arrte la reproduction dexemplaire par la
machine. Si on appuis nouveau sur le bouton dbut, ce processus recommence. Concevez tous
les circuits logiques du comparateur et la section de commande de ce systme.
Exercice 7.3
Le circuit de la figure 3 reprsente un multiplexeur 8entres que lon peut utiliser pour
raliser une fonction logique quatre variables, et cela mme si le multiplexeur ne dispose que
trois entes de slection. Trois de ces variables, soit A, B, C sont raccordes aux entres de
slection. La quatrime, D, et son complment D/ sont connects aux entres de donnes du
multiplexeur, ncessaires la ralisation de la fonction logique. Les autres entres sont forces
la valeur BASSE ou HAUTE selon les ncessits de la fonction.
a) Dressez la table de vrit de la sortie Z pour les 16 combinaisons dentre possible
b) Mettez sous forme dune somme de produits lexpression de Z et simplifiez la, vrifiez
que :Z= B +D

+ C

Exercice 7.4
Ralisation dun additionneur/soustracteur (portes logiques disponibles : ET, OU,
NON, OU EXCL)
a) Raliser un demi-soustracteur (1 bit A avec 1 bit B sans retenue dentre) :
Ecrire la table de vrit.
Donner les quations de sortie.
Etablir le schma logique.
b) En comparant le circuit du demi-soustracteur avec celui dun demi-additionneur, concevoir le
plus simplement possible un circuit, appel demi-additionneur/soustracteur, qui partir dun
signal de commande C et des entres A et B, simule le demi-additionneur sur A et B lorsque la
BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 28

CHAPITRE III : SYNTHESE DES SYSTEMES COMBINATOIRES

commande C est 0, et le demi-soustracteur sur A et B lorsque la commande C est 1
(suggestion : appliquer le signal de commande une des entres dune porte OU
EXCLUSIF).
c) A partir du demi-additionneur/soustracteur qui vient dtre ralis, concevoir un
additionneur/soustracteur complet (1 bit A avec un bit B avec retenue dentre).
d). Donner le schma dun additionneur/soustracteur quatre bits par quatre bits.
Exercice 7.5
Vous devez raliser un contrleur qui achemine des messages de 2 bits ayant diffrentes
priorits. Il existe trois entres de messages : S1[1..0], S2[1..0] et S3[1..0], du plus prioritaire au
moins prioritaire. Un signal est galement associ chaque message dentre pour afficher si un
message est disponible : SD1, SD2 et SD3.
a) Acheminez le message le plus important la sortie O [1..0] en utilisant exclusivement un
encodeur de priorit et un multiplexeur. Lorsquaucun message nest disponible, la sortie prend
la valeur 0.
b) Trois signaux la sortie du circuit (A1, A2 et A3) permettent dafficher quel message a t
transmis.
Lorsque le message S1 est transmis, A1A2A3 prend la valeur 100
Lorsque le message S2 est transmis, A1A2A3 prend la valeur 010
Lorsque le message S3 est transmis, A1A2A3 prend la valeur 001
Lorsque aucun message est transmis, A1A2A3 prend la valeur 000
Ajoutez un dmultiplexeur au circuit de a) pour effectuer cette fonction

Figure 3

Figure 1

Figure 2

BY PaTRICK JUVeT gNeTCHeJO: P.L.e.T IN eLeCTRONICS

Page 29