LES MICROPROCESSEURS

Le processeur (CPU, pour Central procession Unit, soit

Unit Centrale de Traitement) est cerveau de lordinateur. Il permet
de manipuler des informations numriques, cest-a-dire des
informations code sous forme binaire et dexcuter les
instructions stockes en mmoire.

1.FONCTIONNEMENT :
Le processeur (not CPU, pour Centrale Procession Unit)
est un circuit lectronique cadenc au rythme dune horloge
interne, grce a un cristal

de quartz qui, soumis un courant

lectrique, envoie des impulsions, appeles top . La frquence

dhorloge (appele galement cycle, correspondant au nombre
dimpulsions par seconde, sexprime en Hertz (Hz). Ainsi,
un ordinateur 200 MHz possde une horloge envoyant
200 000 000

de battements par seconde. La frquence

dhorloge est gnralement

un multiple de la frquence

du systme (FSB Front-Side Bus), cest--dire

un multiple de

la frquence de la carte mre.

A chaque top dhorloge le processeur excute une action,
correspondant une instruction ou une partie dinstruction.
Lindicateur appel CPI (Cycle Par Instruction) permet de
reprsenter

le nombre moyen de cycles dhorloge ncessaire

lexcution dune instruction sur microprocesseur. La puissance du

processeur peut ainsi tre caractrise par le nombre
dinstructions quil est capable de traiter par seconde. Lunit
utilise est le MIPS (Millions dInstructions Par Seconde)
correspondant a la frquence du processeur que divise le CPI.
1

2.INSTRUCTION :
Pour effectuer le traitement de linformation, le
microprocesseur possde un ensemble dinstructions, appel jeu
dinstructions .

Une instruction est lopration

lmentaire que le processeur peut accomplir.

Les instructions

sont stockes dans la mmoire principale, en vue dtre traite par

le processeur. Une instruction est compose de deux champs :
Le code opration, reprsentant laction que le
processeur doit accomplir ;
Le code oprande, dfinissant les paramtres de
laction. Le code oprande dpend de lopration. Il
peut sagir dune donne ou bien dune adresse
mmoire.

Code opration

Code oprande

(action que le processeur

doit accomplir)

(paramtre de laction)

Le nombre doctets dune instruction est variable selon le

type

de donne (lordre de grandeur est de 1 4 octets).

Les instructions peuvent tre classes en catgories dont les

principales sont :
Accs la mmoire : des accs la mmoire ou
transferts

de donnes entre registres

Operations arithmtiques : oprations telles que les

additions, soustractions, divisions ou multiplication.
Operations logiques : oprations ET, OU, NON, NON
exclusif, etc.
Contrle : contrles de squence, branchements
conditionnels, etc.

3.JEU DINSTRUCTIONS :

On appel jeu dinstructions lensemble des oprations

lmentaires quun processeur peut accomplir. Le jeu dinstruction
dun processeur dtermine ainsi son architecture, sachant quune
mme architecture peut aboutir des implmentations diffrentes
selon les constructeurs.
Le processeur travaille effectivement grce un nombre
limit

de fonctions, directement cbles sur les circuits

lectroniques. La plupart

des oprations peuvent tre ralis

laide des fonctions basiques. Certaines architectures incluent

nanmoins des fonctions volues courante dans

le

processeur.

.1

ARCHITECTURE CISC :
Larchitecture CISC (Complexa Instruction Set Computer,

soit ordinateur jeu dinstruction complexe ) consiste cbler

dans

la processeur des instructions complexe,

difficiles crer partir

des instructions de base.

Larchitecture CISC est utilise en particulier par les

processeurs

de type 80x86.Ce type darchitecture possde

un cout lev du aux fonctions volues imprimes sur le silicium.

Dautre part, les instructions sont de longueurs variables et

peuvent parfois ncessiter plus dun cycle dhorloge. Or, un
processeur bas sur larchitecture CISC ne peut traiter quune
instruction la fois, do un temps dexcution consquent.

ARCHITECTURE RISC :
Un processeur utilisant la technologie RISC (Reduced
Instruction Set Computer, soit ordinateur jeu dinstructions
rduit ) na pas de fonctions volues cbles.

Les programmes doivent ainsi tre traduits en instructions

simples, ce qui entraine un dveloppement plus difficile et/ou un
compilateur plus puissant. Une telle architecture possde un cout
de fabrication rduit par rapport aux processeurs CISC. De Plus, les
instructions, simples par nature, sont excutes en un seul cycle
dhorloge du processeur bas sur une architecture CISC. Enfin, de
tels processeurs sont capables de traiter plusieurs instructions
simultanment en les traitants en parallle.

4.lMENTS CONSTUTIANT UN PROCESSEUR :

Le processeur est constitu dun ensemble dunits
fonctionnelles relies entre elles. Larchitecture dun
microprocesseur est trs variable dune architecture une autre,
cependant les principaux lments dun microprocesseur sont les
suivants :
.1

REGISTRES :
Lorsque le processeur excute des instructions, les donnes

sont temporairement stockes dans de petites mmoires rapides

de 8, 16, 32 ou 64 bits que lon appelle registres. Suivant le type
de processeur le nombre global de registres peut varier dune
dizaine plusieurs centaines.
6

Les registres principaux sont :

Le registre accumulateur (ACC), stockant les
rsultats des oprations arithmtiques et logiques ;
Le registre dtat (PSW, Processeur Statu Word),
permettant de stocker des indicateur sur ltat du
systme (retenue, dpassement, etc) ;
Le registre instruction (RI), contenant linstruction
en cours de traitement ;
Le compteur ordinale (CO ou PC ou Program
Conter), contenant ladresse de la prochaine
instruction traiter ;
Le registre tampon, stockant temporairement une
donne e provenant de la mmoire.

1.2 UNITE DE MEMOIRE CACHE :

La mmoire cache (galement appele antmmoire ou
mmoire tampon) est une mmoire rapide permettant de rduire
les dlais dattente des informations stockes en mmoire vive. En
effet, la mmoire centrale de lordinateur possde une vitesse bien
moins importante que le processeur. Il existe nanmoins des
mmoires beaucoup plus rapides, mais dont le cot est trs lev.
La solution consiste donc inclure ce type de mmoire rapide
proximit du processeur et dy stocker temporairement les
principales donnes devant tre traites par le processeur. Les
ordinateurs rcents possdent plusieurs niveaux de mmoire
cache.

1.2.1 CACHE DE NIVEAU 1 OU CACHE L1 (LEVEL 1) :

Cette mmoire cache, intgre dans le processeur, est
divise en deux parties gales : lune pour les instructions, lautre
pour les donnes. Sa taille est actuellement comprise entre 32 Ko
et 128 Ko en fonction du microprocesseur.
Elle permet de stocker les instructions et les donnes les
plus souvent utilises.
Cette mmoire cache est beaucoup plus rapide que la
mmoire vive.
4.2.2 CACHE DE NIVEAU 2 OU CACHE L2 (LEVEL 2 ) :
Cest une extension du cache L1. Le cache de second niveau
vient sintercaler entre le processeur avec son cache interne et la
mmoire vive.
Sa taille est actuellement comprise entre 128 Ko et 512 Ko en
fonction du microprocesseur.
Auparavant, ce type de cache tait dispos sur la carte mre, tous
les processeurs rcents disposent dun cache L2 intgr.

1.2.2 CACHE DE NIVEAU 3 OU CACHE L3 (LEVEL 3) :

Ce type de cache est beaucoup moins frquent, puisque son

cout est lev.
Destins aux stations de travail ou serveurs.
Sa taille est actuellement comprise entre 1 Mo et 8 Mo.
Le cache L3 ne peut tre directement intgre au microprocesseur

REMARQUE : Tous ces niveaux de cache permettent de

rduire le temps de latence des diffrentes mmoires lors du
traitement et du transfert des informations. Pendant que le
processeur travaille, le contrleur de cache de premier niveau peut
sinterfacer avec celui de second niveau pour faire des transferts
dinformations sans bloquer le processeur. De mme, le cache de
second niveau est interfac avec celui de la mmoire vive (cache
de troisime niveau) ; pour permettre des transferts sans bloquer
le fonctionnement normal du processeur.
1.2 UNE UNITE DINSTRUCTION (ou unit de commande, en anglais
control unit) qui lit les donne arrivant, les dcode puis les envoie
lunit dexcution ; Lunit dinstruction est notamment
constitue des lments suivants :
Squenceur (ou bloc logique de commande) charg
de synchroniser lexcution des instructions au rythme dune
horloge . Il est ainsi charg de lenvoi des signaux de commande ;

Compteur ordinal contenant ladresse de linstruction

en cours ;
Registre dinstruction contenant linstruction suivante.
1.3 UNE UNIT DEXCUTION (ou unit de traitement), qui
accomplit
les tches que lui a donnes lunit dinstruction. Lunit
dexcution
est notamment compose des lments suivants :
Lunit arithmtique et logique (note UAL ou en anglais ALU
pour Arithmetical and Logical Unit).LUAL assure les fonctions
basiques de calcul arithmtique et les oprations logiques (ET ,OU,
Ou exclusif, etc.) ;
10

 Lunit de virgule flottante (note FPU ,pour Floating Point

Unit), qui accomplit les calculs complexes non entiers que ne peut
raliser lunit arithmtique et logique
Le registre dtat ;
Le registre accumulateur.
1.4 UNE UNIT DE GESTION DES BUS (ou unit dentressorties),qui gre les flux dinformations entrant et sortant et, en
interface avec la mmoire vive du systme ;
1.5 SIGNAUX DE COMMANDE :
Les signaux de commande sont des signaux lectriques
permettant dorchestrer les diffrentes units du processeur
participant lexcution dune instruction. Les signaux de
commandes sont distribus grce un lment appel
squenceur. Le signal Read /Write , en franais lecture / criture,
permet par exemple de signaler la mmoire que le processeur
dsire lire ou crire une information.

5.TECHNIQUE DACCELERATION DU
FONCTIONNEMENT DU PROCESSEUR :
Au cours des annes, les constructeurs de microprocesseurs
(appels fondeurs), ont mis au point un certain nombre
damliorations permettant doptimiser le fonctionnement du
processeur.
2

MODE SUPERSCALAIRE :
On parle de mode super scalaire lorsque le microprocesseur

est capable de traiter les calculs de plusieurs units de mme type

en mme temps.
Imaginons quau lieu de mettre une unit de calcul on en mette
deux.
11

Cela permettrait votre microprocesseur de calculer deux

oprations en mme temps!
Les units de calculs ajoutes sont, pour linstant, spcialises
dans certains calculs simples

Laspect super scalaire utilise implicitement une autre technique

pour tre optimum,
Cest le pipe-line.

5.2 MODE PIPELINE :

Le pipeline (ou pipelining) est une technologie visant
permettre une plus grande vitesse dexcution des instructions en
paralllisant des tapes.
Pour comprendre le mcanisme du pipeline, il est ncessaire
au pralable de comprendre les phases dexcution dune
instruction. Les phases dexcution dune instruction pour un
processeur contenant un pipeline classique 5 tages sont les
suivantes :
LI : (Lecture de LInstruction (en anglais FETH instruction)
depuis
le cache ;

DI : Dcodage de linstruction (DE Code instruction) et recherche

des oprandes (Registre ou valeur immdiate) ;
EX : Excution de LInstruction (Excute instruction)(si
ADD, on fait
la somme, si SUB, on fait la soustraction , stc.) ;

12

 MEM : Accs mmoire (Memory Access), criture dans la

mmoire
si ncessaire ou chargement depuis la mmoire ;
ER : Ecriture (Write instruction) de la valeur calcule dans
les registres.
Les instructions sont organises en file dattente dans la
mmoire,
et sont charges les unes aprs les autres.
Le traitement des instructions ncessite au maximum les cinq
tapes prcdentes. Dans la mesure o lordre de ces tapes est
invariable (LI, DI, EX, MEM , et ER) possible de crer dans le
processeur un certain nombre de circuits spcialiss pour chacune
de ces phases.
Lobjectif du pipeline est dtre capable de raliser chaque
tape en parallle avec les tapes amont et aval, cest--dire de
pouvoir lire une instruction(LI) lorsque la prcdente est en cours
de dcodage (DI), que celle davant est en cours dexcution (EX),
que celle situe encore prcdemment accde la mmoire
(MEM) et enfin que la premire de l srie est dj en cours
dcriture dans les registres (ER).
LI

DI

EX

MEM

ER

LI

DI

EX

MEM

ER

LI

DI

EX

MEM

LI

DI

EX

MEM

ER

LI

DI

EX

MEM

13

ER

ER

Il faut compter en gnral 1 2 cycles dhorloge (rarement

plus) pour chaque phase du pipeline, soit 10 cycles dhorloge
maximum par instruction. Pour deux instructions,12 cycles
dhorloge maximum seront ncessaires (10+2=12 au lieu de
10*2=20). Car la prcdente instruction tait dj dans le pipeline.
Les deux instructions sont donc en traitement dans le processeur,
avec un dcalage dun ou deux cycles dhorloge. Pour 3
instructions, 14 cycles dhorloge seront ainsi ncessaires, etc.
5.3

LE PARALLLISME :
Le paralllisme consiste excuter simultanment, sur des

processeurs diffrents, des instructions relatives un mme

programme. Cela se traduit par le dcoupage dun programme en
plusieurs processus traits en parallle afin de gagner en temps
dexcution.
Ce type de technologie ncessite toutefois une
synchronisation et une communication entre les diffrents
processus.

5.4

Hyper Threading :
La technologie Hyper Threading (ou Hyper-Threading, note

HT, traduisez Hyper Flots ou Hyper Flux) consiste dfinir deux

processeurs logiques au sein dun processeur physique. Ainsi, le
systme reconnat deux processeurs physiques et se comporte en
systme multitche en envoyant deux threads simultans, on
parle alors de SMT (Simultanes Multi threading). Ceci permet
dutiliser au mieux les ressources du processeur en garantissant
que des donnes lui sont envoyes en masse.
14