TD Systèmes Logiques PDF

Ministre de LenseigneMent suprieur
et de LA Recherche Scientifique
Institut Suprieur des Etudes
Technologiques de Nabeul
Dpartement de Gnie Electrique
Travaux dirigs de :
Systmes Logiques ( 1 ) & (2)
Pour les Classes de 1er anne GE

(Tronc Commun)
Elabor par :
Ben Amara Mahmoud ................................................................ (Technologue)
& Galoul Kamel ........................................................................ (Technologue)
Anne universitaire: 2015/2016
TD - Systmes logiques (1) & (2)
SOMMAIRE
PAGE :
INTRODUCTION ........................................................................................................................................... 1
TD N1 : Systmes de numration & codage de linformation ........................................................... 2
TD N2: Algbre de Boole & Simplification Algbrique des Fonctions Logiques .......................... 4
TD N3: Synthse & Simplification par Tableau de Karnaugh ............................................................. 6
TD N4: Circuits Combinatoires (Codeurs, Dcodeurs, Multiplexeurs )) ....................................... 8
TD N5 : Circuits Combinatoires (Comparateurs & Additionneurs) .................................................10
TD N6 : Systmes Squentiels Asynchrones (Synthse par la mthode dHuffman) ...............13
TD N7 : Systmes Squentiels (Bascules et Compteurs asynchrones) ..........................................14
TD N8 : Systmes Squentiels (Compteurs Synchrones & Registres) ............................................16
Recueil des devoirs & examens .............................................................................................................19
Bibliographie ......................................................................................................................................................65
Ben Amara M & Galoul K
INTRODUCTION
Le
prsent travail constitue un fascicule des travaux dirigs de systmes
logiques (1) & (2), qui sadresse essentiellement aux tudiants des Instituts Suprieurs
des Etudes Technologiques du dpartement gnie lectrique, rgime LMD, tronc
commun, premire anne, semestres (1) et semestre (2) (classes GE1). Il est destin
accompagner le travail personnel de l'tudiant avec l'aide prcieuse de l'enseignant au
cours de sances des travaux dirigs.
Dans ce fascicule, on a propos huit sries dexercices qui couvrent les diffrentes
parties du programme et qui cherchent respecter une progression raisonnable et souple
des acquis et des savoirs. Par la suite on a prsent quelques sujets des devoirs surveills
et des examens de qui ont t proposs l'ISET de Nabeul durant ces dernires annes.
Enfin il est signaler que ce travail n'a aucun caractre dfinitif, il ne prtend pas
tre exhaustif. Certes, son contenu peut tre amlior.
-1-
TD N 1 - Systmes de numration & codage

de linformation.
Exercice 1:
1) Convertir les nombres dcimaux suivants en base 2 (base binaire) :
a. 13
f. 0,125
b. 27
g. 0,25
c. 135
h. 0,35
d. 2016
i. 15,33
e. 10512
j. 135,625
2) Convertir les nombres dcimaux prcdents en hexadcimal (base 16) puis en octal (base 8).
Exercice 2:
Ecrire les nombres binaires suivants en base 10.
a. 110
b. 1101
c. 11011
d. 110,11
e. 0,1101
f.
g.
h.
i.
j.
0,0011
101,101
10110011
111111110
10011100011
Exercice 3:
Ecrire les nombres hexadcimaux suivants en base 10.
a. 9A
b. 5F3
c. 110
d. 0,25
e. 1ABC,DE
Exercice 4:
Par conversion rapide,
1) Ecrire les nombres prcdents de lexercice 3 en base 2 .
2) Ecrire les nombres prcdents en base 8 (en utilisant la base 2 comme base relais !).
Exercice 5:
Par conversion rapide, crire les nombres binaires suivants en base octale puis en base
hexadcimale.
a. 11011
b. 10110011
c. 111111110
d. 11011,1011
e. 111111110,1101
Exercice 6:
1) Sur un format de 8 bits. Ecrire les nombres dcimaux suivants dans la reprsentation module
plus signe. (le 1er bit gauche prend 0 si le nombre est positif 1 sil est ngatif)
a. +24
b. -24
c. +17
d. -128
e. +128
-2-
2) Ecrire les nombres dcimaux prcdents sur format de 8bits dans la reprsentation en
complment vrai (ou complment 2)
Exercice 7:
Effectuer les oprations arithmtiques suivantes :
a. (101011)2 + (1O11)2
b. (331)4 + (123)4
c. (AF5)16 + (10C)16
d. (101011)2 - (11O11)2
e. (331)4 - (123)4
f.
g.
h.
i.
j.
(AF5)16 - (10C)16
(101011)2 x (1O11)2
(AF5)16 x (10C)16
(101011)2 (1O11)2
(AF5)16 (10C)16
Exercice 8:
Les nombres et les rsultats sont reprsents sur 8 bits.
Faire les oprations binaires suivantes (par addition du complment 2). Prciser sil y a retenue
ou dbordement et conclure en le justifiant si on doit retenir le rsultat ou le rejeter.
a. 11011011 - 01101010
d. 11101000 + 11110111
b. 01101011 - 11011011
e. 10011010 - 00010111
c. 01011111 + 01100001
f. 01011011 10111011
Exercice 9:
Ecrire les nombres dcimaux suivants dans le mode de reprsentation en complment 2 en
utilisant le code BCD et un format de 16 lments binaires.
a. +048
d. +103
b. -048
e. -124
c. -157
Exercice 10:
Un oprateur tape sur un clavier de micro-ordinateur un programme en basic. Cet ordinateur traduit
chaque touche enfonce en un code ASCII et conserve le tout en mmoire. Dterminer les codes
(bit de parit, code ASCII sur 7 bits) qui se retrouve en mmoire y compris lespace, quand
loprateur tape linstruction en basic suivante :
GOTO 25
Le bit de parit est 0 si le nombre de 1 dans le code ASCII est pair si non cest 1
Exercice 11:
On veut cadrer une position entre 0 et 15 cm avec une prcision suprieur ou gale 0,1 mm.
- Quel est le nombre de bits ncessaires ?
- Quelle est la prcision obtenue finalement ?
- Donner la relation entre la longueur en mm et le code binaire ?
- Quelle est la longueur qui correspond (72C)16.
-3-
TD N 2 - Algbre de Boole & Simplification

Algbrique des Fonctions Logiques.
Exercice 1:
1) Quelle proprit des fonctions logiques de base nous a permis de raliser une porte logique
OU ou une porte logique ET 3 entres (ou plus) partir des portes logiques OU 2
entres et des portes logiques ET 2 entres ? Donner les schmas logiques de OU et de
ET 4 entres conues partir des OU et des ET 2 entres.
2) Donner le schma logique du NAND 4 entres et du NOR 4 entres conues partir
des NAND et des NOR 2 entres.
3) La fonction XOR est associative alors que XNOR ne lest pas. Donner donc le schma
logique dune porte XOR 3 entres puis dune porte XNOR 3 entres conues partir
des portes XOR 2 entres.
Exercice 2:
A partir du chronogramme ci-contre
1) Etablir lquation logique de la sortie S en fonction des
entrs.
2) Du quelle fonction logique sagit-il ? schmatiser son
schma logique laide des oprateurs de base et son
schma lectrique (entres= contacts et sortie Voyant).
3) Etablir lquation de S quappelle-t-on cette fonction ? donner le symbole logique
Exercice 3:
A partir de la table de vrit ci-contre
1) Etablir lquation logique de la sortie S en fonction des entrs sous
sa premire forme canonique () standard puis dcimale.
2) En dduire lexpression de S sous sa deuxime forme canonique
() standard et dcimale
3) En utilisant les proprits de lalgbre de Boole, Simplifier la
premire forme de S puis schmatiser son logigramme laide des
portes logiques de base.
Exercice 4:
A partir du logigramme ci-contre,
1) Complter la remarque suivante La sortie S vaut
forcment lorsque D vaut .. quelque soit
ltat des entres
2) Dterminer lquation logique de la sortie S en
fonction des entres.
3) A partir du logigramme, tablir la table de vrit qui dcrit le fonctionnement de S.
4) Donner lquation logique de la sortie S(ABCD) sous sa deuxime forme canonique ()
standard puis dcimale. En dduire la premire forme canonique () dcimale. (A=MSB et
D=LSB)
Exercice 5:
Soit la fonction Z(abc)= (0 ;1 ;2 ;5). (a=MSB et c=LSB)
1) En donner sa 1re forme canonique algbrique.
2) La complmenter en utilisant le thorme de De Morgan et en donner sa forme numrique
(...).
-4-
3) La complmenter directement partir de la forme numrique (...) (...).

4) Donner Z sous sa forme numrique ()
Exercice 6:
Simplifier algbriquement les fonctions suivantes :
F1 a.b c c.( a b)
F2 (x. y z).( x y).z
F3 (x y).z x.( y z) y
F4 (a b c).( a b c) a.b b.c
Exercice 7:
Mettre les fonctions suivantes sous la premire forme canonique algbrique puis dcimale ( a=MSB
et poids dcroissant dans lordre alphabtique) :
F1 (a b).(a b c)
F2 a.b.d a.b.c a.b.c
F3 (a c).(a d c)b.c
Exercice 8:
Mettre les fonctions suivantes sous la deuxime forme canonique algbrique puis dcimale (a=MSB
et poids dcroissant dans lordre alphabtique) :
F1 (a c).( a b c)
F2 b.c a.b a.c.d c
F3 (a b c).(a b c)
Exercice 9:
1) Raliser les logigrammes des fonctions suivantes :
F A.B.C C.D
avec 3 portes NOR 2 entres,
avec 3 portes NAND 2 entres,
G A.(B C)
avec des portes NAND 2 entres.
H A.B BC AC
2) Simplifier la fonction suivante et dessiner son logigramme laide des portes NAND puis
laide des portes NOR deux entres.
K B.C.D A.B.D A.B.C.D
Exercice 10:
Peut-on simplifier le logigramme suivant qui utilise 4 portes XNOR (ou concidence) ?
-5-
TD N 3 - Synthse & Simplification par

Tableau de Karnaugh
Exercice 1:
On dsire raliser la logique de commande dun distributeur de boissons chaudes capable de
dlivrer du th (lectrovanne "T"), du caf ("C") et du sucre ("S"). Trois boutons "t", "c" et "s"
permettent dobtenir :
t c s p T C S P
- du caf, sucr ou non ;
.
- du th, sucr ou non ;
.
.
- du sucre seul (gratuit).
Une pice "p" doit tre introduite aprs avoir choisi une boisson. La
pice est rendue en cas de fausse manuvre ; cest la fonction "P" de restitution.
1) Etablir la table de vrit,
2) Trouver les quations de T , C , S et P,
3) Proposer un logigramme des fonctions T , C , S et P.
a b c d H1 H2
Exercice 2:
Simplifier les fonctions suivantes H1 et H2 en vue de ralisation nutilisant que :
- des portes ET-NON,
- des portes OU-NON.
Dessiner les logigrammes de H1 et H2
x tat indtermin ou indiffrent (0,1).
Exercice 3:
En utilisant les diagrammes de Karnaugh, simplifier les fonctions suivantes :
F1 a.b.c a.b.c a.b.c a.b.c
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
x
1
0
0
x
1
1
0
1
0
0
1
1
0
0
1
1
0
0
0
1
1
x
0
0
0
0
x
1
1
0
F2 a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d

F3(abcd) (0;1;2;3;9;10;11;13;15)
F5 (a.b a.b a.b).(c.d c.d) c.d.(a.b a.b)
F6 a.b.d b.c.d a.b.c.d a.b.c a.b.c.d avec : a.b.c.d, a.b.c.d, a.b.c.d,

a.b.c.d, a.b.c.d sont des tats indiffren ts.
Exercice 4:
Reprsenter les logigrammes des fonctions F5 et F6 de lexercice prcdent respectivement
laide des NAND deux entres et des NOR 2 entres.
Exercice 5:
Chacune des trois alarmes A, B et C met un fil la masse (c..d. A, B et C sont actifs dans ltat
logique bas(0), et le potentiel bas cest 0V)
A laide des ET-NON, raliser un systme logique qui permet :
- Dallumer la lampe L (L=1) quand il existe une seule alarme (alarme mineur),
- De dclencher une sonnerie S (S=1) quand il existe au moins deux alarmes (alarme majeure).
Pour cela on envisage 2 cas :
4) L et S ne doivent pas tre dclenchs en mme temps (L.S=0) ; Donner les expressions de L et S
ainsi que le schma de logigramme,
5) On conomise quelques circuits si le systme est conu de telle manire que la lampe reste
allume quand la sonnerie fonctionne.
-6-
Exercice 6:
Un pont peut soutenir 7 tonnes au maximum et on doit surveiller le poids des vhicules se
prsentant aux deux extrmits A et B o deux bascules mesurent les poids respectifs a et b des
vhicules.
On suppose que chaque vhicule a un poids infrieur 7 tonnes :
- si un seul vhicule se prsente la barrire correspondante A ou B souvre,
- si a+b 7 tonnes, les barrires A et B souvrent,
- si a+b> 7 tonnes la barrire correspondante au vhicule le plus lger souvre,
- si a=b la barrire A souvre en priorit.
a et b ntant pas de variables binaires, il convient de crer deux variables binaires x et y et de
reformuler lnonc du problme.
1) Exprimer A et B en fonction de x et y
2) Donner le schma du circuit en utilisant des portes ET-NON 2 entres.
3) Refaire le schma avec des OU-NON deux entres.
Exercice 7:
Dans une usine des briques on effectue le contrle de qualit selon 4 critres : le poids (p), la
longueur (lo) la largeur (la) et la hauteur (h) (0 incorrect et 1 correct), cela permet de classer les
briques en trois catgories :
Qualit A : le poids (p) et deux dimensions au moins sont corrects,
Qualit B : le poids (p) seul est incorrect ou le poids tant correct et deux dimensions au moins
sont incorrectes,
Qualit C : (ou refus) le poids (p) est incorrect ainsi quune ou, plusieurs dimensions.
1) Etablir la table de vrit liant (p) , (lo) , (la) et (h) aux Fonctions de sortie A , B et C.
2) Ecrire les quations simplifies (par tableau de Karnaugh) des sorties A , B et C .
3) Dessiner le logigramme laide de 2 circuits intgrs contenant 3 ET-NON 3 entres et de
1 circuit intgr contenant 4 OU-NON 2 entes. On dispose des variables p , lo , la et h sous
la forme directe seulement.
Exercice 8:
On dispose, sur un automobile, de quatre commandes indpendants : CV pour les veilleuses, CC
pour les deux phares de croisement, CR pour les deux phares de route, CA pour les deux phares de
brouillard ( 1 au travail 0 au repos )
On note les tats de lumires V pour les veilleuses, C pour les feux de croisement, R pour les
feux de route et A pour les feux de brouillard ( 1 pour allumage et 0 pour lextinction)
- Les veilleuses ntant compts comme des phares il est prcis que :
- 4 phare ne peuvent tre allums simultanment,
- Les feux de croisement ont priorit sur le feux de route et les brouillard,
- Les antibrouillards ont priorit sur les feux de route,
- Les veilleuses peuvent tre allumes seules mais lallumage des feux de croisement ou des feux
de route ou des antibrouillards entraine obligatoirement lallumage des veilleuses.
1) Donner la table de vrit liant V , C , R et A CV , CC , CR et CA .
2) Simplifier les fonctions laide de tableau de Karnaugh.
3) Dessiner le logigramme utilisant 3 portes NOR , 1 porte NAND et une porte ET.
Exercice 9:
Une socit 4 actionnaires ayant le nombre suivant dactions A :60 B :100 C :160 D :180.
On dsire construire une machine permettant le vote automatique lors des runions. Chaque
actionnaire dont le poids de vote est proportionnel au nombre dactions appuie sur un bouton qui
porte son nom ( A , B , C ou D).
Si un actionnaire vote OUI, sa variable (par exemple A) vaut 1 , sil vote NON, elle vaut 0.
Une rsolution sera vote (V=1) si la somme des actions correspondant aux vote OUI
reprsente au moins la moiti des actions plus 1. Exprimer V en fonction de A , B , C et D et
dessiner le logigramme.
-7-
TD N 4 Circuits Combinatoires :
(Codeurs, Dcodeurs, Multiplexeurs & Dmultiplexeurs))
Exercice 1:
Dans le cas dun encodeur prioritaire, si plusieurs
lignes dentre sont actives simultanment, le rsultat
correspondant une seule parmi celles-ci est affich
en sortie. Par exemple, si A7 et A8 sont dans ltat 1,
lencodeur prioritaire donne en sortie le code
correspondant 8 .
1) En tenant compte des informations prcdentes, complter la table de vrit ci-contre
correspondant un encodeur de priorit dcimal.
2) Donner les quations logiques exprimant les Yi en fonction des variables dentre
Exercice 2:
A
B
C
Transcodeur
X
Y
Z
Dveloppez un circuit logique (transcodeur) muni de 3 variables dentre (A,B,C)2 reprsentant le

nombre N dans le code binaire naturel(ou pur), et qui donne en sortie (XYZ) reprsentant le mme
nombre dans le code Gray (ou binaire rflchi).
1) Dresser une table de vrit traduisant le fonctionnement,
2) A laide du tableau de Karnaugh, trouver les quations des sorties : X , Y et Z,
3) Dessiner le logigramme avec uniquement des portes XOR deux entres,
4) En dduire le logigramme si le code dentre est sur 4 bits.
5) Vrifier que ce transcodeur peut raliser le transcodage inverse
Exercice 3:
Soit un circuit combinatoire 5 lignes dentre et 3 lignes de sorties comme le montre la figure
ci-dessous :
Le fonctionnement est le suivant :

- Lorsquune seule ligne dentre, parmi E0, E1, E2, E3 se trouve au niveau haut, son numro est
cod en binaire sur les sorties (BA),
- Si plusieurs lignes sont simultanment au niveau haut, on code le numro le plus lev,
- Si toutes les lignes dentre sont au niveau bas, on code (BA) = (00), mais on signale par Eout=1
que ce code nest pas valid. Dans tout les autres cas Eout=0.
- Le fonctionnement dcrit jusquici sobserve lorsque Ein=1. Si Ein=0, on obtient B=A=Eout = 0.
1) Dresser la table e vrit du codeur.
2) Etablir les quations logiques des sorties A, B et Eout en fonction des entres de E0E3 et Ein.
3) Reprsenter le schma logique du codeur
Exercice 4:
On cherche concevoir un dcodeur pour piloter un afficheur 7 segments. La logique de dcodage
requiert 4 entres BCD et 7 sorties, soit une pour chaque segment de lafficheur, comme lillustre la
figure suivante :
-8-
1) Dresser la table e vrit du dcodeur BCD/ 7 segments. Les sorties seront considres
indtermines () pour les combinaisons dentre non valides.
2) A laide du tableau de Karnaugh dterminer les expressions simplifies des sorties.
3) Reprsenter le schma logique des sorties a, b et c.
Exercice 5:
1) Trouver les quations logiques rgissant le fonctionnement du dcodeur 3 entres (1 parmi 8)
dont la table de vrit est rsume dans la table suivante :
2) Donner la structure logique (le logigramme) dun tel dcodeur

3) A partir du dcodeur prcdent (1parmi 8), concevoir un dcodeur 1 parmi 32.
Exercice 6:
1) Trouver les quations logiques rgissant le fonctionnement du multiplexeur 4 entres plus une
entre de validation active au niveau bas : G . Combien faut-il dentres de slection ?
2) Mme question que prcdemment mais pour un multiplexeur 8 entres plus une entre de
validation G supplmentaire.
3) A laide de multiplexeurs 8 entres dfinis prcdemment, concevoir un multiplexeur 16
entres.
Exercice 7:
1) Crer un circuit pour mettre en uvre la fonction logique spcifie au
tableau suivant en utilisant un multiplexeur 8 entres,
2) refaire la question prcdente mais avec un multiplexeur 4*1,
3) Mme chose que prcdemment mais avec un dcodeur 3 vers 8.
Exercice 8:
Soit le schma ci-contre :
Donnez lquation de S en fonction de A, B, C, D, et E .
-9-
TD N 5 - Circuits Combinatoires :
(Comparateurs & Additionneurs)
Exercice 1:
1) Donner le schma logique dun comparateur 1 bit pourvu dune entre de validation E
autorisant la comparaison . Si E=0, toutes les sorties valent O , sinon le fonctionnement est
le suivant :
- Si=1 si Ai> Bi,
- Ei=1 si Ai=Bi,
- Ii=1 si Ai<Bi.
2) Dduire le schma dun comparateur de deux nombres de 3 bits A=(a2a1a0)2 B=(b2b1b0)2
utilisant 3 comparateurs 1 bits en cascade et des portes OU. Quel inconvnient prsente
cette solution ? Comment remdier cet inconvnient ?
Exercice 2:
On veut raliser un circuit capable de comparer 2 nombres binaires de 4 bits nots
A=(A3A2A1A0) et B=(B3B2B1B0) que lon appelle communment comparateur 4 bits .
Pour cela, on demande de:
1) Etablir une table de vrit puis raliser le logigramme du comparateur de deux nombres 1
bits Ai et Bi, schmatis ci-dessous.
2) Etablir par un raisonnement S, E et I en fonction de Si, Ei et Ii puis
raliser un comparateur 2 bits en utilisant 2 comparateurs 1 bits, 3 portes ET 2 entres et 2
portes OU 2 entres.
3) Refaire le travail pour raliser un comparateur de deux nombres binaires de 4 bits A et B.
Exercice 3:
On donne ci-dessous le schma de brochage et la table de vrit du circuit intgre 74HC85
qui est un comparateur logique 4bits
1) Dessiner un schma de cblage laide de comparateurs 4 bits 7485 qui nous

permet de comparer deux nombres binaires A et B de huit bits A=(a7a6a5a4a3a2a1a0)2 et
B=(b7b6b5b4b3b2b1b0)2
2) A laide dun comparateur intgr 4 bits 7485 on dsire comparer deux nombres
binaires de 5bits. Donner le schma logique dun tel systme.
- 10 -
3) Afin de comparer deux nombres binaires de 4bits, on utilise le circuit 7485. En se basant sur la
table de vrit du comparateur 7485 complter le tableau suivant :
Exercice 4:
On veut raliser l'addition S de 2 nombres A et B cods en binaires naturel sur n bits tels que :
A
An
An-1
A1
B
Bn-1
B1
+ Bn
= Sn
S
Sn-1
S1
An Bn et Sn tant les bits de poids fort.
1) Demi-additionneur : on appelle Si et Ci respectivement le rsultat et la retenue de l'addition de
2 bits Ai et Bi indpendamment de la retenue Ci-1 de l'addition des 2 bits prcdents. Etablir
les tables de Karnaugh de Si et Ci. En dduire le diagramme logique de ces 2 fonctions en
utilisant des fonctions lmentaires (OR, AND, XOR)
2) Additionneur complet retenue propage (ripple carry) : pour raliser l'addition de A et B, on
additionne en commenant par les bits de poids faible, Ai, Bi et Ci-1. Le rsultat est Si et une
retenue ventuelle Ci.
a) Faire les tables de Karnaugh de Si et Ci. En dduire le diagramme logique de ces fonctions.
Prcisez les circuits utiliss.
b) A partir du bloc lmentaire d'addition dfinit prcdemment, dfinir le schma ralisant
l'addition de A et B (4 bits).
Exercice 5:
Soit le montage suivant qui reprsente un additionneur- soustracteur de deux nombres 4 bits :
- Donner le rle de lentre SST.

- Donner le rle du circuit C .
- Complter le tableau suivant :
- 11 -
Exercice 6:
On dsire concevoir une variable logique de sortie X qui satisfait les conditions suivantes :
X = 1 si A< 7 et A 10 , si non X = 0 A tant un nombre binaire A=(a3a2a1a0)2
Complter le schma suivant qui Donne une solution de X utilisant des circuits comparateurs 4
bits (CI 7485) est des portes logiques ET et OU 2 entres (CI 7408 et CI 7432).
Exercice 7:
Le circuit de la figure ci-dessous est celui dune unit arithmtique et logique (UAL) 1 bit
constitu essentiellement de trois blocs et de quelques portes logiques.
1) Ecrire les expressions logiques des sorties de diffrents blocs. En dduire la fonction ralise
par chaque bloc.
2) Donner lexpression de Si en fonction de Ai et Bi pour les diffrentes combinaisons de F1F0 et
expliquer clairement le fonctionnement du circuit.
3) Donner le schma bloc dune UAL 4 bits ralise partir du schma bloc de lUAL 1 bit.
- 12 -
TD N 6 Systmes Squentiels Asynchrones

(Synthse par la mthode dHuffman)
Exercice 1:
Dans une salle de classe on dsire installer un tableau monte et descente automatique. Le
dispositif est constitu par deux cbles situs droite et gauche du tableau, senroulant la partie
suprieur sur deux tambours, cals sur un mme arbre, mus par un moteur lectrique quip dun
rducteur de vitesse roues et vis sans fin.
Les conditions de fonctionnement sont les suivantes :
i. Le tableau monte losquon actionne un bouton poussoir a (action maintenue) et sarrte quand
a est libr.
ii. Le bouton descend lorsque lon actionne un bouton poussoir c (action maintenue) et sarrte
quand c et libr.
iii. Pour des raisons de scurit, deux cas doivent-tre envisags
1er cas : Laction simultane sur a et c provoque larrt du tableau qui ne se remet en marche
que lorsque lun des deux boutons est libr , est dans le sens prescrit par celui reste
actionn.
2me cas : Laction simultane sur a et c ne modifie pas le mouvement du tableau , la priorit
tant accorde au bouton qui a t actionn le premier.
On demande dans les deux cas de scurit envisags dtablir :
1) Les quations des circuits,
2) Les schmas des circuits.
Nota : Les scurit de fin de course seront ajoutes aprs ltablissement des schmas
h
: fin de course monte
d
: fin de course descente.
Exercice 2:
Une sortie K est commande est commande par un bouton poussoir S , le fonctionnement est
le suivant :
- A larrt S=0 et K=0,
- On appuie sur S , K fonctionne,
- On relche S , K reste en fonctionnement,
- On appuie de nouveau sur S , K ne fonctionne plus,
- Quand on relche S , K reste larrt.
Exercice 3:
Dans un dispositif de contrle , lapparition dune anomalie agit sur un contact a (a=1)
provoque :
- Lallumage dune lampe orange L1 (L1=1),
- La mise en route dune sonnerie S (S=1),
Le prpos la surveillance est ainsi alert, il agit alors sur un bouton b (b=1). Deux cas sont
possibles :
- Lanomalie est de courte dure, a dj disparu avant mme lintervention du
surveillant, laction de ce dernier arrte la sonnerie S et teint la lampe L1,
- Lanomalie est de longue dure, persiste encore lors de lintervention du surveillant,
laction de ce dernier arrte S et L1 et allume une lampe rouge L2 (L2=1).
On demande le plan dvelopp du circuit lectrique.
- 13 -
TD N 7 Systmes Squentiels
(Bascules et Compteurs asynchrones)
Exercice 1:
On donne les symboles suivants de 4 bascules bistables, on vous demande de donner le nom
de chaque bascule, de prciser si elle est synchrone ou asynchrone ? Puis dindiquer les entres
synchrones et les entres asynchrones et le type dactivation de lentre dhorloge.
a)
b)
c)
d)
Exercice 2:
Complter les chronogrammes pour chacun des cas suivants :
b)
a)
d)
c)
Exercice 3:
1)
a. Tracer le chronogramme obtenu de H et Q de la figure ci-contre.

b Quelle est la frquence FQ de Q par rapport la frquence de lhorloge FH ?
2) Pour la figure suivante :

a. Tracer les chronogrammes de Q1 et de Q2 pour
le signal dhorloge H . Q1 et Q2 sont nuls t=0
b. Quelles sont les frquences de Q1 et de Q2 en
fonction de FH de H ? Quel est le dphasage
entre Q1 et Q2 ?
Exercice 4:
A. On donne ci-contre, les symboles des deux bascules a) et b) :
1) Donner leurs dsignations.
2) Pour ces deux bascules, quelles sont les entres synchrones
et les entres asynchrones. Expliquer le rle des entres
RAU et RAZ et prciser pour quel niveau sont-elles
actives ?
3) Complter les chronogrammes QA et QB de deux bascules
1
H
1
Bascule(A)
Bascule(B)
RAU
RAU
D
H
RAZ
RAZ
1
H
t
1
QA
t
1
QB
t
- 14 -
Dduire la fonction ralise par la bascule dans les deux cas. La frquence de
lhorloge(H) tant FH=16KHz, calculer donc FS la frquence de la sortie QA ou QB.
B. A laide des bascules de type (A) :
1) Donner le schma de cblage dun compteur binaire asynchrone modulo12.
2) Quel inconvnient prsente un tel compteur ? Si le retard de propagation de chaque
bascule et porte logique est de lordre de tpd=15 ns, quelle sera la frquence maximale
de lhorloge FHmax autorise .
3) Initialement le compteur est 0 , comment raliser a ? Quel tat sera pris par ce
compteur aprs la 33me impulsion de l-horloge et lorsque RAU = RAZ=1
4) La frquence de lhorloge(H) FH=16 KHz. Dterminer donc FQi la frquence de la sortie
de la dernire bascule (ayant le poids le plus fort).
C. Le signal de lhorloge est dlivr par un oscillateur astable bascule de Schmitt 74HC14.
(1)
1) Donner le schma de lhorloge.
+5V
(14)
(7)
vs=H
(2)
vs=H
2) Sachant que dans ce cas la frquence est donne par FH
1,2
. On donne C=10 nf
RC
calculer R pour obtenir FH=16 KHz.
Exercice 5:
Soit le schma bascules suivant :
1)
2)
3)
4)
Sur quel front fonctionnent les bascules ?

A quel niveau logique les entres R sont elles actives ?
Complter les chronogrammes de Qa, Qb, Qc et de R ( ltat initial, Qa=Qb=Qc= "0")
Donner un nom cette structure ?
Exercice 6:
Soit le schma structurel suivant :
1) Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre rponse.
2) Expliquer le rle des entres prioritaires S et R .
3) Tracer les chronogrammes des sorties Qa, Qb et Qc ( ltat initial, Qa=Qb=Qc= "0").
4) Convertir en dcimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible.
5) Quelle est la fonction ralise ?
6) Donner le modulo du compteur.
7) Modifier le schma pour raliser un modulo 6.
- 15 -
TD N 8 Systmes Squentiels
(Compteurs Synchrones & Registres)
Exercice 1:
La table des transitions dune bascule se remplit laide de sa table de
vrit. Il faut dterminer quelles valeurs taient prsentes sur les entres J et
K ou D au moment de la transition Pour a on vous donne la table de vrit:
Complter la table des transitions suivante de la bascule JK. Et dune
bascule D.
Transit
ions
0
1
Exercice 2:
On dsire raliser un compteur synchrone modulo 7 laide de bascules JK synchronises sur
front descendant.
1) A laide de la table des transitions, remplissez la table dexcitation du circuit ci-dessous.
Etat prcdent
H
Q2 Q1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
Q0
0
1
0
1
0
1
0
1
Etat suivant
Q0
Q2
Q1
J2
K2
J1
K1
J0
K0
2) Donnez les quations des entres J0, K0, J1, K1, J2 et K2.
3) Dessinez le schma de cblage.
Exercice 3:
On dsire maintenant raliser un compteur synchrone, modulo 8 en code Gray, laide de
bascules D synchronises sur front montant.
1) Etablir la table dexcitation du circuit dans ce cas.
2) Donnez les quations des entres D0, D1, D2 et.
3) Dessiner le schma de cblage.
Exercice 4:
Le Schma suivant est celui dun compteur
en anneau (ou compteur circulaire).
1) Tracer les chronogrammes de Q0, Q1 et Q2 .
2) Exprimer la frquence FQ0 en fonction de FH
3) Au vu des chronogrammes, indiquer le
modulo de ce compteur.
- 16 -
Exercice 5:
Le Schma suivant est celui dun compteur
circulaire de Jhonson.
1) Faire le mme travail que prcdemment
(compteur en anneau) sur ce nouveau schma.
2) Quelle diffrence existe-t-il entre ce schma et
le prcdent ? Quelle en est la consquence sur
le modulo et la frquence des signaux de
sortie?
Exercice 6:
1) On considre le montage suivant. Quelle fonction a-t-on ralise ?
2) On considre le montage suivant. Quelle fonction a-t-on ralise ?
3) On combine les deux fonctions prcdentes selon le schma suivant. Effectuer la synthse dun
oprateur M laide de portes standards.
4) On dsire ajouter une fonction de chargement du mot form par A, B, C, D en Q , Q , Q , Q selon

0
le schma suivant. Effectuer la synthse dun oprateur M laide de portes standards.
Exercice 7:
Lors de la ralisation de son projet de fin dtudes un tudiant se trouve oblig dutiliser une
solution base sur un circuit intgr quil ne connat pas. Dans de tels cas il est souvent indispensable
de consulter le recueil des fiches techniques du fabriquant pour connatre les spcifications de
llment.
Le problme que voici vise vous exercer trouver les renseignements ncessaires au sujet dun
circuit intgr le 74LS169 . Consulter attentivement la fiche technique et rpondre aux questions
suivantes :
Quel est le type des bascules quil utilise, sur quel front sont-elles synchronises ? En dduire le
front de synchronisation du circuit intgr.
Donner le rle des entres LOAD, A, B, C et D.
Sur quel niveau sont actives les entres P et T, en dduire la fonction F reliant P, T et
LOAD ?
- 17 -
a) Donner les deux modes de fonctionnement du

circuit.
b) Comment on change dun mode un autre ?
Supposer vraies les conditions suivantes :
ABCD=1011
P+T= P.T=0
LOAD=0
Indiquer les valeurs des sorties QA, QB, QC et QD.
Sachant que LOAD=1 complter le tableau cicontre :
Donner le nom complet de ce circuit.
Entres
H
0
1
2
3
4
5
6
7
8
9
U/D
1
1
1
1
0
1
1
1
1
1
Sorties
P.T
0
0
0
1
0
1
0
0
0
0
QD
1
QC
1
QB
0
QA
1
RCO
1
Fiche Technique
- 18 -
Recueil de Ds & Examens
- 19 -
DEVOIR SURVEILL
INSTITUT SUPRIEUR DES

ETUDES TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
Module : Systmes Logiques (1)
Documents autoriss : Non Oui
Classes : GE1
Calculatrice autoris : Non Oui
Date
Nombre de pages : 2
: / Novembre / 2013
Heure : 9 H 00 min
Enseignants : I. Azzouz , M ben Amara , A
Dure : 1 H
Dhouib
Exercice 1 : (2 points)
Exprimer le nombre dcimal 14 dans les diffrents codes suivants :
a- Code binaire pur , puis le convertir en code Gray,
b- Code BCD.
Convertir en binaire les nombres dcimaux suivants :
a- 75,33
b- 8,17
c- 3,51
d- 67,20
Effectuer les oprations arithmtiques suivantes
a- (F0D9)16+(D1A)16=( ? )16
b- (10122)4+(1211)4=( ? )4
c- (541)8+(237)8=( ? )8
d- (AB72)16+(CEF)16=( ? )16
Transcoder les nombres suivants et expliquer la mthode utilise :
a- (57A)16=( ? )4=( ? )8
b- (125)6=( ? )9
- 20 -
Prsenter les fonctions suivantes en utilisant uniquement des portes universelles NAND
deux entres
a- OU exclusif,
b- ET logique ,
c- OU logique.
Simplifier les expressions logiques suivantes au moyen de lalgbre de Boole :
E1 A B B. A.C
E 2 A A.B.C B.C
E 3 A.B.C B.C B.B
a- Dterminer ltat de sortie S en fonction des entres A, B, C.

b- Raliser la fonction S laide de loprateur universel NAND deux entres.
- 21 -
DEVOIR SURVEILL

NABEUL
DPARTEMENT : GE
Classes : GE1
Date
Nombre de pages : 2
: 18 / Novembre / 2014
Heure : 10 H 30 min
Enseignants : Mr. Nizar TOUJENI, Mr.
Dure : 1 H
Mahmoud BEN AMARA, Mr Walid FAZZANI
Exercice 1 : (6.5 points)

1. Remplissez ce tableau :
dcimal
binaire
hexadcimal
BCD
binaire rflchi
5
1101
13
00010110
10110
2. Effectuer les oprations binaires suivantes :
a. 1001 + 1101 + 110 + 1011
b. 1100101001 - 110110110
c. 110110 101

Considrons le circuit suivant :
- 22 -
(ABCD) est un nombre binaire cod en BCD (ou DCB) dont le bit de poids fort est A et le bit de
poids faible est D. Ces entres binaires sont appliques un circuit logique qui donne en sortie
un niveau haut (Z=1) quand le nombre est suprieur 6 = (0110)2.
Sachant que les valeurs n'appartenant pas au code seront considres comme tats indiffrents
auxquels on affecte qui peut-tre considr "0" ou "1".
1. Dresser la table de vrit de ce circuit.
2. Dduire l'expression de Z sous forme canonique.
3. En utilisant la mthode algbrique, simplifier lexpression de Z.
4. A laide du tableau de Karnaugh, trouver le schma de cblage de ce circuit l'aide des portes
"NAND" 2 entes.
Soit la fonction logique F donne par le diagramme suivant :
M
N
O
1. Trouver lexpression logique de la fonction F.

2. Simplifier cette expression par la mthode algbrique.
3. Proposer un logigramme plus simple qui donne la fonction F.
- 23 -
ISTITUT SUPERIEUR DES ETUDES TECHNOLOGIQUES DE NABEUL

Dpartement de Gnie Electrique
Devoir surveill
Matire
Classe
Semestre
Document
: Systmes logiques (1)I

: GE11 GE16
:1
: Non autoris
Date
: /11/2015
Dure
: 1 heure
Nbre de pages : 2
Exercice 1 (5 points)
1) Convertir les nombres dcimaux suivants :
12410 = (..... ?......)2
34710
= (..... ?......)8
537410 = (..... ?......)16

2) Convertir les nombres suivants :
11011011012 = (..... ?......)8
100101101112 = (..... ?......)16
75268 = (..... ?......)16
Sachant que lon dispose de 8 bits pour crire les nombres avec leurs signes et quon
utilise le complment 2 (vrai) pour reprsenter les nombres ngatifs :
1) Donner la reprsentation des nombres suivants en binaire :
a) +9610 = (..... ?......)2
b) +6810 = (..... ?......)2
c) +3710 = (..... ?......)2
d) -5810 = (..... ?......)2
e) -7410 = (..... ?......)2
f) -8710 = (..... ?......)2
2) Effectuer les oprations suivantes et donner le rsultat en binaires :
a) (+68 +37)10
b) (+96 -74)10
c) (-87 -74)10
d) (-58 -74)10
Exprimer les nombres 10610 et 8110 dans les diffrents codes suivants :
1) Code binaire naturel
2) Code binaire rflchi
3) Code DCB (ou BCD)
- 24 -
Etant donn la fonction logique Fa,b,c=abc+abc+abc+abc
1) Simplifier la fonction F
2) Donner le logigramme de la fonction F simplifie
3) Reprsenter la fonction F simplifie en utilisant des portes NAND deux entres et
tracer le logigramme correspondant.
- 25 -
EXAMEN

NABEUL
DPARTEMENT : GE
Classes : GE1
Date
Nombre de pages : 2
: / Janvier / 2014
Heure : 9 H 00 min
Enseignants : Mme Imen AZZOUZ, Mme
Dure : 1 H 30 min
Amina DHOUIB, Mr Mahmoud BEN AMARA
On dsire comparer desux nombres binaires A et B ayant chacun 2 bits (c'est--dire : A=a1a0
et B=b1b0). Nous disposons de 3 lampes L1, L2 et L3 qui sont allumes dans les conditions
suivantes :
L1=1 si A>B,
L2=1 si A<B,
L3=1 si A=B.
1) Dterminer dans un tableau les diffrents cas possibles.
2) En dduire lquation de chaque lampe pour les deux nombres binaires A et B 2 bits.
3) Proposer un schma de cblage.
Soit la fonction :
F( abcd) (a b).(c d )
1) Donner la table de vrit de cette fonction.
2) Raliser cette fonction laide dun multiplexeur 3 bits dadresses (abc).
3) Raliser cette fonction laide dun multiplexeur 2 bits dadresses (ab).
- 26 -
On donne ci-dessous la table de transcodage suivante :
A3
0
0
0
0
1
1
1
1
Entres
A2
A1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
B3
0
0
1
1
0
0
0
1
Sorties
B2
B1
1
1
0
1
1
0
1
1
0
1
0
1
1
0
0
0
4) Donner les quations simplifies des sorties du transcodeur.

5) Raliser la fonction de sortie B3 laide des NAND deux entes.
6) Donner la table de vrit dun additionneur complet (2 bits),
7) Dterminer les quations des sorties (S : somme , R : retenue),
4) En utilisant le schma de cblage dun demi additionneur, proposer le schma de cblage dun
additionneur complet.
Trois interrupteur I1, I2 et I3 commandent le dmarrage de deux moteurs M1 et M2 selon les
conditions suivantes :
Le moteur M1 ne doit dmarrer que si au moins deux interrupteurs sont ferms (Ii=1),
Ds quun ou plusieurs interrupteurs sont activs, le moteur M2 doit dmarrer.
1) Donner la table de vrit correspondante,
2) Dterminer les quations simplifies des sorties M1 et M2,
3) Faire le logigramme de M1 et M2.
Bon TRAVAIL
- 27 -

Ministre de lEnseignement Suprieur, de la Recherche Scientifique et des Technologies de l'Information et de la Communication
DIRECTION GENERALE DES ETUDES TECHNOLOGIQUES

Institut Suprieur des Etudes Technologiques de Nabeul
Examen : Systmes Logiques (1)
Classes : GE11, GE12, GE13, GE14, GE15 et

GE16
Date : 6 janvier 2015
Dure : 1h:30
Propos par : W. EL FEZZANI, M.

BEN AMARA et N. TOUJENI
Heure : 09 h :00
Exercice 1 :
On se propose de raliser un dcodeur "BCD / 7segments" illustr par la figure ci-dessous :
Il faut raliser la fonction qui fait correspondre aux variables d'entres E0, E1, E2 et E3
l'allumage correct des segments de l'afficheur a, b, c ,d ,e, f et g.
Exemple : Chiffre 1 = Segments allumer b et c
Chiffre 5 = Segments allumer a, c, d, f, g
Ci-dessous le tableau Dcimal / Binaire avec nos 4 variables d'entres E0, E1, E2 et E3. On
fait correspondre ce tableau l'allumage des 7 segments (a g).
1-) Remplir les colonnes a, b, c, d, e, f et g.
Chiffre
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
E3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
E2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
E1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
E0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
2-) Dterminer les quations des diffrents segments.
- 28 -


Classes : GE11, GE12, GE13, GE14,

GE15 et GE16
Dure : 1h:30
Propos par : W. EL
FEZZANI, M. BEN AMARA
et N. TOUJENI
Heure : 09 h :00
3-) Simplifier les quations de a, b, c, d, e, f et g en utilisant la mthode du Tableau de

KARNAUGH.
E1 E0
E3 E2
00
01
11
10
00
01
11
E1 E0
E3 E2
00
01
11
10
10
00
01
11
E1 E0
E3 E2
00
01
11
10
00
01
11
d=.....
=.....
=.....
=.....
E1 E0
E3 E2
00
01
11
10
00
01
11
b=.
=.
=.
=.
E1 E0
E3 E2
00
01
11
10
10
00
01
11
10
a=.....
=.....
=.....
=.....
E1 E0
E3 E2
00
01
11
10
10
00
01
11
c
c=....
=....
=....
=....
E1 E0
E3 E2
00
01
11
10
10
e=.
=.
=.
=.
00
01
11
10
F
f=....
=....
=....
=....
g=...
=...
=...
=...
10
- 29 -



GE15 et GE16
Dure : 1h:30
4-) Ecrivez toutes les quations (a, b, c,

5-) Tracer le logigramme correspondant
Propos par : W. EL
et N. TOUJENI
Heure : 09 h :00
d, e, f et g) avec des portes NAND 2 entres.
Exercice 2 :
Soit le montage suivant :
1-) Donnez lquation de S en fonction de A, B, C, D, et E

2-) Tracer le logigramme correspondant
- 30 -

Ministre de lEnseignement Suprieur, de la Recherche Scientifique et des Technologies de l'Information et de la
Communication


GE15 et GE16
Dure : 1h:30
Propos par : W. EL
et N. TOUJENI
Heure : 09 h :00
Exercice 3 :
1-) Donner lquation dun comparateur 1 bit pourvu dune entre E autorisant la comparaison.
Si E=0, toutes les sorties valent 0, sinon le fonctionnement est le suivant :
Si=1 si ai>bi, 0 sinon

Ei=1 si ai=bi, 0 sinon
Ii=1 si ai<bi, 0 sinon
2-) Donner limplantation dun comparateur de deux nombres A=a2a1a0 et B=b2b1b0 en utilisant
des comparateurs 1 bit et des portes OR
- 31 -
EXAMEN JANVIER 2016

ETUDES TECHNOLOGIQUES
DE NABEUL
DPARTEMENT : GE
Examen de
Classes
: Systmes logiques (1)

: GE11GE16
Date
: 05./ Janvier / 2016
Documents
Prpar par
Exercice 1 (7
: Non autoriss
:
Dure
: 1 H 30 min
Heure
: 11 H
Nombre de pages
:2
Barme
:785
Mr BEN AMARA M., Mr FEZZANI W, Mr GAALOUL K.
points [2, 2, 3])
Dans une usine de fabrication de boites on effectue un contrle de qualit selon 3 critres :
- Poids P, (0 incorrect, 1 correct)
- Diamtre D,
(
"
,
"
)
- Hauteur H,
(
"
,
"
)
Cela permet de classer les boites en 3 catgories :
- Qualit A : Le poids P et une de deux dimensions au moins sont corrects,
- Qualit B : Le poids P seul est correct ou une de deux dimensions au moins est correcte,
- Qualit C : Le poids P et les deux dimensions sont incorrects.
3) Tracer la table de vrit du systme,
4) Donner les expressions simplifies des sorties A, B et C en utilisant le tableau de
Karnaugh.
5) Dessiner le logigramme des sorties A, B et C en utilisant des portes NOR deux entres.
Exercice 2 (8
points [2, 1.5, 4.5] )
Lafficheur 7 segments est un circuit intgr form de 7 diodes luminescentes en forme

de btonnets permettant de reprsenter tout chiffre (0 9),
- 32 -
On veut raliser le circuit combinatoire permettant de piloter lafficheur 7 segments, qui

a pour entre un code BCD : (D C B A) et pour sorties les segments a, b, c, d, e, f et g
1) Donner la table de vrit des sorties d, e, et f sachant que A est le bit du poids le plus
faible. les sorties seront considres indtermines () pour les combinaisons dentre
non valides.
2) Ecrire les expressions des sorties d, e, et f sous la premire forme canonique (), puis
sous forme dune somme dcimale (..).
3) Donner le schma de ralisation des sorties : d laide dun multiplexeur(*) 16 vers 1 et
e et f laide de deux multiplexeurs 8 vers 1,
(*)
On vous donne ci-dessus les schmas des Mux utiliser !
Exercice 3 (5
points)
On donne ci-contre le schma de brochage du circuit intgre 74HC85 qui

est un comparateur logique 4bits
3) Dessiner un schma de cblage laide du comparateur 4 bits 7485
qui nous permet de comparer deux nombres binaires A et B trois bits
A=(a2a1a0)2 et B=(b2b1b0)2
4) Le schma logique suivant, est celui dun circuit combinatoire base du
comparateur 4 bits qui nous permet de gnrer une fonction logique
F1(wzyx). Dduire lexpression de F1 sous forme dune somme dcimale
puis sous sa premire forme canonique.
Bon travail
- 33 -
Exprimer le nombre dcimal 14 dans les diffrents codes suivants :
a- Code binaire pur(ou binaire naturel BN) , puis le convertir en code Gray( ou binaire rflchi BR),
(14)10 = (1110) BN
= (1001) BR
b- Code BCD.
(14)10 = (0001 0100) BCD
14 2
0 7
1
2
3 2
1 1
Convertir en binaire les nombres dcimaux suivants :
75
1 37 2
a1 18 2
0,33 x 2 = 0,66
(75,33)10 = (1001011, 010101)2
09 2
1 4
0,66 x 2 = 1,32
0
0,32 x 2 = 0,64
0,64 x 2 = 1,28
0,28 x 2 = 0,56
0,56 x 2 = 1,12
0,12 x 2 = 0,24
on sarrte ce niveau car la prcision (2-7) est meilleur que 1/100 !
b0,17 x 2 = 0,34
(8,17)10 = (10000, 0010101)2
0,34 x 2 = 0,68
0,68 x 2 = 1,36
0,36 x 2 = 0,72
0,72 x 2 = 1,44
0,44 x 2 = 0,88
0,88 x 2 = 1,76
c0,51 x 2 = 1,02
(3,51)10 = (111, 1000001)2
0,02 x 2 = 0,04
0,04 x 2 = 0,08
0,08 x 2 = 0,16
0,16 x 2 = 0,32
0,32 x 2 = 0,66
0,66 x 2 = 1,32
67 2
1 33 2
d1 16 2
0,20 x 2 = 0,40
(67,20)10 = (1000011, 0011)2
08 2
0 4
0,40 x 2 = 0,80
0
0,80 x 2 = 1,60
0,60 x 2 = 1,20
0,20 x 2 = 0,40 On sarrte puisque a devient cyclique
2
2 2
0 1
2
2 2
0 1
- 34 -
Effectuer les oprations arithmtiques suivantes
a)
F0D9
+ D1A
= FE03
b)
10122
+ 1211
= 11333
c)
541
+ 237
= 1000
d)
AB72
+ CEF
= B861
Transcoder les nombres suivants et expliquer la mthode utilise :
a) Par conversion rapide : B16
B2
B4 ou de B2
B4
4
16= 2
chaque chiffre de la base (16) est reprsent par quatre bits dans la base (2)
4=22
chaque 2 bits de la base (2) sont reprsents par un chiffre de B4
(57A)16 = ( 0101 0111 1010 ) 2 = (111322 ) 4 = ( 0101 0111 1010) 2 = ( 2572) 8
b) B6
B10 (par dveloppement polynomial)
B9 (par divisions successives).
0
1
2
53 9
( 125 )6= 5x6 +2x6 +1x6 = 5+12+36 = ( 53 )10 = ( 58 )9
8
5
Prsenter les fonctions suivantes en utilisant uniquement des portes universelles NAND
deux entres
a- OU exclusif,
A
B = AB + AB = AB + AB = AB AB , puisque AB = BAB et AB = AAB

= BAB AAB = [B|(A|B)]|[A|(A|B)]
b- ET logique , A B = A B = (A|B)|(A|B) ou (A|B)|1
c- OU logique.
A + B = A + B = A B = (A|B)|(B|B)
- 35 -
Simplifier les expressions logiques suivantes au moyen de lalgbre de Boole :
E1 = A+B + B.A.C = (A+B) + (A+B).C sachant que X+X.C = X+C
E1 = A+B+C
E2 = A = A.B.C + B.C = A + B.C + B.C = A + B.(C + C)
E2= A + B
E3= A.B.C + B.C + B.B , puisque B.B=0
E3=B.C
a- Dterminer ltat de sortie S en fonction des entres A, B, C.

S = A.(C + B) + A.B + B.C = A.C + A.B + A.B + B.C =
S = A.C + A.B + A.B

ou
S = B.C + A.B + A.B
b- Raliser la fonction S laide de loprateur universel NAND deux entres.

S = A.C + A.B + A.B = A.(C +B) + A.B = A.(C +B) . A.B = [A|(C+B)]|[(A|A)|B]
= [A|(C.B)]|[(A|A)|B]
= [A|((C|C)|B)]|[(A|A)|B]
- 36 -

1. Remplissez ce tableau :
dcimal
binaire
hexadcimal
BCD
binaire rflchi
27
11011
1B
00100111
10110
13
1101
00010011
1011
19
10011
13
00010011
11010
16
10000
10
00010110
11000
27
11011
1B
00100111
10110
2. Effectuer les oprations binaires suivantes :

a)
+ 1001
+ 1101
+
110
+ 1011
=100111
b)
1100101001
- 110110110
= 101110011

1. Table de vrit :
2. Expression de Z sous sa 1re forme canonique :
Z =
Z = abcd + abcd + abcd
= (7,8,9)
3. Simplification algbrique de Z :
Z = abcd + abcd + abcd
= abcd + abc (d + d)
Z = abcd + abc
c)
110110
x
101
110110
110110
= 100001110
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
1
1
1
4. A laide du tableau de Karnaugh, trouver le schma de cblage de ce circuit l'aide des portes
"NAND" 2 entes.
Z = a + bcd
Z = a + bcd
= a bcd
= a [(b(cd)] = (a|a)|[b|((c|d)|1)]
- 37 -
Soit la fonction logique F donne par le diagramme suivant :
M
N
O
1. Trouver lexpression logique de la fonction F.

F= (M|N|O)|(M|N|O)|(M|N|O)
= (MNO)(MNO)(MNO)
F = (MNO)(MNO)(MNO)
F = (7 , 5 , 3)
2. Simplifier cette expression par la mthode algbrique.
F = NO(M + N) + MO(N + N)
F =O(M + N)
3. Proposer un logigramme plus simple qui donne la fonction F.
- 38 -
Exercice 1 (4,5 points)

1) Convertir les nombres dcimaux suivants :
12410 = (1111100)2
34710
= (533)8
537410 = (14FE)16
124 2
347 8
0 62 2
3 43 8
0 31 2
3 5
1 15 2
1 7 2
1 3 2
1 1
5374 16
14 335 16
15 20 16
4 1
2) Convertir les nombres suivants :

11011011012 = (1555)8
100101101112 = (4B7)16
75268 = (111101010110)2=(F56)16
Sachant que lon dispose de 8 bits pour crire les nombres avec leurs signes et quon
utilise le complment 2 (vrai) pour reprsenter les nombres ngatifs :
5) Donner la reprsentation des nombres suivants en binaire :
Bit de signe+
g) +9610 = (01100000)CV
h) +6810 = (01000100)CV
i) +3710 = (00100101)CV
j) -5810 = (11000110)CV
k) -7410 = (10110110)CV
l) -8710 = (10101001)CV
6) Effectuer les oprations suivantes et donner le rsultat en binaires :

Avec un format fixe de 8 bits, lintervalle autoris en complment 2 est : -128 N+127
a)
b)
c)
d)
+68 : 01000100
+94 : 01100000
-87 : 10101001
-58 : 11000110
+37 : 00100101
-74 : 10110110
-74 : 10110110
-74 : 1011011
=01101001
=1 00010110
=1 01011111
=1 01111100
Ce rsultat correspond
Bien +105
Le rsultat est correct

et la retenue sur 9e bit
est rejeter
Ce rsultat pas correct

(N<-128) et le signe
de la somme ne peut tre >0
mme conclusion
que prcdemment
Exercice 3 (4,5 points)

Exprimer les nombres 10610 et 8110 dans les diffrents codes suivants :
1) Code binaire naturel
(106)10
(81)10
(1101010)BN
(1010001)BN
2) Code binaire rflchi
(1101010)BR
(1010001)BR
3) Code DCB (ou BCD)
(0001000001100)BCD
(0001000001100)BCD
- 39 -
1) Simplification de la fonction F :
2) Le logigramme de la fonction F :
3) Reprsenter la fonction F simplifie en utilisant des portes NAND deux entres et

tracer le logigramme correspondant.
Ou
Ou
- 40 -
1) Table de vrit :
2) Equations des sorties :
L1 a1 b1 a 0 b1 b0 b0a1a 0
L2 b1 a1 b0 a1 a 0 a 0b1b0
L3 L1 L2 (a 0 b0 ) (a1 b1 )
3) Schma logique :
1) Donner la table de vrit de cette fonction.
F(abcd) (a b).(c d )
(a b).(c.d )
a cd bcd a cd(b b) bcd(a a )
ab cd a bcd a bcd a bcd
F(abcd) abcd a bcd a bcd
F(abcd) (8;9;11)
2) Raliser cette fonction laide dun multiplexeur 3 bits

dadresses (abc).
(d) tant le bit de poids le plus fort et (a) le bit le de poids
moins fort, F(abcd) peut scrire :
F(abcd) = (8 ;9 ;11)= d.F(abc)=d.(0 ;1 ;3)
- 41 -
3) Raliser cette fonction laide dun multiplexeur 2 bits

dadresses (ab).
On peut crire dans ce cas :
F(ab) = d.c.F(ab)=d.c.(0 ;1 ;3)
1) Donner les quations simplifies des sorties du transcodeur.
2) Raliser la fonction de sortie B3 laide des

NAND deux entes.
B3 A 2 .( A3.A1 A3.A1 ) (A3.A 2 .A1 )
A 2 .( A3.A1 A3 .A1 ).(A 3.A 2 .A1 )
B3= [A2|((A3|A1)|(A3|A1))]|(A3|(A2|A1))
1) Table de vrit :
2) Equations des sorties :

Sn a n b n R n 1 a n b n R n 1 a n b n R n 1 a n b n R n 1
(a n b n a n b n ) R n 1 (a n b n a n b n ) R n 1
(a n b n ) R n 1 (a n b n ) R n 1
Sn a n bn R n 1
R n a n bn R n 1 a n bn R n 1 a n bn R n 1 a n bn R n 1
R n-1 a n bn R n1 (a n bn )
3) Schma logique :
- 42 -
2) Donner la table de vrit correspondante,
3) Les quations simplifies des sorties M1 et M2,
M1 I3.I 2 .I1 I3.I 2 .I1 I3.I 2 .I1 I3.I 2 .I1

M1 I 2 .I1 I3.I1 I3.I 2
M2 I1 I 2 I3
4) Faire le logigramme de M1 et M2.
- 43 -
- 44 -
- 45 -
- 46 -
- 47 -
- 48 -
- 49 -
- 50 -
- 51 -
- 52 -
- 53 -
Examen de : Systmes logiques (2)

Classes
: GE11GE16
Date
: 09/ Juin / 2015
Nom et Prnom :
...
Documents
Dure
Heure
Nombre de pages
Barme
: Non autoriss
: 1 H 30 min
:9H00
:4
:569
ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
EXAMEN JUIN 2015

Exercice 1 : ( 1) 3pts
2) a) 1 pt b) 1pt )
1) Complter le schma suivant pour raliser un registre SISO dcalage droite avec le
CI :74LS194 (Annexe1), en prenant (E) comme entre et (S) comme sortie.
2) MR="1",
supposons quon a charg le registre par (ABCD)=(O11O) avec
(S1S0)=(11).
Puis on revient au mode (S1S0)=(01),
a- Que signifie ce mode ?
b- Complter le tableau ci-contre.
CL
K
0
1
2
3
4
SR
X
1
0
0
0
QB
QC
Exercice 2 : (6 pnts)
En se rfrant lannexe 2, complter le schma ci-dessous pour avoir un dcompteur
modulo 8 avec une entre de chargement S.
- 54 -

ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
EXAMEN JUIN 2015
Exercice 3 : ( 9 pts )
Faire la synthse dun compteur synchrone rversible modulo 4 deux entres a et b de

slection du mode de fonctionnement. Complter les tableaux ci-dessous et proposer un
schma de ralisation en utilisant des bascules DH.
On rappelle la table des
Modes de fonctionnement :
transitions pour la bascule " D " :
(ab)=(00) : RAZ (remise zro)
Tr D
(ab)=(01) : Dcompteur
0 0
(ab)=(10) : Compteur
1 1
(ab)=(11) : Blocage (c d Qn+1=Qn !!!)
a- Table de squences dtats :

Etat
prcdent
a
1
1
1
1
0
0
0
0
b
0
0
0
0
1
1
1
1
Etat
suivant
Q1 Q0 Q1 Q0
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
Etat
prcdent
a
0
0
0
0
1
1
1
1
b
0
0
0
0
1
1
1
1
1
0
Etat
suivant
Q1 Q0 Q1 Q0
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
b- Equations des Di :
c- Schma logique :
- 55 -
EXAMEN JUIN 2015

ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
Annexe 1
- 56 -

ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
EXAMEN JUIN 2015
Annexe 2
Symbole et fonctionnement du compteur BCD (ou compteur par 10) 74LS192.

Explication de la norme IEEE/ANSI utilise pour ce composant :
- CTRDIV 10 compteur /dcompteur par 10
CLR
CT=0
- CT indique le compteur (les sorties Q)
UP
2+
- G1 entre qui agit sur lentre 1-
G1
- G2 entre qui agit sur lentre 2+
DOWN
1G2
- 1- entre de dcomptage
LOAD
C3
- 2+ entre de comptage
- C3 entre qui agit sur les entres 3D
A
3D
- 1CT=9 sortie active si pas G1 et si CT=9
B
- 2CT=0 sortie active si pas G2 et si CT=0
C
- 3D entres de chargement parallle
- Q sortie compteur/dcompteur
D
CTRDIV 10
1CT=9
CO
2CT=0
BO
QA
QB
QC
QD
CLR
LOAD
A
B
C
D
UP
DOWN
QA
QB
QC
QD
CO
BO
0
Count UP
Clear
0
9
Count DOWN
Preset
- 57 -
- 58 -
- 59 -
- 60 -
- 61 -
- 62 -

ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
EXAMEN JUIN 2015

(Corrig)
Exercice 1 : ( 1) 3pts
2) a) 1,5 pt b) 1,5pt )
1) Complter le schma suivant pour raliser un registre SISO dcalage droite avec le CI :74LS194 (Annexe1), en
prenant (E) comme entre et (S) comme sortie.
2) MR="1",
supposons quon a charg le registre par
(ABCD)=(O11O) avec (S1S0)=(11).
Puis on revient au mode (S1S0)=(01),
a- Que signifie ce mode ?
Ce Mode de fonctionnement (S1S0=01) cest le mode chargement srie par

lentre SR et dcalage d linformation droite (QA vers QD)
CLK
0
1
2
3
4
SR
X
1
0
0
0
QA
0
1
0
0
0
QB
1
0
1
0
0
QC
1
1
0
1
0
QD
0
1
1
0
1
b- Complter le tableau ci-contre.

En se rfrant lannexe 2, complter le schma ci-dessous pour avoir un dcompteur modulo 8 avec une entre de
chargement S.
- 63 -
EXAMEN JUIN 2015

(Corrig)

ETUDES
TECHNOLOGIQUES DE
NABEUL
DPARTEMENT : GE
Exercice 3 : ( 9 pts )
Faire la synthse dun compteur synchrone rversible modulo 4 deux entres a et b de slection du mode de
fonctionnement. Complter les tableaux ci-dessous et proposer un schma de ralisation en utilisant des bascules DH.
Modes de fonctionnement :
On rappelle la table des
(ab)=(00) : RAZ (remise zro)
transitions pour la bascule " D " :
(ab)=(01) : Dcompteur
Tr D
(ab)=(10) : Compteur
0 0
(ab)=(11) : Blocage (c d Qn+1=Qn !!!)
1
a- Table de squences dtats :

Etat
prcdent
a
1
1
1
1
0
0
0
0
b
0
0
0
0
1
1
1
1
Etat
suivant
Q1 Q0 Q1 Q0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
1
1
0
1
0
0
1
0
0
1
1
1
1
0
Etat
prcdent
a
0
0
0
0
1
1
1
1
b
0
0
0
0
1
1
1
1
1
0
Etat
suivant
Q1 Q0 Q1 Q0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
b- Equations des Di :
c- Schma logique :
- 64 -
Bibliographie & Webographie
Bibliographie & Webographie

Bibliographie :
Titre
: Circuits Numriques Thorie et Applications.
Auteur
: Ronald J.Tocci.
Editeur
: Reynald Goulet inc.
Anne
: 1996.
ISBN
: 2-89377-108-4.
Titre
: Cours et Problmes Dlectronique Numrique.
Auteur
: Jean-Claude Laffont
Editeur
: Edition Marketing.
Anne
: 1986.
ISBN
: 2-7298-8650-8.
Titre
: Logique Combinatoire et Technologie.
Auteurs
: Marcel Gindre
Editeur
: BELIN.
Anne
: 1984.
ISBN
: 2-7011-0857-8.
Jean-Paul Vabre.
Denis Roux.
Sites Web :
http://didier.villers.free.fr/STI-2D/tronc-commun-activites.htm
http://pageperso.lif.univ-mrs.fr/~severine.fratani/enseignement/lib/exe/fetch.php?media=archi:td4seq.pdf
http://users.polytech.unice.fr/~fmuller/doc/ens/Peip2-SujetTP.pdf
http://ensa-mecatronique.e-monsite.com/medias/files/compteurs-cor.pdf
http://sebastien.bernard.free.fr/cours-tp-td-exo/TD-E-Logique-sequentielle-Fonction-Comptage.pdf
http://ressource.electron.free.fr/cours/Exercice_de_logique_sequentielle.pdf
- 65 -

TD Systèmes Logiques PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

TD Systèmes Logiques PDF

Uploaded by

Copyright:

Available Formats

Ministre de LenseigneMent suprieur

Pour les Classes de 1er anne GE

TD - Systmes logiques (1) & (2)

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

prsent travail constitue un fascicule des travaux dirigs de systmes

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

TD N 1 - Systmes de numration & codage

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

TD N 2 - Algbre de Boole & Simplification

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

3) La complmenter directement partir de la forme numrique (...) (...).

F2 (x. y z).( x y).z

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

TD N 3 - Synthse & Simplification par

F2 a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d

F5 (a.b a.b a.b).(c.d c.d) c.d.(a.b a.b)

F6 a.b.d b.c.d a.b.c.d a.b.c a.b.c.d avec : a.b.c.d, a.b.c.d, a.b.c.d,

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

TD - Systmes logiques (1) & (2)

(Codeurs, Dcodeurs, Multiplexeurs & Dmultiplexeurs))

Dveloppez un circuit logique (transcodeur) muni de 3 variables dentre (A,B,C)2 reprsentant le

Le fonctionnement est le suivant :

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

2) Donner la structure logique (le logigramme) dun tel dcodeur

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

1) Dessiner un schma de cblage laide de comparateurs 4 bits 7485 qui nous

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

- Donner le rle de lentre SST.

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

TD N 6 Systmes Squentiels Asynchrones

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

a. Tracer le chronogramme obtenu de H et Q de la figure ci-contre.

2) Pour la figure suivante :

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

1) Donner le schma de lhorloge.

2) Sachant que dans ce cas la frquence est donne par FH

calculer R pour obtenir FH=16 KHz.

Sur quel front fonctionnent les bascules ?

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)

2) On considre le montage suivant. Quelle fonction a-t-on ralise ?

4) On dsire ajouter une fonction de chargement du mot form par A, B, C, D en Q , Q , Q , Q selon

le schma suivant. Effectuer la synthse dun oprateur M laide de portes standards.

Ben Amara M & Galoul K

TD - Systmes logiques (1) & (2)