Circuitos Electrnicos Integrados

LABORATORIO N 10
FPGA Programacin en Entorno
Grfico

Alumnos :
Grupo

Semestre

Fecha de entrega

Profesor:
Hora:

Nota:

Laboratorio 01
El primer contacto con el PIC16F84

I.

a)
b)

OBJETIVOS

Identificar la arquitectura de las FPGA.

Programar un FPGA utilizando lenguaje esquemtico para crear circuitos
lgicos.
Cargar correctamente el archivo .BIT en el FPGA.
Realizar Sntesis, implementar y generar un archivo de programacin.

c)
d)
II.

III.

LAB 01
Pgina 1 / 9

MATERIAL Y EQUIPO

01 FPGA Atlys Digilent.

Cable Microusb - Usb
FUNDAMENTO TEORICO

Los FPGA (Field Programmable Gate Array) son circuitos lgicos programables
directamente por el usuario, lo cual requiere de herramientas de costo
relativamente bajo, como lo son el software de desarrollo y el dispositivo grabador.
La grabacin o programacin de uno de estos dispositivos se puede llevar a cabo
en milisegundos. Los FPGA son muy utilizados por fabricantes que producen
tecnologa a baja escala, como por ejemplo diseadores de equipos de propsito
especfico, los cuales no pueden justificar la produccin de ASICs por los bajos
volmenes de dispositivos que venden. Los FPGAs tienen una funcionalidad similar,
a costos menores y con una velocidad ligeramente menor. Tambin los FPGAs se
utilizan como prototipos, los cuales se pueden depurar y permiten refinar el diseo.
Con el software de diseo se puede simular en hardware antes de mandar a
fabricar el ASIC correspondiente
Estructura general de las FPGAs
El proceso de diseo de un circuito digital utilizando una matriz lgica programable
puede descomponerse en dos etapas bsicas:

Dividir el circuito en bloques bsicos, asignndolos a los bloque configurables

del dispositivo.
Conectar los bloques de lgica mediante los conmutadores necesarios

Ilustracin 1: Estructura general de una FPGA (en concreto de XILINX)

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 2 / 9

Los elementos bsicos constituyentes de una FPGA como las de Xilinx se pueden
ver en la
Ilustracin 1 y son los siguientes:

Bloques lgicos, cuya estructura y contenido se denomina arquitectura. Hay

muchos tipos de arquitecturas, que varan principalmente en complejidad
(desde una simple puerta hasta mdulos ms complejos o estructuras tipo PLD).
Suelen incluir biestables para facilitar la implementacin de circuitos
secuenciales. Otros mdulos de importancia son los bloques de Entrada/Salida

Recursos de interconexin, cuya estructura y contenido se denomina

arquitectura de rutado.

Memoria RAM, que se carga durante el RESET para configurar bloques y

conectarlos.

Seguridad en la ejecucin del laboratorio

Tener cuidado con el tipo y

niveles de voltaje con los que
trabaja.
Antes de utilizar el multmetro,
asegurarse que esta en el rango
y magnitud elctrica adecuada.
Tener cuidado en la conexin y
en
la
desconexin
de
los
equipos utilizados

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 3 / 9

PROCEDIMIENTO.

Estructura externa del microcontrolador PIC16F84

Datos generales

Crear un programa en
lenguaje esquemtico de
compuertas lgicas.
1.
Para crear un nuevo
proyecto, Inicio>
Programas> Xilinx ISE
Design Suite 11> ISE>
Navegador de proyectos.
2.
En Navegador de
proyectos, seleccione la
opcin Nuevo proyecto en
el men de introduccin.
3.
Navigator,
seleccione la opcin
Nuevo proyecto en el
men de introduccin (o
seleccionando Select
Archivo> Nuevo
proyecto).
4.
Esto nos lleva a un
cuadro de dilogo donde
se puede introducir el
nombre del proyecto y la
ubicacin del proyecto.

Xilinx Spartan-6 LX45 FPGA, paquete BGA 324 pines.

128 MByte DDR2 de datos amplia de 16 bits.
10/100/1000 Ethernet PHY.
Puertos a bordo USB2 para la transferencia de la
programacin y de datos.
USB-UART y puerto USB HID (por ratn / teclado).
Dos puertos HDMI de entrada de vdeo y dos puertos de
salida HDMI.
AC-97 Codec con entrada de lnea, salida de lnea,
micrfono, auriculares.
Monitores de energa en tiempo real sobre todos los carriles
de alimentacin.
X4 16 MByte SPI Flash para almacenamiento de
configuracin y de datos.
100MHz CMOS oscilador.
48 I / O para enrutador de conectores de expansin.
GPIO incluye 8 LEDs, 6 botones, y 8 interruptores
deslizantes.
Se enva con un 20W fuente de alimentacin y el cable
USB.

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 4 / 9

5.
Seleccionamos la
Familia del FPGA,
dispositivos y paquetes
para su proyecto. Esto
depende de la ficha que
est apuntando para el
proyecto. Los valores
apropiados para un
proyecto adecuado para el
tablero que son las
siguientes:
6.
Una vez
introducidos los ajustes
apropiados, haga clic en
Siguiente. Los siguientes
dos cuadros de dilogo le
dan la opcin de aadir
archivos de origen de
nuevos o existentes a su
proyecto.

Navegador de
proyectos Visin
general
7.
Una vez que el
nuevo proyecto se ha
creado, ISE abre el
proyecto en Project
Navigator. Haga clic en la
pestaa Diseo para
mostrar el panel Diseo y
haga clic en la pestaa
Consola para mostrar el
panel Consola.

El panel de Diseo (1) contiene dos ventanas: una ventana

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 5 / 9

Fuentes que muestra todos los archivos de origen asociados

con el diseo actual y una ventana de proceso que muestra
todos los procesos disponibles que se pueden ejecutar en un
archivo de origen seleccionado.
El panel de la consola (2) muestra los mensajes de estado,
incluyendo los mensajes de error y de advertencia.
La ventana del editor de HDL (3) muestra el cdigo fuente o el
esquema de los archivos seleccionados en el panel Diseo.
Aadiendo nuevos ficheros Fuente

8.
Una vez creado el
nuevo proyecto, dos
fuentes se enumeran en
fuentes en el panel
Diseo: el nombre del
archivo del proyecto y el
dispositivo de destino
para el diseo. Usted
puede agregar un archivo
de origen nueva o
existente al proyecto. Para
ello, haga clic en el
dispositivo de destino y
seleccione una de las tres
opciones para agregar
archivos de origen.
9.
Creamos un nuevo
archivo de origen, por lo
que seleccionamos Nueva
Fuente de la lista. Esto
inicia el Asistente para
nuevo origen, lo que le
pide el tipo de fuente y el
nombre del archivo.
Seleccione esquemtica y
darle un nombre
significativo (nombramos
circuit1).

10.
Agregamos
smbolos y formas que
representan a puertas
lgicas o circuitos lgicos
y luego aadir lneas que
representan los cables
para conectar esas
formas.
11.
En la pantalla, hay
dos cuadros de lista

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 6 / 9

Smbolos y Categoras
etiquetados.
12.
La lista muestra
todos los smbolos de los
smbolos en la categora
seleccionada en la lista
Categoras. Por ejemplo,
el "<- Todos los smbolos
->" categora muestra
todos los smbolos en la
biblioteca actual en la
lista de smbolos.

13.
Ahora conectamos
las puertas con cables.
Para ello, haz clic en el
botn de la herramienta
de alambre aadir a
cambiar al modo de
alambre agregar. Arrastre
el cursor a un pin
componente donde
aparecen cuatro cajas de
color rojo (que indican que
un clic izquierdo aadir
un extremo del cable a la
clavija). Con este mtodo
se puede aadir cables
entre los pines de puertas.
14.
Para mover una
puerta, debe volver a
seleccionar el modo, ya
sea seleccionando el
cursor en la barra de
herramientas o pulsando
el botn Esc en el teclado.
UCF Creacin del
archivo
15.
Para agregar un
archivo .ucf a su diseo,
vaya a la ventana
Orgenes y haga clic
derecho en el archivo de
origen que requiere
restricciones de usuario.
Seleccione la opcin
Nuevo Fuente Aadir en el
men desplegable. El
Asistente de Nueva
Fuente le pide el tipo de

Las herramientas de Xilinx utilizan un archivo Restricciones de

usuario (.ucf archivo) para definir restricciones de usuario como
pin fsico a las asignaciones netas de circuito. Esto se conoce
como una implementacin del archivo veces Restricciones. El
archivo .ucf puede modificarse dentro ISE utilizando un editor
de texto.

Laboratorio 01
El primer contacto con el PIC16F84

fuente y el nombre del

archivo. Seleccione
Restricciones de
implementacin del
archivo y darle un nombre
significativo (nombramos
circuit2).
16.
Para editar el
archivo .ucf, seleccionarlo
en la ventana Fuentes,
expanda la opcin
Restricciones de usuario
en la ventana de Procesos
de abajo, y haga doble clic
en la opcin Editar
Restricciones (texto).
Aparecer un editor de
texto en blanco.

17.
Para asociar un
alfiler fsico con un
nombre de red
determinada, escriba: NET
LOC "netname" = "XXX";
en una lnea en el
archivo .ucf. En el
comunicado, "netname"
(comillas incluidas) es el
nombre de la red para
conectar a la patilla
nmero XXX (comillas
incluidas).
18.
Para nuestro
proyecto de ejemplo, las 2
entradas se asignan a
conmutadores 0 a 1 y la
salida se asigna a LED0 en
el tablero Nexys2. El
archivo .ucf acabado es
como sigue:
Generacin
Programacin Archivo
19.
Ahora estamos
listos para crear un
archivo de programacin
(.bit) para el Nexys2
FPGA.
20.
Vaya a la ventana
Fuentes y seleccionar el
mdulo de nivel superior

LAB 01
Pgina 7 / 9

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 8 / 9

(indicado por los tres

bloques que se muestran
con el nombre de la
fuente.)
21.
Ahora vaya a la
ventana Procesos donde
hay tres procesos
particulares en una fila:
1.
Sintetizar - XST
2.
Implementar Diseo
3.
Generar archivo de
programacin

1. Ejecutar el proceso de sntesis haciendo doble clic

en Sintetizar o izquierdo del ratn y seleccionando
la opcin de ejecucin. Este proceso analiza el
circuito que ha creado, la comprobacin de
conexiones vlidas, la sintaxis y estructura, para
verificar que el circuito es vlida y sintetizable.
2. Si el proceso Sintetizar no devuelve ningn error,
puede seguir adelante y ejecutar el proceso de
diseo de implementar. Este proceso utiliza diversos
algoritmos para trazar el circuito digital y luego crea
lugar y la ruta de informacin de modo que pueda
ser colocado en la FPGA fsica.

Opciones de inicio de
reloj
24.
Si el proceso de
Diseo Implementar no
devuelve ningn error,
puede ejecutar el proceso
de archivos Generar
Programacin. Antes de
hacer esto, haga clic
derecho en el proceso de
archivos de programacin
Generar y seleccione
Propiedades de Proceso.
En el panel de la ventana
Propiedades Proceso
categora, seleccione

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 9 / 9

Opciones de inicio.
25.
El primer elemento en el panel de la derecha es la
propiedad FPGA de puesta en marcha del reloj. Esta opcin
permite que un archivo de configuracin o bien configurar una
acometida directamente de la PC, o cargar una configuracin
de la memoria flash de la plataforma en el tablero. Para
configurar el tablero de la PC, el valor del reloj de puesta en
marcha debe ser JTAG Reloj. Para configurar la tarjeta de la
memoria flash plataforma, el valor del reloj de puesta en
marcha debe ser CCLK.
26.
Despus de seleccionar el valor adecuado de reloj de
puesta en marcha, haga clic en Aceptar y ejecutar el proceso
de archivos Generar Programacin. Despus de este proceso se
complete, un archivo de configuracin .bit debera aparecer en
el directorio donde se encuentra su proyecto.
Configuracin Junta
27.
El archivo de
configuracin .bit que se
ha generado se puede
utilizar ahora por el
software Adepto de
Digilent para configurar
una placa del sistema
Digilent. Ver el Adepto
Software Tutorial bsico
para ms informacin.

ADJUNTA IMGENES QUE EVIDENCIEN EL TRABAJO

REALIZADO.
TAREA EN EL LABORATORIO
Programa el FPGA para que pueda simular las distintas
compuertas lgicas (AND,OR,NAND,NOR,NOT,XOR)
OBSERCACIONES Y/O CONCLUSIONES.
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________

Laboratorio 01
El primer contacto con el PIC16F84

LAB 01
Pgina 10 / 9

______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________