Tout savoir sur le matriel informatique

Thme de lexpos : Les Processeurs

Date : 05 Novembre 2010
Orateurs : Hugo VIAL-JAIME
Jrmy RAMBAUD

STS Informatique de Gestion, 1re anne

Architecture Matrielle des Systmes Informatiques

Sommaire :

1. Introduction............................................................................................................................................. 3
2. Historique................................................................................................................................................ 4
3. Relation avec les autres composants..................................................................................................... 5
4. Composition et fonctionnement interne............................................................................................... 6
4.1 Composition du processeur..............................................................................................................6
4.2 Fonctionnement.................................................................................................................................6
4.2.1 Cycle d'horloge..........................................................................................................................6
4.2.2 Cycle d'excution d'instruction...............................................................................................6
4.3 Pipeline...............................................................................................................................................7
5. 64 bits, frquence et multithread.......................................................................................................... 8
5.1 32 et 64 bits.........................................................................................................................................8
5.2 Les Frquences..................................................................................................................................8
5.3 Multithread ( Multitche )................................................................................................................8
6. Nouvelles technologies et limites de puissance..................................................................................... 8
7. Conclusion............................................................................................................................................... 9

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 2

STS Informatique de Gestion, 1re anne

Architecture Matrielle des Systmes Informatiques

1. Introduction

Cur du systme, le processeur est le circuit ralisant tous les calculs et oprations logiques du systme.
Son histoire, passe et venir, ainsi que le rle qu'il occupe dans un ordinateur seront nos objets d'tudes.
Nous commencerons donc par une bref prsentation de l'volution du processeur, de sa cration nos
jours.

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 3

STS Informatique de Gestion, 1re anne

Architecture Matrielle des Systmes Informatiques

2. Historique

Le premier processeur voit le jour en 1969 sous le nom d' Intel 4004 par Marcian Hoff et Frederico
Faggin. Compos de seulement 2300 transistors pour une frquence de 108 Khz, il n'est l'poque
uniquement utilis pour les calculatrices lorsqu'il est commercialis en Novembre 1971.
La russite commerciale de par la rvolution informatique dont il est la source entrane une forte et
immdiate demande de la part de tous les constructeurs du secteur micro-lectronique. C'est en 1981
qu'apparat le premier ordinateur personnel -fabriqu par IBM- quipe d'un processeur du nom de 8086,
et, un an plus tard, le premier concurrent ; AMD.
La loi de Moore datant de 1975 stipule que la puissance des processeurs doit doubler tous les deux ans,
ce qui resta valable la restriction physique de la taille minimum de gravure, ce qui donnera naissance aux
premiers processeurs multicoeurs.
volution des diffrentes capacits
Finesse
de
gravure
(m)

Date

Nom

Nombre de
transistors

1971

4004

2 300

1974

8080

6 000

2 MHz

1978

8086

29 000

4,77 MHz

1982

80286

134 000

1985

80386

275 000

1989

80486

1 200 000

1993

Pentium

3 100 000

1997

Pentium II

7 500 000

1999

Pentium III

9 500 000

2001
2004

POWER 4
( IBM )
Pentium 4D
Prescott

42 000 000
125 000 000

2006 Core 2 Duo 291 000 000

2007 Core 2 Quad
2008 Core 2 Duo

2*291 000
000
410 000 000

Frquence
de l'horloge
108 kHz

Largeur
des
donnes
4 bits/4
bits bus
8 bits/8 bits
bus
16 bits/20
bits bus

MIPS

Premier
processeur
0,64
0,33

6 16 MHz (20 MHz 16 bits/16

1
chez AMD)
bits bus
32 bits/32
1,5
16 40 MHz
5
bits bus
32 bits/32
1
16 100 MHz
20
bits bus
32 bits/64
0,8 0,28
60 233 MHz
100
bits bus
0,35
32 bits/64
233 450 MHz
300
0,25
bits bus
0,25
32 bits/64
450 1 400 MHz
510
0,13
bits bus
0,18
32 bits/ 64
1,3 3,8 GHz
1 700
0,065
bits bus
0,09
32 bits/64
2.66 3,6 GHz
9 000
0,065
bits bus
64 bits/64
0,065
2,4 GHz (E6600)
22 000
bits bus
64 bits/64 2*22 000
0,065
3 GHz (Q6850)
bits bus
(?)
0,045
3,33 GHz (E8600)
64 bits/64 ~24 200

Les Processeurs [VIAL-JAIME et RAMBAUD]

Particularits

Premier
processeur 16
bits ( 1 Mio )

1,5

Premier 32 bits
Premier pipeline
2 pipelines

Premier double
coeur

Premier double
coeur d'Intel

Page 4

STS Informatique de Gestion, 1re anne

Architecture Matrielle des Systmes Informatiques

(Penryn)
Core 2 Quad 2*410 000 00
2008
(Penryn)
0
2008

2009

2010

0,045

3,2 GHz (QX9770)

731 000 000

0,045
(2008)
0,032
(2009)

Intel Core i5/i7

774 000 000
(Lynnfield)

0,045
(2009)

2,66 GHz (Core i7

920)
3,33 GHz (Core i7
Ext. Ed. 975)
2,66 GHz (Core i5
750)
2,93 GHz (Core i7
870)
3,33 GHz (Core i7
980X)

Intel Core i7
(Nehalem)

Intel Core i7
(Gulftown)

1 170 000 000

0,032

bits bus
64 bits/64 ~2*24 20
bits bus
0
64 bits/64
bits bus

64 bits/64
bits bus

76383

64 bits/64
bits bus

147600

3. Relation avec les autres composants d'un PC

Comme tout composant d'un systme informatique, le processeur doit avoir des relations avec les
autres composants. Il emprunte pour cela divers broches que l'on nomme Bus constitu de multiples
fils :
Bus de contrle : Il vhicule des signaux binaires pour synchroniser les actions des autres
composants relis au processeur.
Bus de donnes : Il transfert les instructions et les donnes entre processeur et mmoires.
Bus d'adresse :
Vhicule les adresses et donnes d'une instruction en cours d'excution.
Stockage mmoire : Espace mmoire servant d'intermdiaire entre la mmoire vive ( RAM ) et le
processeur. Elle reoit des demandes de donnes de la part du processeur, les transmets de la mmoire
vive au processeur, et inversement.
Le schma suivant prsente un rcapitulatif :

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 5

Architecture Matrielle des Systmes Informatiques

STS Informatique de Gestion, 1re anne

4. Composition et fonctionnement interne ( partie principale )

4.1 Composition du processeur
- ALU : Unit Arithmtique Logique ; ralise les 3
oprations logiques And, Or et Not.
- CU : Unit de Contrle : Coordonne le
squencement des tapes des instructions machines
( Fetch, Decode, Fetch Operands, Execute et le
stockage des rsultats )
- Horloge : Synchronise les oprations en utilisant le
bus de contrle ( actuellement environ 3.33 Ghz )
- Registres : Emplacement de mmoire trs haute
vitesse incluse dans le processeur lui mme ; cela
permet de stocker les donnes ncessaires l'excution
des instructions.

4.2 Fonctionnement
4.2.1 Cycle d'horloge : C'est l'unit de temps minimum ncessaire une instruction machine ( addition,
accs une valeur en mmoire... ). Sur le schma suivant, c'est le dlai entre le passage de 1 0.
4.2.2 Cycle d'excution
d'instruction :
Les diffrentes d'oprations
lmentaires ncessaires
l'excution d'une instruction
machine.
Le processeur doit ainsi
appliquer ces oprations
lmentaires, au nombre de 5 :
Fetch ( Recherche ) : C'est l'unit de contrle ( CU ), qui recherche la prochaine instruction
excuter.
Decode : Dtermine le type d'instruction excuter ( addition, AND, OR... ) et envoie l'ALU
le type de l'instruction et les deux oprandes:
Execute : L'ALU envoie la donne rsultantes vers l'oprande de sortie et met jour le registre
de statut.
Lorsque l'instruction fait appel la mmoire, deux autres oprations lmentaires apparaissent :
Fetch operands
Stockage de l'oprande rsultante
Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 6

Architecture Matrielle des Systmes Informatiques

STS Informatique de Gestion, 1re anne

4.3 Pipeline :
Comme vu prcdemment, chaque tape d'excution demande au moins un cycle d'horloge :
Sans pipeline ( comportant 6 tapes ) :

Une nouvelle instruction ne pourra donc dmarrer

qu'une fois que toutes les tapes de l'instruction
prcdentes soient termines.

Avec le systme dit du pipeline , une nouvelle instruction peut commencer ds le second cycle
d'horloge. Pendant ce temps, c'est la seconde tape de la premire instruction qui est excute, engendrant
un gain de temps vident ( dans cet exemple, le nombre de cycle ncessaire est rduit 7 au lieu de 12 ).

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 7

Architecture Matrielle des Systmes Informatiques

STS Informatique de Gestion, 1re anne

5. 64 bits, Frquence et Multithread :

5.1 32 et 64 bits
Le premier processeur de type 64 bits date de 1991 sous le nom d' Alpha.
La taille des registres passent de 32 64 bits, ce qui permet de stocker des valeurs plus importantes ( 2^64
), c'est dire contenir des adresses plus grandes et ainsi de pouvoir adresser un espace beaucoup plus
important en terme de mmoire. Du point de vue matriel, les bus du processeur seront forcements
composs de 64 broches la place de 32. Cependant, dans l'utilisation actuelle, ce procd n'est pas
forcment trs intressant car le systme d'exploitation doit pouvoir grer les processeurs 64 bits et
malgr l'augmentation de vitesse qu'il peut apporter, il ne fournit en fait que peu de gains de performance
car les logiciels adapts ce type de processeurs restent rares.

5.2 Les Frquences

Une frquence est mesur en Hertz : Un Hertz (Hz) dfini la cadence du processeur, un hz correspondant
une pulsation par seconde. Un Ghz reprsente donc un milliard ( 10^9 ) pulsations/s. Au jour
d'aujourd'hui, les processeurs tournent en moyenne 3.3 Ghz.
Toutes ces donnes sont observables partir de l'OS :
<inserer capture cran>

5.3 Multithread ( Multitche )

Ce nom est attribu un systme d'exploitation lorsque plusieurs tches peuvent tre excutes
simultanment. Pour raliser cela, les applications sont constitues en squences d'instructions - les
threads et qui sont traites une aprs l'autre, soit squentiellement, soit selon un ordre de priorit. On
appelle planificateur le programme inclus dans l'OS qui grent ces proprits. Cela permet de donner
l'apparence que plusieurs processus fonctionnent dans un mme temps.

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 8

Architecture Matrielle des Systmes Informatiques

STS Informatique de Gestion, 1re anne

6. Nouvelles technologies et limitations de puissance

Les processeurs, comme chaque compos lectronique, dgagent de la chaleur. Ceci est particulirement
vrai pour les processeurs actuels, trs puissants mais gourmands en nergie. On utilise actuellement soit
la technique du ventirade, soit un systme de watercooling. On ajoutera cela la limite de taille de
gravure, comme vu prcdemment. Pour rpondre ces problmes, les multicoeurs ont fait leur
apparition. Cependant, le problme central persiste et de nouvelles technologies, bien qu' l'heure actuel
reste exprimentales, commencent apparatre : La plus clbre tant celle des ordinateurs quantiques,
dont le premier processeur nomm Orion a fait son apparition en 2007. Ce processeur font (...) appel
des matriaux super conducteurs et des champs magntiques pour organiser les Qubits.(...)Orion est
capable dexcuter 64 000 calculs simultanment. Les processeurs quantiques, bien qu'encore difficiles
matriser, reprsentent un vritable enjeu technologique et annoncent une rvolution venir dans le
fonctionnement de tout ordinateur, car fonctionnant non plus en bits mais en Qubit. La diffrence est
fondamentale, schmatise simplement par le schma suivant :

1 bit

1 Pbit ( la fois 0 et 1 ) 1 Qubit, un tat multidimensionnel

En gros, le qbit peut tre la fois dans l'tat 0 et l'tat 1. Un peu plus concrtement, avec 4 bits, un

ordinateur classique peut traiter un tat parmi 24 soit 16 tats diffrents :

0000, 0001, 0010, 0011, etc. Dans un ordinateur quantique, les quatre qbits pourraient tre dans une
supersposition de tous ces tats. Dans cette situation, l'avantage de l'ordinateur quantique est de pouvoir
traiter simultanment les 16 tats.

7. Conclusion :
Nous avons ensemble dcouvert un aperu de l'histoire du microprocesseur et de son fonctionnement
interne, ainsi que son volution technologique impressionnante auquel il a fait appel au fil du temps.
Une certitude ressort de cette analyse ; Les processeurs, cerveaux et centre nerveux de l'ordinateur, sont
encore jeunes et loin de nous avoir dmontr toutes leurs capacits, l'image de tout l'univers
informatique...

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 9

Architecture Matrielle des Systmes Informatiques

STS Informatique de Gestion, 1re anne

Sources :
Tableau
processeur
:
Modifi

partir
du
document
trouv
sur
http://fr.wikipedia.org/wiki/Microprocesseur
Citation Orion : http://www.presence-pc.com/actualite/D-Wave-Orion-21814/
Schma et citation bit/Qubit : http://www.futura-sciences.com/fr/doc/t/physique/d/lordinateurquantique_552/c3/221/p3/
Image multithread : http://zone.ni.com/devzone/cda/tut/p/id/6861
Autres schmas : Nom du boukin

Les Processeurs [VIAL-JAIME et RAMBAUD]

Page 10