C.I.

555
Presentacin comercial
CA 555
LM555
NE555
MC1555
MC1455

---------------------

RCA
Nacional
Signetics
Motorola

556 => 2 x 555

558 => 4 x 555
Serie CMOS
7555
7556
Pin out:

Caractersticas
Serie bipolar
Alimentacin: 4,5V a 16V
Para una tensin de alimentacin de 5V y a la salida en estado bajo el consumo de
corriente del integrado es de 3 a 5mA.
Para una tensin de alimentacin de 15V y a la salida en estado bajo el consumo de
corriente es de 9 a 12mA.
Para un estado alto el consumo de corriente es de 1mA menos que para el estado bajo.
Esta variaron de corriente puede producir una modulacin de la tensin de alimentacin
con los cambios de estado del 555, generando interferencias en otras etapas.
Como solucin se adopta un capacitor de desacople entre V+ y masa.
Salida de potencia: puede suministrar una corriente de hasta 200mA con una
alimentacin de 15V, siendo los niveles de salida de 2,5V y 12,5 V para un bajo y un
alto respectivamente.

Serie CMOS:
Alimentacin: 2V a 18V
El consumo del chip es de 80A, por tal motivo esta serie es ideal para trabajar con
pilas.
Otra ventaja de esta serio es que no produce interferencia de fuente debido a consumo
propio por los cambios de estado.
Salida de potencia: es capaz de suministrar una corriente de 100mA con 15V de
alimentacin. Los niveles de tensin de salida son de 2V y 13,3V para un bajo y un alto
respectivamente.
Se debe tener en cuanta que ambas series no poseen proteccin interna contra
cortocircuitos.

Estructura interna:
Se lo puede construir con componentes discretos para obtener mayores tiempos de
trabajo y manejo de potencia.
Para aplicaciones generales, de baja tensin, potencia limitada y frecuencias del orden
de KHz. se utiliza el 555 integrado

Componentes internos:
R: son tres resistencias iguales de 5K para obtener un divisor de tensin de

1 2
y
de
3 3

la fuente con posibilidad de controlar estos valores a travs del pin5.

Comparadores: se la tensin en el pin6 (umbral) es mayor que VA, la tensin VC para
a un estado alto y viceversa.
Si la tensin en el pin2 (disparo) es menor que VB la salida VD para a un estado alto y
viceversa.
Reset: con una estado alto en el pin 4 las salidas VE y VF se encuentran en estado
normal de funcionamiento, con un estado bajo la salida VE para a un estado bajo y VF a
un estado alto, quedando en esta situacin hasta que aparece un estado alto en el pin 4.
T7: este transistor trabaja al corte y la saturacin y se utiliza para la carga y descarga del
capacitor da la red RC externa que determinara la frecuencia de oscilacin del
dispositivo.
Precaucin: este transistor cuando satura queda conectado directamente a masa, por lo
que habr que limitar la tensin y corriente aplicadas, teniendo especial cuidado con el
contacto directo con el pin 8 (alimentacin)
Flip-Flop: es un biestables R-S con compuertas NOR.

Astable:

C.I 555

C5: es el capacitor de desacople de interferencia que puede ingresar por el pin 5.

El valor tpico es de. siendo necesario en la serie CMOS.
El capacitor C inicialmente se encuentra descargado, por lo tanto VC = 0V, V3 en
estado alto y T7 se encuentra cortado. Al conectar el circuito comienza la carga del
capacitor a travs de RA y RB hasta alcanzar la tensin de umbral, en este momento la
salida pasa a un estado bajo y T7 comienza a conducir (saturacin) descargando el
capacitor a travs de RB y T7.
Al llegar VC a la tensin de disparo cambia la salida con lo cual corta T7 y se reinicia el
ciclo

Clculo de t1, t2 y la frecuencia de oscilacin:

R C
Vc = vi + (vf vi) (1- e

t /

vc vi
t /

= (1- e
)
vf vi
vc vi
t /

- 1 = - e
vf vi

vc vi

vf vi

= ln ( e t / )

vc vi

vf vi

ln 1

ln 1

t
ln e
R.C

vc vi

t R.C . ln 1
vf vi
T1)
R = RA + RB
2
Vc =
. V+
3

Vi =

1
. V+
3

2
1
3 .v 3 v

t = -(RA + RB ) . ln 1
v 1 v
3

Vf = V+

t = -(RA +RB) 0,695

T1 = 0,69 (RA + RB) . C
T2)
R = RB
1
Vc = . V+
3

Vi =

2
. V+
3

Vf = 0v

1 2
3 3

T2 = -RB.C.ln 1
2

3
T2 = -RB . C ( -0.693)
T = T1 + T2 ; F =

F=

1
t

1,44
( RA 2.RB).C

Casos particulares:
a) RB = 0

C.I 555

Con esta configuracin se produce la descarga instantnea de C ya que sus terminales se

cortocircuitan por medio del T7.
Al descargar el capacitor puede destruir al transistor interno por la gran energa
almacenada en el condensados por lo tanto se limitara su valor a 100nf

b)

T1 ~
T2
1) RA = 0

C.I 555

T1 = 0,69 (RA + RB ) . C
T2 = 0,69 . RB . C RA = 0 (caso ideal )
No es possible Id

2) RA << RB
3)

C.I 555

10. RA < RB

IdRA =

2
VC
3
IdCRB
RB

V
RA

IT7 > IdRA + IdRB

Monoestable:

C.I 555

1
Vdisp V
3
Td T

Funcionamiento:
Con el pulso de disparo se obtiene a la salida tempos activos desde milisegundos hasta
horas.
Para grande periodos de tiempo es aconsejable la versin CMOS y varios 555 en
cascada.
A travs de rd se le aplica un estado lgico alto al pin2, el capacitor se encuentra
descargado y el flip-flop interno en el estado (0 0), permaneciendo as hasta que se
1
aplique un pulso de estado bajo por el pin de disparo menos a de V+
3
Cuando se produzca el disparo la salida pasa a un estado alto, T7 pasa al estado de corte
y comienza la carga del capacitor al alcanzar la tensin de umbral el flip-flop cambia de
estado, la salida pasa a un estado bajo y el transistor satura descargando al capacitor y
volviendo a las condiciones iniciales a la espera de un nuevo pulso de disparo.
Importante: el ancho del pulso (td) debe ser menor que el de salida T para lograr que
el circuito se redispare.
Calculo de T:
Vc = Vi + (Vf Vi) (1- e

t /

Vi = 0V
Vf = V+
2
Vc = V
3

R C
T = 1,1. R .C

Generador de seal rampa:

C.I 555

Dado un circuito RC el tiempo de carga y descarga del capacitor esta vinculado

con la constante , el cual se relaciona con una expresin exponencial, por lo
tanto tensin y corriente tienen la misma relacin
Para evitar la forma de onda anterior se realiza la carga del capacitor a corriente
constante, de esta forma la seal sobre el capacitor va a tener forma lineal.
Para lograrlo de reemplaza la resistencia que determina la carga en el circuito
astable por un generador de corriente constante (transistor mas polarizacin).

RB se la usara para tener una proteccin del integrado en el momento que satura
el transistor interno T7, ante valores grandes de C (mayor a 100nf).
Para este caso hay que verificar el disparo seguro ya que la tensin sobre el pin 2
1
debe ser menos a de V+
3

10

1
Ic.RB 0,3v v
3
Clculo de T:

Schmitt trigger

11

Caracteristicas de salida:

EDFBA
ABCDE

Este circuito tiene la propiedad de convertir variaciones lentas a la entrada en

variaciones abruptas a la salida, estando la tensin de entrada acotada entre un valor
mximo (tensin de umbral) y un valor mnimo (tensin de disparo).

Modulacin de ancho de pulso (PWM / MAP):

a) Por seal senoidal:

GAF: generador de audio frecuencia.

12

El circuito se activa con el pulso proveniente del unijuntura.

La seal para modular ingresa por el pin 5 segn la amplitud de la misma, en el
momento en que ingresa el pulso de disparo, har variar el ancho del pulso de la seal
de salida.
Esto se debe a que al variar la amplitud de la seal analgica cambia la tensin sobre el
capacitor por lo tanto tardara mas tiempo en alcanzar a esta nueva tensin, por lo que el
pulso tendr mas duracin.
Las utilidades de estos circuitos PWM pueden ser: digitalizacin de seales senoidales,
como as tambin la regulacin de velocidad de pequeos motores de corriente
continua, por variacin del valor medio de la seal

13

b) Por seal continua:

14

Clculo de los tiempos en juego:

Tiempo t
Astable (RB = 0)

Td = 0,69 . Ra . C

Fo

1,44
RA.C

Frecuencia libre de oscilacin

T1, T2
t

Vc Vi

1
i (t ) dt
C 0

i(t ) cte IC

Vi = ov
Vc = Vcont

Vc

IC
.t
C

T1-2 =

si Vc = Vcont

Vcont1 2 C 2
IC

Td > T1-2

Disparo seguro
40%V Vcont 90%V

Funcionamiento:
La V3-2 se obtiene mediante un 555 en configuracin astable que dispara a otro 555
como generador de seal rampa. Por el pin 5 de este ltimo se ingresa una tensin
continua que afecta al divisor resistivo interno cambiando la tensin de referencia de los
compradores.
Cuando llega un pulso de V3-2 comienza la carga de C2 y genera la rampa, el C2 se
cargar hasta la primer tensin fijada en el pin 5 (Vcont1), mediante el potencimetro
Rp, generando en la salida un nivel alto de un tiempo T1 de duracin.
Si ahora cambiamos la tensin de referencia, bajamos su valor a Vcont2, cuando llegue l
pulso de disparo del astable C2 se cargara hasta la nueva tensin, debido a esto la rampa
que se genera posee la misma pendiente que antes pero el tiempo activo de la seal de
salida ser menor.
De esta manera se logra modular el ancho del pulso por medio de la variacin de una
seal continua.

15

Modulador de frecuencia(V.C.O):

I) Seal senoidal:

En continua
IR >> IB IC ~
IE
Vcont VBE
RE
Vcont= Vconto: tensin entre base y V+ para la continua
IC

Con seal
Ve(t) = VM.sen(t) [v]
Vcont = Vconto + Ve(t)
Configuracin asttable

16

V .C
3.IC

3.IC
fo

V .C

f 3

Vconto Ve(t ) VBE

RE
V .C

(Vconto VBE )
3VM

.sen(t )
RE.V .C
RE.V .C
fo

Ko

fo: frecuencia libre de oscilacin

Ko: constante
f= fo + Ko . sen (t)

II) Por seal continua:

17

Vcont1
2
Vcont2
AV2
2
AV1

40%V Vcont 90%V

Calculo de t:
t

1
Vc vi i (t )dt ; i(t ) cte
C0

Vc Vcont
Vi

IC
t
C
Vc Vi
T
C
IC

Vc Vi

Vcont C
2 IC

18

Vcont
2

Ejercicios:
Ejercicio 1:
1.1) Siendo un circuito con una configuracin astable con 555 y VCC= 5V, Ra =
10K, C = 10nf calcular:
a) RB para una frecuencia de 5.5 Khz.
b) Analizar los tiempo en juego (tempo de carga, tiempo de descarga) y realizar
diagramas temporales
1.2) Siendo un circuito con una configuracin astable con 555 y VCC= 5V, Ra =
10K, C = 10nf calcular:
Si Rb = 0, calcular frecuencia y seal de salida
1.3) Siendo Ra x 10 < Rb del ejercicio 1a calcular:
a) IT7 es posible en este caso?
b) Fo, t1, t2 y %error.
c) Seal de salida.

Ejercicio 2:
Disear un dispositivo que entregue en su salida una seal digital con perodo de
10mseg y tiempo activo de 5mseg aprox. (porcentaje de error mximo de 10%). Se
dispone de un 7555, VCC = 15V, capacitores de 10nf mximo y resistores de 1M
mximo. Verificar.
Ejercicio 3:
Siendo el siguiente circuito:

a) tiempo mnimo y mximo posible del ciclo activo de la seal de salida.

b) Para una frecuencia de 50Hz, con el disparo adecuado, 50% ciclo til cuanto
debe valer P?
c) Si la frecuencia de salida del monoestable es de 1,6Khz 50% y peridica
Cunto vale la frecuencia de la seal Vc y Vd? Justificar, graficar y ajustar P.

19

Ejercicio 4:
Realizar un dispositivo que entregue en su salida un estado alto de 1seg a intervalos de
3seg. Se dispone de un 556, resistores del orden de los k al 20% y capacitores
menores a 47f.
El disparo ser externo a travs de:
a) Un unijuntura.
b) Un astable.
Realizar diagramas de tiempo.

Ejercicio 5:
Siendo el siguiente circuito:

a) calcular R2 para una alimentacin de 5V y una frecuencia de oscilacin de 4,65Khz

b) se desea variar la frecuencia de trabajo sin tocar el capacitor y la red de
polarizacin del Tr Cmo lo hara? Lograr en estas condiciones mnima fo.
c) Con los datos del punto (a) para C1 = 10nf y C2 100nf. Calcular la frecuencia de la
seal rampa, graficar y extraer conclusiones.

Ejercicio 6:
La configuracin schmitt trigger esta alimentada con 15V y se dispone de la siguiente
seal de disparo. Graficar en escala la seal de salida.
Circuito:

20

Ejercicio 7:
Se dispone de un NE556 en la configuracin PWM por seal continua.
7.1)
a) circuito y lograr si es posible un t1 = 6mseg, si la alimentacin es mxima, C2
= 47nf, y la corriente ICQ = 1mA.
b) es posible t2= 0,7 ms? Verificar
7.2) idem con un 7.556
7.3) se puede disparar la condicin (7.1a) con un tren de pulsos de 4Khz? Justificar.
7.4) disear para poder obtener una modulacin con el Transistor.

21

Ejercicio 8:

Se dispone de un dispositivo mecnico el cual comanda un potencimetro de 10k

efectuando giros completos cada 2seg con velocidad constante. El potencimetro forma
parte de un circuito de disparo con el cual se activaran 3 flip-flop, tipo T, con clock
por flanco descendente, a los 10mseg el primero, 30mseg el segundo y 90mseg el
tercero, una vez que se produjo el disparo del primero.
a) disear el circuito con los siguientes materiales: cuatro 555, dos potencimetro
de 1M, un potencimetro de 2M, tres resistencias de 27K (pull-up disparo
seguro), un capacitor de 60nf, tres capacitores de 1nf (acople entre etapas), 6
capacitores de 10nf (4 para el pin5), V+ = 5V.
b) diagrama de etapas de todo el sistema.

Ejercicio 9:
Se tiene una seal externa digital de 4Khz 50% (duty cycle) y se desea obtener en base a
un circuito con integrados 555 una seal de frecuencia de 1Khz 50%. Circuito y curvas
caractersticas.

22

Ejercicio 10:
Se dispone de una cinta transportadora por la que se desplazan cajas ya embaladas. Con
el paso de cada caja se activa un brazo pulsador. El tiempo de paso entre cajas es de
1seg se pide:
Disear en base a 555 lo siguiente:
a) un dispositivo que al paso de cada caja activa un contador. Digital, se necesita
para reconocer el dato valido un nivel alto de 0,5mseg.
b) Se sabe que a la cuenta de 5 cajas se detiene la cinta trasportadora, bajo tal
situacin se desea que suene una seal de alarma monotonal con una frecuencia
de 1Khz, 50% por un tiempo de 2seg. Este dispositivo se dispara nicamente
con l paso de la primera caja de la serie.

Ejercicio 11:
Realizar un circuito que al presionar un pulsador demore 4seg la activacin de una
alarma monotonal de 1Khz (50%), durante 2seg.

23