LES COMPARATEURS BINAIRES

Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2

nombres binaires gnralement nots A et B.
Il possde 3 sorties notes A = B, A > B et A < B qui indiquent le rsultat de la
comparaison comme suit :
Si le nombre A est gal au nombre B (A = B), la sortie A = B passe
l'tat 1 tandis que les sorties A > B et A < B passent l'tat 0.
Si le nombre A est strictement suprieur au nombre B, seule la sortie A >
B passe l'tat 1.
Si le nombre A est strictement infrieur au nombre B, seule la sortie A < B passe
l'tat 1.
Nous allons voir comment raliser l'aide de portes logiques un comparateur de 2
chiffres binaires.
2. 1. - COMPARATEUR DE DEUX CHIFFRES BINAIRES
Soit comparer les deux chiffres binaires A et B. Examinons les cas o A = b, A >
B et A < B.
Les deux nombres A et B sont gaux si A = B = 1 ou A = B = 0. La sortie A =
B doit donc passer l'tat 1 uniquement pour ces deux combinaisons. Son quation
est donc A . B +
.
.
Le nombre A est strictement suprieur au nombre B seulement si A = 1 et B = 0.
La sortie A > B doit donc passer l'tat 1uniquement pour cette combinaison. Son
quation est donc A .
Le nombre A est strictement infrieur au nombre B seulement si A = 0 et B = 1.
La sortie A < B doit donc passer l'tat 1 uniquement pour cette combinaison. Son
quation B.
Toutes ces considrations sont traduites dans la table de vrit de la figure 19.

Reprenons l'quation de la sortie A = B, AB +

Nous savons que AB +
+A
+
l'une des quatre combinaisons vaut 1.

B = 1 car quel que soit les tats de A et B,

Nous en dduisons que AB +

est le complment logique de A
B puisque la somme logique de ces deux expressions est 1.
Donc, AB +

=A

B.

Nous sommes ainsi conduits au schma logique de la figure 20 qui fournit les trois
signaux A < B, A = B et A > B partir des bits A et B.

2. 2. - ANALYSE D'UN COMPARATEUR INTGR : LE 7485

Le circuit intgr 7485 est un comparateur 4 bits, c'est--dire qu'il effectue la

comparaison de deux nombres de 4 bits.
De plus, il dispose de 3 entres notes A = B, A > B et A < B qui autorisent la mise
en cascade de plusieurs circuits comparateurs du mme type.
Ainsi, on peut comparer des nombres de 8, 12, 16 bits....
Le brochage de ce circuit est donn la figure 21, tandis que la figure 22 reprsente
son schma logique.

Avec ce circuit, on compare le nombre A compos des bits A3, A2, A1 et A0 (A3 =
MSB et A0 = LSB) avec le nombre B compos des bits B3, B2, B1 et B0 (B3 =
MSB et B0 = LSB).
La table de vrit de la figure 23 met en vidence l'action des entres A > B, A <
B et A = B.

Si l'on souhaite que la sortie A = B passe l'tat 1 chaque fois que les deux
nombres binaires sont gaux, il suffit de porter l'entreA = B l'tat 1, l'tat des
entres A < B et A > B n'ayant alors pas d'importance.
Si l'on souhaite que la sortie A > B passe l'tat 1 galement dans le cas o
les deux nombres binaires sont gaux, il suffit de porter l'entre A > B l'tat 1 et de
porter les entres A < B et A = B l'tat 0.

Dans cette configuration de l'tat des entres A > B, A < B et A = B, la sortie A >
B est l'tat 1 lorsque le nombre binaire A est suprieur au nombre binaire B ou
quand ces deux nombres sont gaux. Elle indique donc si A B.

De mme, en portant l'entre A < B l'tat 1 et les entres A > B et A = B

l'tat 0, la sortie A < B indique le nombre binaire A est infrieur ou gal au nombre
binaire B.
En mettant en srie deux comparateurs 7485, on peut comparer deux nombres de 8
bits. Il suffit de relier la sortie A = B du premier comparateur l'entre
correspondante du second et de faire de mme avec les sorties A > B et A < B. Les
liaisons effectuer sont indiques la figure 24.

Ainsi, on compare le nombre A form des 8 bits A7 A0 (A7 = MSB et A0 = LSB) et

le nombre B form des 8 bits B7 B0 (B7 = MSB et B0 = LSB).
Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le
rsultat de cette comparaison est transmis aux entres A < B, A = B et A > B du
deuxime circuit.
Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du
rsultat de la comparaison des bits de poids faibles de A et B, indique sur ses
sorties A > B, A = B et A < B le rsultat de la comparaison des nombres A et B.

3. - LES MULTIPLEXEURS
Dans ce chapitre, nous allons examiner des circuits logiques trs utiliss pour
aiguiller des donnes : les multiplexeurs.
Ces circuits possdent plusieurs entres de donnes et une seule sortie.
A l'aide d'une ou plusieurs entres de commande, on aiguille une des entres de
donnes vers la sortie. La sortie recopie l'entre slectionne.
Un multiplexeur peut tre compar un commutateur mcanique. Le nombre des
entres de donnes d'un multiplexeur dfinit le nombre de voies d'un multiplexeur. Si
un multiplexeur possde n entres de donnes, on dit qu'il s'agit d'un multiplexeur
n voies.
Le nombre des entres de commande est fonction du nombre de voies du
multiplexeur. Par exemple pour un multiplexeur 4 voies, on a besoin de 2 entres
de commande. En effet, avec 2 entres de commande, on peut former 2 =
4 combinaisons logiques distinctes pour diffrencier les 4 voies du multiplexeur. Un
multiplexeur 8 voies exigerait3 entres de commande puisque 23 = 8.
Examinons le plus simple des multiplexeurs, celui 2 voies.
3. 1. - LE MULTIPLEXEUR A 2 VOIES
La figure 25 donne le schma symbolique et l'quivalent mcanique d'un
multiplexeur 2 voies.
Suivant l'tat de l'entre de slection A, la sortie S recopie soit l'entre D0, soit
l'entre D1.

Supposons que pour A = 0, S = D0 et que pour A = 1, S = D1.

Nous en dduisons l'quation de S suivante :
S = D0

+ D1A

Le rseau combinatoire de la figure 26 peut fournir le signal S.

3. 2. - ANALYSE D'UN MULTIPLEXEUR DEUX VOIES INTGR : LE 74157

Le circuit intgr 74157 est un quadruple multiplexeur 2 voies entre de
slection commune. L'entre de validation (STROBE), galement commune, force
les quatre sorties au niveau L quand elle est soumise au niveau H.
Le brochage et le schma logique de ce circuit sont donns la figure 27.

La table de vrit de la figure 28 montre que la donne Ai est transfre

en Yi lorsque l'entre SELECT est l'tat 0. Lorsque cette entre est l'tat 1, c'est
la donne Bi qui est transfre en Yi.

Considrons la donne A constitue des bits A1, A2, A3 et A4, la

donne B constitue des bits B1, B2, B3 et B4 et la donne Y constitue des
bits Y1, Y2, Y3 et Y4.
En fonctionnement normal, l'entre STROBE est maintenue 0.
Si l'entre SELECT est l'tat 0, la donne Y est gale la donne A.
Si l'entre SELECT est l'tat 1, la donne Y est gale la donne B.
Un multiplexeur peut donc aiguiller des donnes constitues de plusieurs bits.
3. 3. - LE MULTIPLEXEUR A QUATRE VOIES
La figure 29 reprsente le schma symbolique et l'quivalent mcanique d'un
multiplexeur 4 voies.

Le multiplexeur dispose de deux entres de commande A et B pour slectionner une

des quatre entres D0, D1, D2 ou D3.
En gnral, l'entre slectionne porte en indice l'tat correspondant la
combinaison des entres de commande. Cela est traduit dans le tableau de la figure
30.

De ce tableau, on peut extraire l'quation de la sortie S suivante :

S=

. D0 +

. A . D1 + B .

On aboutit au schma logique de la figure 31.

. D2 + B . A . D3