Professional Documents
Culture Documents
1/14
1) INTRODUCTION
Le manque de place et lobligation dabaisser les cots des grandes sries ont vite conduit au besoin
de runir les fonctions de plusieurs circuits logiques standards dans un seul botier.
Il est dabord ncessaire de parler de la structure interne des circuits logiques programmables.( En
anglais : Programmable Logic Device = PLD )
Un circuit logique programmable contient un trs grand nombre de portes pouvant tre chanes. Ils
sont constitues dune matrice dentre ET et, dune matrice de sortie OU.
Rseau Rseau
Entre Sortie
ET OU
Une reprsentation simplifie est ncessaire pour la reprsentation des circuits logiques
programmables.
Fig 1 : reprsentation
simplifie de la matrice des
entres
Fig 2 : reprsentation
simplifie de la matrice
des sorties
Lorsque les circuits ne sont pas programms, il existe tous les croisements un fusible. Au cours de
la programmation, les fusibles non utiliss sont dtruits afin de raliser la matrice requise.
Les premiers circuits programmables faits sur mesure taient les ROM; elles fournissent en sortie un
mot de donnes dfini pour chaque adresse installe.
Ils sont constitus dune matrice dentre matriellement cble, ralisant toute les combinaisons des
entres et, dune matrice de sortie qui peut tre dfinie par lutilisateur .
Des fusibles existent toutes les intersections, lors de la programmation du circuit ces fusibles
seront soit dtruits, soit conservs, afin dassurer le bon tat logique en sortie.
Rseau
Entre Rseau Cbl Sortie
ET programmable
OU
Exercice : Sur le schma ci dessus reprsentez les fusibles conserver par un rond noir pour stocker en mmoire les
mots suivants :
A2 A1 A0 Mot de Sortie
0 0 0 $4
0 0 1 $2
0 1 0 $0
0 1 1 $A
1 0 0 $D
1 0 1 $F
1 1 0 $F
1 1 1 $F
Les PAL sont des circuits logiques programmables une seule fois
Ils sont constitus dune matrice dentre programmable et, dune matrice de sortie matriellement
cble.
Des fusibles existent toutes les intersections de la matrice dentre, lors de la programmation du
circuit ces fusibles seront soit dtruits soit conservs.
Rseau Rseau
Entre programmable Sortie
OU Cbl
ET
Exercice. Compltez la figure ci dessus pour raliser les fonctions O1 et O2, faites apparatre les
fusibles conserver par un rond noir.
O1 = a.b.c. + a.b.c + a.b.c O 2 = a.b.c. + a.b.c + a.b.c + a.b.c
Rseau
Rseau Logique
Entre programmable Sortie
OU Cbl Squentielle
ET
La sortie du rseau OU aboutit sur lentre dune bascule D. La sortie Q de la bascule est rinjecte
sur la matrice programmable dentre. La sortie Q est buffrise. Toutes les horloges des bascules
sont communes et commandes par lentre CLOCK. De mme la validation des buffers de sortie se
fait avec une entre commune OE (Output Enable validation des sorties ). ( Ex : PAL16R8 )
OE
La sortie du rseau OU aboutit sur lentre dune macro cellule qui permet de configurer les sorties.
La macro cellule est compose dune bascule flip flop pr- positionnable associe deux
multiplexeur programmables. Il y a quatre types de configuration possible en sortie. Les signaux
annexes de commande sont gnr grce des fusibles internes. ( Ex : PAL20V8 )
En fonction des constructeurs la vitesse et la consommation sont parfois places dans lordre
inverse.
La vitesse est soit directement indique par un nombre en ns soit repre par des lettres. La vitesse
reprsente le temps de propagation.
Espace : 35ns.
A: 25ns.
B: 15ns.
D: 10ns.
Ce sont des PAL effaable lectriquement, ce qui permet de les reprogrammer, donc de corriger les
connexions internes en cas derreur ou de modification. Ils utilisent la technique des EEPROM
( EEPLD pour Electrically Erasable Programmable Logic Device)
Invents par Lattice Logic, ces GAL offrent une grande souplesse dutilisation. Ce sont des circuits
CMOS, mais de temps daccs rapide (12ns), ce qui les rends compatibles avec les PAL bipolaires
quils peuvent remplacer.
La structure de sortie des GAL est polyvalente (Versatile). Elle est gnralement plus sophistique
et appele macro cellule OLMC (Output Logic Macro Cell). Cette OLMC peut prendre plusieurs
formes et notamment remplacer tous les modles de PAL.
( Ex : GAL16V8 )
* Le mode combinatoire buffer de sortie toujours valide SYN, AC0, AC1(n) = 100
buffer de sortie commandable SYN, AC0, AC1(n) = 111
ddi lentre SYN, AC0, AC1(n) = 101
dans un produit registres SYN, AC0, AC1(n) = 011
Output Logic Macrocell ( OLMC ) capability or will have purely combinational outputs.
It also replaces the ACO bit in the two outermost
The following discussion pertains to configuring the output macrocells, OLMC (12) and OLMC (19).When first
logic macrocell. It should be noted that actual setting up the device architecture, this is the first bit
implemention is accomplished by development to choose.
software/hardware and is completely transparent to the
user. Architecture control bit ACO and the eight AC1 (n)
bits direct the outputs to be wired always on, always
The outputs of the AND array are fed into an OLMC
off ( as an input ), have common OE control ( Pin
where each output can be individually set to active high or
11 ), or to be TRI-STATE controlled separately from
active low, with either combinational ( asynchronous ) or
a product term. The architecture control bits also
registered ( synchronous ) configurations. A common
determine the source of the array feedback term
output enable can be connected to all outputs, or separate
through the FMUX, and select either combinational
inputs or product terms can be used to provide individual
or registered outputs.
output enable controls. The output logic macrocell
provides the designer with maximal output flexibility in
The five valid macrocell configurations are shown in
maching signal requirements, thus providing more
each of the macrocell equivalent diagrams. In all
functions than possible with existing 2O.pin PAL devices.
cases, the eight XOR(n) bits individually determine
each output's polarity. The truth table associated with
The various configurations of the output logic macrocell
each diagram shows the bit values of the SYN, ACO.
are controlled by programming certain cells ( SYN, ACO,
and AC1(n) that set the macrocell to the
AC1 (n) and the XOR(n) polarity bits ) within the 82-bits
configuration shown.
architecture control word. The SYN bit determines
whether or not a device will have registered output