Electronique Numerique Cablée PDF

Philippe LE BRUN Florence.vadee@wanadoo.
fr
Lyce Louis ARMAND : 01 45 14 28 28
173 Bd de Strasbourg : 01 48 73 63 15
94736 NOGENT sur Marne
Electronique numrique
tude, adaptation et conception

De circuits de commande en technologie numrique cble
Objectif
Raliser un circuit de commande en technologie numrique partie dun cahier de charges
Pr-requis
Bases dautomatisme du rfrentiel F3
Savoirs associs
Bascules, compteurs, multiplexeurs, convertisseurs et mmoires
Technologies TTL et C MOS
1
Philippe LE BRUN Florence.vadee@wanadoo.fr
173 Bd de Strasbourg : 01 48 73 63 15
Sommaire
I. Introduction
1. Reprsentation analogique dune grandeur
2. Reprsentation numrique dune grandeur
II. Algbre binaire (rappel)

1. Fonctions binaires de base
2. Proprits de lalgbre binaire
3. Fonctions binaires composes
4. Symbolisation des fonctions logiques
5. Mise en quation et ralisation des fonctions logiques
III. Technologie des fonctions logiques

1. Paramtres technologiques
2. Circuit TTL / CMOS rapide
IV. Fonctions logiques squentielles

1. Les bascules
2. Multiplexeur / Dmultiplexeur
3. Les Compteurs
4. Les Convertisseurs
5. Les mmoires
Travail personnel
Autocorrection
2
173 Bd de Strasbourg : 01 48 73 63 15
I. Introduction
Dans les sciences, dans les techniques, dans les affaires, et dans la plupart des domaines nous
sommes amens utiliser des grandeurs. Ces grandeurs sont mesures, surveilles, enregistres,
transformes mathmatiquement, observes et exploites de diverses faons dans des systmes
rels diffrents. Il est important lorsqu'on travaille avec diverses grandeurs d'tre en mesure de
reprsenter correctement et prcisment leurs valeurs. Il y a fondamentalement deux manires
de reprsenter la valeur dune grandeur : la manire analogique et la manire numrique.
1. Reprsentation analogique dune grandeur
Dans la reprsentation analogique, on fait correspondre une grandeur physique (temprature,
pression, vitesse) une autre grandeur (souvent lectrique) qui lui est directement
proportionnelle. A titre d'illustration, considrons le tachymtre d'une automobile dans lequel la
vitesse est figure par la dviation d'une aiguille. La position angulaire de cette aiguille est
proportionnelle la vitesse de cette auto, et toute acclration ou tout ralentissement du
vhicule se traduit par un dplacement correspondant de l'aiguille.
Les grandeurs analogiques varient continment l'intrieur d'une gamme de valeurs. La vitesse
d'une automobile peut tre comprise entre zro et, mettons, 160 km/h et peut prendre toutes les
valeurs comprises entre ces deux extrmits. De mme, la sortie d'un microphone peut tre
n'importe quelle valeur entre zro et 16 mV (par exemple, 1 mV, 2,3724 mV, 9,9999 mV).
2. Reprsentation numrique dune grandeur
Une grandeur que l'on reprsente numriquement n'est pas strictement proportionnelle une
autre grandeur, mais est plutt exprime au moyen dun nombre indiquant la valeur
approximative de cette grandeur. Une horloge numrique qui donne l'heure du jour au moyen
de chiffres reprsentant les heures, les minutes et les secondes ne peut pas distinguer 1h 30min
20s et 60centime de seconde de 1h 30min 21s et 30centime de seconde. La prcision sur la
valeur de la grandeur dpend donc du nombre de chiffres utiliss pour coder cette information
(+ ou 0,5s pour lhorloge). L'heure du jour est une variable continue, alors que les chiffres
d'un affichage numrique (digital) la reprsentant, eux, ne le sont pas. L'heure qui est affiche
progresse par pas d'une minute ou d'une seconde. En d'autres mots, la reprsentation numrique
de l'heure du jour volue de faon discontinue (par pas de 1s), contrairement sa reprsentation
analogique qui est continue.
Les grandeurs numriques varient par paliers dautant plus petit que lon souhaite une prcision
leve (on parle de rsolution) sur une tendue dfinie au pralable et fixe. Laffichage de
lheure sur 4 digits (heures + minutes) permet une prcision de lordre de la minute sur une
tendue de 24 heures.
La principale diffrence entre grandeur analogique et grandeur numrique, peut s'exprimer

simplement comme suit :
analogique = continu
numrique = discret (discontinu)
Pour coder linformation on utilise un systme de reprsentation ayant deux tats (binaire) vrai
ou faux (1 ou 0) ces informations lmentaires pouvant tre associes pour former des mots
binaires.
3
173 Bd de Strasbourg : 01 48 73 63 15
II. Algbre binaire (rappel)

1. Fonctions binaires de base
Les fonctions logiques lmentaires peuvent tre dcrites par leur table de vrit ou leur
quation :
La Somme logique Le Produit logique La complmentarit
a a a a
0 1 0 1
b b
0 0 1 0 0 0 1 0
1 1 1 1 0 1 0 1
s=a+b : fonction OU (OR) s=a.b : fonction ET (AND) a = a : fonction NON (NOT)

2. Proprits de lalgbre binaire
Voici lensemble des proprits relatives lalgbre binaire.
Commutativit Associativit Distributivit
a+b=b+a a.(b.c)=(a.b).c=a.b.c a+(b.c)=(a+b).(a+c)
a.b=b.a a+(b+c)=(a+b)+c=a+b+c a.(b+c)=(a.b)+(a.c)
Absorption Elment neutre Thorme de DE MORGAN
a+(a.b)=a a+0=a a + b = a. b
a.(a+b)=a a.1=a
a.0=0 a.a=a a. b = a + b
a+1=1 a+a=a
3. Fonctions binaires composes
Les fonctions de base peuvent se composer afin de crer des structures plus complexes :
NAND (ET NON) NOR (OU NON) XOR (OU EXCLUSIF)
a a a
0 1 0 1 0 1
b b b
0 1 1 0 1 0 0 0 1
1 1 0 1 0 0 1 1 0
a. b a +b a b
4. Symbolisation des fonctions logiques (indpendant de la technologie utilise)
OU ET NON
Norme US
Norme CEE
1 & 1
NOR NAND XOR
Norme US
4
173 Bd de Strasbourg : 01 48 73 63 15
Norme CEE
1 & =1
5. Mise en quation et ralisation des fonctions logiques

A. Dfinition du cahier des charges
On nous demande de raliser un petit automatisme combinatoire qui comporte trois entres a b
c et une sortie f. Le cahier des charges nous dcrit le fonctionnement ci-aprs :
La sortie f doit tre active lorsque :
Les trois capteurs associs aux entres a b c sont l'tat logique 0 simultanment
Le capteur associ l'entre c est l'tat logique 1 et le capteur associ l'entre b est 0
Le capteur associ l'entre b est le seul l'tat logique 1
B. Reprsentation par table de vrit
La table de vrit d'un systme combinatoire (combinatoire : la variable de sortie dpend
exclusivement de ltat des variables dentres) est constitue d'un nombre de colonne gale au
nombre de variables d'entre, plus une correspondant la variable de sortie. Le nombre de ligne
est gal au nombre total de combinaison des variables d'entres, savoir : 2nbr dentres
Nombre de variables Nombre de lignes

d'entrs
1 2
2 4
3 8
4 16
5 32
6 64
Dans un tableau trois entres (a, b et c) et une sortie (f) on place les tats dpendant du cahier
des charges : la sortie f est 1 si ce qui donne le tableau ci-dessous.
Les entres a b c sont a b c f

l'tat logique 0 0 0 0 1
simultanment L'entre c est l'tat
0 0 1 1 logique 1 et l'entre b
0 1 0 1 est l'tat logique 0
0 1 1 0
L'entre b est la seul 1 0 0 0
l'tat logique 1 1 0 1 1
1 1 0 0
1 1 1 0
De ce tableau on cherche extraire lquation afin de raliser la synthse de lautomatisme.
a b c f f = a .b.c
0 0 0 1
0 0 1 1 f = a .b .c
0 1 0 1
0 1 1 0 f = a .b.c
1 0 0 0
1 0 1 1
1 1 0 0 f =ab c
1 1 1 0
5
173 Bd de Strasbourg : 01 48 73 63 15
On cherche dans le tableau les tats o f est 1 puis on regarde la combinaison des entres
permettant cet tat. Sil y a un 1 sous la variable on prend cette variable, par contre sil y a un 0
on prend le complment de cette variable. Les diffrentes variables doivent tre positionnes
ensembles ce qui se traduit par un ET entre les diffrentes variables. Par contre la sortie f est
1 pour quatre combinaisons des variables dentres. On reliera donc les quatre quations par un
OU entre les diffrents groupements. Ceci donne lquation suivante :
f = a . b. c + a . b. c + a . b. c + a. b. c
C. Ralisation l'aide de portes logiques :
Il est alors possible de raliser cette fonction l'aide de portes :
A 1 2 1
2 12
13
7404
7411
1
3 3
4 6 2
B 3 4 5
7432 9
7411 8 F
7404 10
9
10 8 9 7432
11 8
10
C 5 6 7411
7432
1
7404 2 12
13
7411
D. Simplification mathmatique de l'quation

Le type de ralisation prcdant ncessite un nombre important de portes logiques, alors que la
fonction f peut tre simplifie mathmatiquement en utilisant les proprits de lalgbre
binaire :
f = a . b. c + a . b. c + a . b. c + a. b. c
f = a . c.( b + b) + b. c.( a + a )
f = a . c + b. c
Ce qui nous conduit une ralisation plus simple :
A 1 2
7404
1
3
2
B 3 4 7408 1
3 F
2
7404
4 7432
6
5
C 5 6 7408
7404
E. Simplification de lquation par tableau de KARNAUGH

bc La mthode de KARNAUGH permet la simplification des quations
00 01 11 10 logiques pour des systmes comportants jusqu' 5 entres. On trace un
a
0 1 1 0 1 tableau o chaque case correspond une combinaison logique des
entrs, et o l'on passe d'une colonne ou d'une ligne l'autre en ne
1 0 1 0 0 modifiant qu'une variable d'entre. On remplit alors le tableau l'aide
de la table de vrit, puis on regroupe les cases contigus par multiple
f = a . c + b. c de 2n (1, 2, 4, 8) contenant la valeur de sortie "1". On ne retient alors
que la somme des produits de variables correspondant aux variables
6
173 Bd de Strasbourg : 01 48 73 63 15
d'entrs ne changeant pas dtat. Lquation obtenue est la mme que celle dj obtenue au-
dessus.
7
173 Bd de Strasbourg : 01 48 73 63 15
Autres exemples :
cd cd
00 01 11 10 00 01 11 10
ab ab
00 0 0 1 1 00 1 0 0 1
01 0 0 1 1 01 0 0 0 0
11 0 1 1 0 11 1 1 1 1
10 1 0 0 0 10 1 1 1 1
f = a. b. c. d + a. b. d + a . c f = a + b. d
F. Alas de propagation
Il arrive malheureusement qu'une simplification trop pousse entrane des erreurs de
fonctionnement nommes ALEA DE PROPAGATION.
b
a
1
3
2
a* tp
3 4 7408 1
a 3 F a*
2
7404
4 7432
6
5
F
c
Un tel ALEA se produit lorsque, dans un tableau de KARNAUGH, deux regroupements ont des
cases adjacentes. Il peut alors tre ncessaire de raliser des regroupements redondants.
bc
00 01 11 10
a
0 0 0 1 1
1 0 1 1 0
G. Ecriture dune quation en vue de sa ralisation avec un seul type de fonction logique
Pratiquement on cherche souvent raliser la synthse dun systme
logique avec un seul type de fonction logique (dans lexemple qui NAND (ET NON)
suit des portes NAND 2 entres). Il faut donc faire apparatre
a
& s
lquation sous une forme directement transposable en schma.
f = a .c + b .c Cest lquation de dpart. b
f = a .c + b .c Deux complmentations ne changent pas

s= a . b = a + b
lquation mais font apparatre une forme
f = a .c + b .c directement exploitable.
f = a . c . b . c Une modification dcriture en utilisant le thorme de De Morgan.

Cette nouvelle forme quivalente lquation de dpart (deux complmentations sannulant)
fait clairement apparatre le schma de ralisation.
8
173 Bd de Strasbourg : 01 48 73 63 15
f= a.c . b.c
&
a.c
a
a
&
a.c . b.c
& &
b &
b
&
b.c
c
La mme quation avec des portes NOR 2 entres.

c
NOR (OU NON)
f = a .c + b .c Cest lquation de dpart.
a
>1 s
Une modification dcriture en utilisant le
f = a + c + b .c
thorme de De Morgan. b
f =a+c+b+c La mme chose en ayant pris soin de
complmenter c deux fois auparavant.
s= a + b = a .b
f =a+c+b+c Pour terminer une double complmentation de
lensemble pour faire apparatre la forme standard.
Cette forme quivalente lquation de dpart (deux complmentations sannulant) fait
apparatre le schma de ralisation ci-dessous.
f= a+c + b+c
a+c
a+c + b+c
>1
a
>1 >1
>1
bc
>1
b+c
a+c + b+c
c
9
173 Bd de Strasbourg : 01 48 73 63 15
III. Technologie des fonctions logiques

1. Paramtres technologiques
Tension
Vcc Tension d'alimentation positive (5V TTL)
GND Masse
Vdd Tension d'alimentation positive (C MOS)
Vss Masse (C MOS)
Vi Tension d'entre Vcc=4.5V
Vil Tension d'entre l'tat bas
Vih Tension d'entre l'tat haut Iol
Vo Tension de sortie Iih &
Vol Tension de sortie tat bas
Voh Tension de sortie tat haut Vih
Vol
Vth Tension de seuil
Vth+ Tension de seuil sur front positif GND
Vth- Tension de seuil sur front ngatif
Vh Tension d'hystrsis
Courant Vcc=4.5V
Icc Courant d'alimentation positive
Ii Courant d'entre
Iil Courant d'entre l'tat bas Ioh
Iih Courant d'entre l'tat haut Iil &
Io Courant de sortie
Iol Courant de sortie tat bas Vil Voh
Ioh Courant de sortie tat haut GND
Ios Courant de sortie en court circuit
Iozl Courant de sortie rsiduel tat bas en haute impdance
Iozh Courant de sortie rsiduel tat haut en haute impdance
Divers
Ta Temprature ambiante
Ron Rsistance d'une porte analogique
Cx Capacit extrieure
Rx Rsistance extrieure
Z Etat haute impdance
Ptot Puissance dissipe
Abrviations
C.O. Collecteur ouvert
NC Non Connect
Sortance
Lors des associations de circuits, la somme des courants d'entres ne doit pas tre suprieure au
courant de sortie qui les commandes. La sortance est le nombre maximal d'entres que l'on peut
connecter une sortie. Elle s'exprime en unit de charge (U.L.).
IOL min IOH min
A l'tat bas S L = et l'tat haut S H =
IIL max IIH max
La sortance globale est la valeur la moins leve entre SL et SH.
10
173 Bd de Strasbourg : 01 48 73 63 15
Marge de bruit
Sortie Entre Les marges de protection contre les
Vohmin perturbations, ou marge de bruit Ml et
Mh Mh sont dfinies par les carts entre
Vihmin les frontires des plages de tensions
garanties cot sortie et les frontires
des plages de tension permises cot
Vilmax entre. Ou en clair... voir ci-contre!!!
Volmax Ml Mh = Vohmin - Vihmin
Ml = Volmax - Vilmax
Paramtres dynamiques
f max Frquence horloge max.
tr, tf temps de monte et temps de descente de l'horloge
ttlh temps de transition entre le niveau haut et le niveau bas
tthl temps de transition entre le niveau bas et le niveau haut
tplh temps de validation entre le niveau haut et le niveau bas aprs coup d'horloge
tphl temps de validation entre le niveau bas et le niveau haut aprs coup d'horloge
th temps de maintien d'une entre aprs un coup d'horloge pour tre valid
tsu temps de prpositionnement <>th
tphz temps d'invalidation tat haut / haute impdance
tplz temps d'invalidation tat bas / haute impdance
tpzh temps de validation haute impdance / tat haut
tpzl temps de validation haute impdance / tat bas
tr Temps de recouvrement
horloge
tr tf
entre th
tsu tsu
sortie
tphl
tplh
tthl
ttlh
11
173 Bd de Strasbourg : 01 48 73 63 15
2. Circuit TTL / CMOS rapide

Il existe dix grandes familles de circuits logiques :
7 base de transistors bipolaire :
TTL standard 74 **
TTL Low-power 74 L **
TTL Schottky 74 S **
TTL Fast 74 F **
TTL Low-power Schottky 74 LS **
TTL Advanced Schottky 74 AS **
TTL Advanced Low-power Schottky 74 ALS **
3 base de transistors bipolaire et CMOS :
CMOS Rapide 74 HC ** et 74 HCT **
CMOS Classique 74 C **
En gnral, c'est la vitesse et la puissance dissipe qui dtermine le choix d'une technologie.
Les circuits HC et HCT combinent la faible consommation, la grande immunit au bruit et la
large gamme de temprature de fonctionnement des circuits MOS. La consommation statique
des circuits CMOS est 100000 fois infrieure celle d'un circuit LS. L'immunit au bruit des
circuits HCT l'tat haut est de 18% et l'tat bas de 28% de Vcc alors qu'elle n'est que de 8 et
14% pour des circuits LS.
Caractristiques dentes sorties compares
74 00 L00 S00 LS00 AS00 ALS00 F00 HC00 HCT00
Iolmin 16 3.6 20 8 20 8 20 4 4 mA
Iohmax -400 -200 -1000 -400 -2000 -400 -1000 A
Iilmax -1.6 -0.18 -2 -0.36 -0.5 -0.2 -0.6 0.001 0.001 mA
Iihmax 40 10 50 20 20 20 20 A
Volmax 0.4 0.4 0.5 0.5 0.5 0.5 0.5 0.1 0.1 V
Vohmax 2.4 2.4 2.7 2.7 Vcc-2 Vcc-2 2.5 4.9 4.9 V
Vilmax 0.8 0.7 0.8 0.7 0.8 0.8 0.8 1 0.8 V
Vihmax 2 2 2 2 2 2 2 3.5 2 V
Il existe des sries de porte dite collecteur ouvert pour lesquelles la sortie est constitue par
un transistor dont le collecteur est reli la broche de sortie.
Vcc
Gnd
12
173 Bd de Strasbourg : 01 48 73 63 15
Tableau comparatif Circuit TTL Circuit CMOS 4000

TTL TTL LS CMOS CMOS CMOS
5V 10V 15V
Temps de propagation (ns, Cl=15Pif) 10 7 40 20 15
Frquence d'horloge (Bascule)(Mhz) 35 45 8 16 20
Consommation au repos 10 mW 2mW 10nW 10nW 10nW
immunit au bruit 1V 0.8V 2.25V 4.5V 6.75V
sortance 10 10 50 50 50
On prfrera une technologie TTL pour les applications haute vitesse (informatique,
calculateur embarqu) et une technologie C MOS pour les applications faible
consommation (quipements lectroniques fonctionnement autonome sur batteries).
Association TTL vers CMOS
Dans le cas o les potentiels Vcc (5V) et Vdd (12V ou 15V) sont diffrents, il nest pas
possible de raccorder directement un circuit TTL un circuit C MOS. Un circuit dadaptation
de niveau est alors ncessaire. Il peut tre ralis de manire externe (figure de gauche) ou de
manire interne en utilisant un circuit avec tage de sortie collecteur ouvert (figure de droite).
Vdd Vdd
Vcc Vcc
TTL
TTL
CMOS CO CMOS
Gnd Gnd
Association CMOS vers TTL
Les tages dentre des circuits TTL tant pourvus de circuit dcrtage de la tension, la
connexion entre les deux technologies se fait directement. Il est possible pour des problmes
dchauffement du circuit TTL, de placer un circuit dcrtage de la tension lextrieur du
botier. Ce circuit est constitu dune diode zener de 5,1 V et dune rsistance.
Vdd
Vcc
CMOS
4050/
4049 TTL
Gnd
4050: suiveur 4049: inverseur
13
173 Bd de Strasbourg : 01 48 73 63 15
IV. Fonctions logiques squentielles

Dans les automatismes squentiels la variable de sortie dpend de ltat des variables dentres
et de leur instant dvolution.
1. Les bascules
Les bascules sont utilises pour synthtiser les systmes squentiels plus ou moins complexe.
Les mthodes de synthse ne seront pas tudies ici, nous allons nanmoins tudier les
diffrents types de bascules couramment utilises.
RS asynchrone
La bascule RS est la base de toutes les autres bascules. La sortie de la bascule est mise 1
lorsque l'entre SET est active et est mise 0 lorsque l'entre RESET est active.
La combinaison SET=1 et RESET=1 est a priori interdite, mais on a tout de mme dfini deux
type de bascule :
Priorit au 0
S R Q Q*
0 0 Qp Q*p
0 1 0 1
1 0 1 0
1 1 0 0
S 2
1 Q*
3
7402
5
4 Q
R 6
7402
Priorit au 1
S R Q Q*
0 0 Qp Q*p
0 1 0 1
1 0 1 0
1 1 1 1
S 1 2 1
3 Q
2
7404
7400
4
6 Q*
R 3 4 5
7400
7404
Bascules RS synchrones
Nous utiliserons une entre supplmentaire H autorisant les changements sur la sortie de la
bascule. Deux modes de fonctionnement sont alors possibles :
- Sur niveau : Le changement dtat ne peut se faire que lorsque H est un niveau validant.
- Sur front : Le changement dtat ne peut se faire que lorsque H voit un front validant.
14
173 Bd de Strasbourg : 01 48 73 63 15
Dclenchement sur niveau

S 1
3 1
2 3 Q
2
7400
7400
H
4
1 6 Q*
3 5
R 2
7400
7400
Dclenchement sur front

1 2 1
Le principe est identique celui du dclenchement sur niveau,
2 on transforme simplement le signal d'horloge en une impulsion
3
7404
7408 sur le front montant (passage du 0 logique au 1 logique) de ce
signal d'horloge en utilisant un temps de propagation de porte logique (voir schma ci-contre).
Bascule D
S 1
3 1
La sortie Q est gale S si l'horloge H=1,
2
2
3 Q la sortie Q est mmorise si H=0. Ce type
7400
1 H
7400 de bascule existe en dclenchement sur
front, elle sert alors mmoriser l'tat de
7404 1
4
6 Q*
l'entre lors d'un front d'horloge.
2 3 5
2
7400
7400
Bascule JK
Il existe de nombreux type de bascule JK, bien que les plus couramment utilises sont de type
synchrone sur front. Leur fonctionnement est toujours dcrit par la table de vrit suivante:
J K Q
0 0 Qp
0 1 0
1 0 1
1 1 Qp
Bascule T
La bascule T est une bascule qui n'existe pas en tant que tel, mais qui est utilis l'intrieur de
nombreux circuits intgrs. On la construit partir d'une bascule JK ou J=K.
T Q
0 Qp
1 Qp
15
173 Bd de Strasbourg : 01 48 73 63 15
2. Multiplexeur / Dmultiplexeur
I0 Un multiplexeur est un commutateur lectronique reliant sa sortie Q
une des 2n entres, n tant le nombre de bits de slection. Sur notre
I1 exemple Q est relie I0 si S1=0 et S0=0, Q est relie I1 si S1=0 et
Q
I2 S0=1, Q est relie I2 si S1=1 et S0=0 et Q est relie I3 si S1=1 et
S0=1. Il existe des multiplexeurs logiques (le signal sur les entres I0
I3 I3 doit tre de nature logique) et des multiplexeurs analogiques (le
signal sur les entres I0 I3 doit tre de nature analogique).
Un dmultiplexeur est un commutateur ralisant la fonction inverse,
S1 S0 savoir relier une des 2n sorties son entre.
3. Les Compteurs
Les compteurs / dcompteurs sont des systmes squentiels n bascules. La dynamique
(profondeur de comptage) de ces systmes est fixe par le nombre de bascules.
Compteurs asynchrones
Un compteur asynchrone est un compteur ou le basculement de la bascule numro i est
dclench par la sortie de la bascule i-1. Il existe un temps de propagation entre le basculement
de chacune des bascules constituant le compteur. Il peut donc apparatre des alas de
fonctionnement indsirables. Cette solution est rserve aux comptages lents.
1 1 1
Q Q Q
H
Q Q Q
Q1
Q2
Q3
Compteurs synchrones
Afin d'liminer les alas
rsultants des temps de
propagation entre les
1
H
Q Q Q Q bascules, il est possible
de synchroniser le
Q Q Q Q
fonctionnement des
bascules sur l'horloge:
Compteurs intgrs
Il existe en circuit intgr peu prs tous les types de compteurs que l'on peut imaginer :
Technologie TTL ou C MOS
Synchrone ou asynchrone
Compteur simple ou rversible (compteur/dcompteur)
Compteur prpositionnable (on peut choisir la valeur de dpart)
Diviseur de frquence
Binaire ou BCD (on peut choisir le type de codage)
16
173 Bd de Strasbourg : 01 48 73 63 15
Codage BCD (Binaire cod dcimal) et Binaire pur

Hexa Dcimale BCD Binaire naturel
D0 U3 U2 U1 U0 B4 B3 B2 B1 B0
0 0 0 0 0 0 0 0 0 0 0 0
1 1 0 0 0 0 1 0 0 0 0 1
2 2 0 0 0 1 0 0 0 0 1 0
3 3 0 0 0 1 1 0 0 0 1 1
4 4 0 0 1 0 0 0 0 1 0 0
5 5 0 0 1 0 1 0 0 1 0 1
6 6 0 0 1 1 0 0 0 1 1 0
7 7 0 0 1 1 1 0 0 1 1 1
8 8 0 1 0 0 0 0 1 0 0 0
9 9 0 1 0 0 1 0 1 0 0 1
A 10 1 0 0 0 0 0 1 0 1 0
B 11 1 0 0 0 1 0 1 0 1 1
C 12 1 0 0 1 0 0 1 1 0 0
D 13 1 0 0 1 1 0 1 1 0 1
E 14 1 0 1 0 0 0 1 1 1 0
F 15 1 0 1 0 1 0 1 1 1 1
10 16 1 0 1 1 0 1 0 0 0 0
11 17 1 0 1 1 1 1 0 0 0 1
12 18 1 1 0 0 0 1 0 0 1 0
Prsentation 74XX191
Le 74XX191 est un compteur/dcompteur 4 bits binaire naturel, synchrone prpositionnement
parallle asynchrone.
A, B, C et D : Pattes d'entres pour prpositionnement parallle.
QA, QB, QC et QD : Sortie du compteur.
RCO : Patte d'indication de dbordement (Report Carry Out) Cette
15 A QA 2 3 patte est mise l'tat bas si la valeur du compteur vaut 15 en mode
1 B QB
10 C QC 6 comptage, 0 en mode dcomptage. Cest la retenue !
9 D QD 137
RCO CLK : Horloge active sur front montant.
14
4 CLK G : (ou CTEN): Autorisation de comptage dcomptage.
5 G
11 D/U
LOAD
D / U : dcomptage (1), comptage (0).
MX/MN 12 LOAD : Patte de prpositionnement asynchrone, ds que cette patte
passe l'tat bas, les sorties sont gales aux entres, et cela jusqu'au
passage 1 de LOAD. Le cycle de comptage/dcomptage ne
commence que si LOAD = 1.
MX/MN : Identique RCO mais utilis pour les comptages haute
vitesse (dure plus importante).
Mise en cascade
Le compteur 74XX191 est capable de compter sur 4 bits soit de 0 15 cependant il peut tre
utile daller au-del de cette capacit. Il sera donc ncessaire dassocier plusieurs compteurs 4
bits afin de raliser un compteur 8 (0 255) 12 (0 4095) 16 bits (0 65535) ou plus.
17
173 Bd de Strasbourg : 01 48 73 63 15
Association asynchrone : Association synchrone :

Lors d'une mise en cascade asynchrone, Lors d'une mise en cascade synchrone,
c'est le front montant de RCO qui lhorloge est commune aux deux compteurs
dclenche un cycle de comptage cest le RCO du compteur de poids faible
dcomptage sur le compteur suivant. (units) qui autorise le comptage de celui
U?
15 A QA 3 de poids fort (seizaine). Ceci permet un
1 2
10
9
B
C
QB
QC 6
7
fonctionnement parfaitement synchrone des
D QD
Horloge 14 CLK
RCO 13
sorties avec lhorloge.
4 G U?
Mode 5 D/U 15 3
11 1 A QA 2
LOAD 12 B QB
MX/MN 10 C QC 6
9 D QD 7
74191 13
Horloge 14 RCO
4 CLK
Mode 5 G
11 D/U
U? LOAD 12
15 3 MX/MN
1 A QA 2
B QB 74191
10 C QC 6
9 D QD 7
RCO 13
14 CLK
4 G U?
5 D/U 15 3
11 1 A QA 2
LOAD 12 B QB
MX/MN 10 C QC 6
9 D QD 7
74191 RCO 13
14 CLK
4 G
VCC 5 D/U
11 LOAD
MX/MN 12
74191
Il existe donc un dcalage entre l'instant o
commutent les sorties du premier compteur VCC
et l'instant o commutent les sorties du

second compteur gale au temps de
propagation du carry out.
4. Les Convertisseurs
Convertisseurs Numrique Analogique
Ils convertissent un mot, form de plusieurs bits, en une tension qui lui est proportionnelle.
Cette tension Us est comprise entre 0V et la tension de pleine chelle Upe (tension de sortie
Mot
lorsque le mot prend la valeur la plus leve). Us = Upe
Mot pleinechelle
Le mot ne pouvant prendre que des valeurs entires la sortie volue donc par paliers. Le pas
entre deux mots conscutifs reprsente le poids du bit le moins significatif (LSB), lquivalent
1
des units en dcimal, il vaut : LSB = n
Upe
2 1
Paramtres technologiques:
Rsolution : elle caractrise la prcision du convertisseur elle est exprime en nombre de bits.
Prcision : valeur relative maximale exprime en % de l'erreur entre la valeur relle et la valeur
thorique du signal de sortie.
Temps d'tablissement : c'est le temps ncessaire pour que le signal de sortie atteigne sa
valeur finale lors du changement de la valeur (numrique) d'entre.
18
173 Bd de Strasbourg : 01 48 73 63 15
Convertisseurs Analogique Numrique

Ils convertissent une tension Ue en un mot, form de plusieurs bits, qui lui est proportionnelle.
Cette tension Ue doit tre comprise entre 0V et la tension de pleine chelle (tension maximum
dentre : elle correspond au mot le plus grand en sortie) :
Ue
Mot = Partie entire de (2 n 1)
Ue pleinechelle
n est le nombre de bit de rsolution du convertisseur.
Paramtres technologiques:
Rsolution : elle caractrise la prcision du convertisseur elle est exprime en nombre de bits.
Valeur du LSB : c'est le poids que reprsente le bit le moins significatif.
Prcision : valeur relative maximale exprime en % de l'erreur entre la valeur relle et la valeur
thorique du signal de sortie.
Temps de conversion : c'est le temps ncessaire pour que convertisseur donne la valeur
(numrique) correspondant au signal d'entre. Pendant la phase de conversion, la tension
dentre Ue doit tre maintenue constante.
La dure de conversion est lie la technologie utilise, le prix aussi.
Voici les technologies classes par ordre croissant de rapidit (et de prix) :
Convertisseur rampe (simple ou double) (produits de remplacement exclusivement)
Approximation successive
Semi-Flash
Flash
19
173 Bd de Strasbourg : 01 48 73 63 15
5. Les mmoires
Les systmes numriques se distinguent des systmes analogiques par leur capacit
mmoriser des informations, les traiter et les restituer en temps utile. Cest donc tout
naturellement que nous allons nous intresser aux diffrents types de mmoire disponible sur le
march. Il en existe deux grandes familles ; les mmoires vives qui peuvent contenir des
informations tant quelles sont alimentes et qui peuvent tre lues ou crites selon les besoins et
les mmoires mortes dans lesquelles sont dfinitivement inscrites les informations utiles.
Lorganisation dune mmoire consiste en une association de plusieurs registres dont lun
dentre eux peut tre mis en relation avec lextrieur, soit pour sa lecture (mmoire morte), soit
pour sa lecture/criture (mmoire vive). On ne peut donc accder qu une case (registre) la
fois dont le format va de 1 bit 64 bits et plus (sur lexemple ci-dessous 4 bits sont accessibles
simultanment dans chaque registre de donnes). La slection dun des registres se fait par n
fils dadresse parmi les 2n registres disponibles dans la mmoire. On parle de mmoire X
registre par Y donnes dans chaque registre ce qui nous donne la capacit totale X x Y bits (la
capacit peut aussi tre exprime en octet : un octet = 8 bits).
La lecture (ou lcriture) dans un registre suppose que lon slectionne ce registre (A0, A1, A2,
A3, A4, A5) et que lon slectionne le botier (CS) afin davoir accs aux donnes contenues
dans le registre. Dans le cas de mmoire vive, on prcisera aussi si lon souhaite lire ou crire
dans ce registre (L/E).
Les mmoires mortes ne sont quant elles accessibles quen lecture. On devra donc effectuer
leur programmation hors du systme dexploitation. En usine (chez le fabriquant de mmoire)
pour des grandes sries : ce sont les ROM. Avec un programmateur et une fois pour toute : ce
sont les PROM. Des composants mmoires mortes sont programmables et effaables par UV,
toujours en les sortant de leur emplacement dutilisation : ce sont les EPROM. Enfin des
composants mmoires mortes sont programmables et effaables lectriquement (la
programmation et leffacement sont assez long la lecture est quant elle rapide) directement sur
leur emplacement dutilisation : Ce sont les EEPROM, trs souvent utilises dans les automates
programmables industriels pour la sauvegarde des programmes mme en cas de coupure
dalimentation lectrique. Des structures programmables plus complexes sont galement
disponibles, elles permettent de mettre en relations, combinatoires et squentielles, des entres
et des sorties : ce sont les FPGA, PLD etc
20
173 Bd de Strasbourg : 01 48 73 63 15
Travail personnel
I. Ralisation dune quation

On se propose de raliser la fonction suivante:
S = abc + abc + abc

1. Proposer un schma contact de cette quation
2. Donner une criture de cette quation faisant apparatre des NAND 3 entres
3. Proposer un schma logique de cette nouvelle criture
II. Calcul de rsistances de tirage
La rsistance de tirage au 0 volt (pull down) permet d'imposer un zro logique sur l'entre du
circuit intgr logique de la famille TTL LS.
1. Quel est le niveau de tension maximal correspondant au 0
logique ?
2. Quel est le courant maximal correspondant au 0 logique ?
+5V
CI 3. Indiquer le sens de circulation conventionnel de ce courant.

4. Dduire lorientation de la tension aux bornes de R.
R
5. Calculer la valeur max. de cette rsistance permettant dassurer
le 0 logique.
Quelle valeur pratique de rsistance prendra-t-on ?
La rsistance de tirage au 5 volt (pull up) permet d'imposer un 1 logique sur l'entre du circuit
intgr logique de la famille TTL LS.
1. Quel est le niveau de tension minimal correspondant au 1
+5V logique ?
2. Tracer cette tension sur le schma ci-contre.
R
4. Indiquer le sens de circulation conventionnel de ce courant.
CI
6. Quelle est la valeur maximale de la tension aux bornes de cette
rsistance R ?
7. Calculer la valeur max. de cette rsistance permettant dassurer
le 1 logique.
21
173 Bd de Strasbourg : 01 48 73 63 15
22
173 Bd de Strasbourg : 01 48 73 63 15
23
173 Bd de Strasbourg : 01 48 73 63 15
24
173 Bd de Strasbourg : 01 48 73 63 15
III. Analyse dun systme logique

Un dispositif de signalisation de dfaut est caractris par le schma ci-dessous.
24V 50Hz
H1
1
S1
&
H2
G
R
MEM 1 H3
Q
S
S2
&
ENTREES TRAITEMENT LOGIQUE SORTIES
Description des capteurs et pr-actionneurs

S1: information de dfaut H1: voyant vert de fonctionnement normal
S2: Bp acquittement de dfaut H2: voyant rouge de signalisation de dfaut
(G : clignoteur 0,5 Hz) H3: Alarme sonore de dfaut
1. Faire l'analyse du fonctionnement de ce systme
2. Donner un chronogramme reprsentatif du fonctionnement
25
173 Bd de Strasbourg : 01 48 73 63 15
S1
0 t
S2
0 t
H1
0 t
H2
0 t
H3
0 t
26
173 Bd de Strasbourg : 01 48 73 63 15
IV. Elimination des rebonds de contact sec

La fermeture d'un contact mcanique se fait avec un certain nombre de rebonds dune dure
totale de lordre de la milli-seconde, voir ci dessous.
Ve
+5V CI
R
t
Un certain nombre de solutions est envisageable pouur liminer ces rebonds dont celle
propose ici.
R
5V
& S1
a
C.I.
b &
R S2
5V
1. Quels problmes risque-t-on de rencontrer si l'on n'limine pas les rebonds de contact?
2. Donner un chronogramme de fonctionnement sachant qu'un rebond dure environ 1ms.
3. Quelle sortie devra tre raccorde sur l'entre du CI pour obtenir le mme fonctionnement
que ci-dessus sans les rebonds (interrupteur reprsent en position repos dans les deux cas).
V. Commande d'un pont redresseur thyristors

Les ordres d'amorages des thyristors T1, T2 et T3 proviennent d'un systme logique que nous
ntudierons pas. Ils sont conformes au chronogramme ci-dessous.
1
T1
0 t
T2
0 t
T3
0 t
Afin de garantir une bonne commutation du pont, nous souhaitons commander les gchettes des
thyristors par des trains dimpulsions dune dure de 120 dbutants sur lordre damorage
prcdent.
1. Proposer un schma permettant de raliser cette fonction.
27
173 Bd de Strasbourg : 01 48 73 63 15
Autocorrection
I. Ralisation dune quation
S = abc + abc + abc

1. Proposer un schma contact de cette quation
# La fonction logique ET se traduit par la mise en srie des contacts ou des associations de
contacts, la fonction logique OU se traduit par la mise en parallle des contacts ou des
association de contacts. Les variables non complmentes sont matrialises par un
contact fermeture (Normaly Open : N 0) et les variables complmentes par un contact
ouverture (Normaly Closed : N C). La source dalimentation nest pas reprsente sur ce
schma, elle serait bien entendue compatible avec la charge S.
a b c
2. Donner une criture de cette quation faisant apparatre des NAND 3 entres
#
f= a.b.c + a.b.c + a.b.c
3. Proposer un schma logique de cette nouvelle criture
f= a.b.c + a.b.c + a.b.c
&
a
&
a b c
a.b.c
a.b.c
& & &

a b c
S
b
& &
a b c
a.b.c
c
28
173 Bd de Strasbourg : 01 48 73 63 15
II. Calcul de rsistances de tirage

La rsistance de tirage au 0 volt (pull down)
1. Quel est le niveau de tension maximal correspondant au 0 logique ?
# Le niveau de tension maximal correspondant au 0 logique cot entre est donn dans la
documentation constructeur par Vilmax. Ici Vilmax = 0,8V.
# Le courant maximal correspondant au 0 logique cot entre est donn dans la

documentation constructeur par Iilmax. Ici Iilmax = -400A
# Tous les courants sont compts positifs lorsquils entrent dans le circuit intgr logique. Le
courant Iilmax a une valeur ngative cela signifie quil sort du circuit intgr.
# La tension aux bornes de la rsistance (convention rcepteur) est donc de mme signe et
gal Vilmax. On peut donc crire la loi dohm Vilmax = R Iilmax.
5. Calculer la valeur max. de cette rsistance permettant dassurer le 0 logique.
# Plus la valeur de R est leve plus le potentiel de lentre du circuit logique monte risquant
ainsi de dpasser Vilmax et par consquent de ne pas fixer le 0 logique. La valeur maximum
Vilmax
de la rsistance est donc de : R max = = 2000 Nous prendrons la valeur
I ilmax
normalise au-dessous de Rmax soit 1,8k.
La rsistance de tirage au 5 volt (pull up)
1. Quel est le niveau de tension minimal correspondant au 1 logique ?
# Le niveau de tension minimal correspondant au 1 logique cot entre est donn dans la
documentation constructeur par Vihmin. Ici Vihmin = 2V.
2. Tracer cette tension sur le schma ci-contre.
+5V
R
VR
Iih
CI
Vih
#
# Le courant maximal correspondant au 1 logique cot entre est donn dans la

documentation constructeur par Iihmax. Ici Iihmax = 20A
29
173 Bd de Strasbourg : 01 48 73 63 15
# Tous les courants sont compts positifs lorsquils entrent dans le circuit intgr logique. Le
courant Iihmax a une valeur positive cela signifie quil entre dans le circuit intgr.
# VR doit donc tre orient comme sur le schma.

6. Quelle est la valeur maximale de la tension aux bornes de cette rsistance R ?
# Pour assurer Vihmin, VRmax ne doit pas dpasser 5V Vihmin = 3V

7. Calculer la valeur max. de cette rsistance permettant dassurer le 1 logique.
# Plus la valeur de R est leve plus le potentiel de lentre du circuit logique descend
risquant ainsi de passer sous Vihmin et par consquent de ne pas fixer le 1 logique. La valeur
5 - Vihmin
maximum de la rsistance est donc de : R max = = 150 k .
I ihmax
III. Analyse dun systme logique

1. Faire l'analyse du fonctionnement de ce systme
# Au dpart S1 et S2 sont au repos (tat 0 logique) ceci impose ltat de H1 (tat 1 logique)
qui est complmentaire celui de S1. H3 est ltat 0 compte tenu de la prsence dun tat
0 impos par S1 sur lentre de la fonction logique ET du bas. Ltat de H2 dpend de la
sortie logique de la fonction ET du haut OU de la sortie de la bascule RS. S1 impose un 0
sur une des deux entres de la fonction logique ET du haut, la sortie de cette fonction
logique ET est donc ncessairement 0. La bascule RS a son entre R active ce qui impose
un 0 sur sa sortie Q. H2 est donc ltat logique 0. Pour la suite du fonctionnement le
chronogramme ci-aprs montre lvolution des sorties H1, H2 et H3.
2. Donner un chronogramme reprsentatif du fonctionnement
1
S1
0 t
S2
0 t
H1
0 t
H2
0 t
H3
0 t
30
173 Bd de Strasbourg : 01 48 73 63 15
IV. Elimination des rebonds de contact sec

1. Quels problmes risque-t-on de rencontrer si l'on n'limine pas les rebonds de contact?
# Pour une manuvre de linterrupteur plusieurs impulsions sont transmises. Sil y a un

systme de comptage celui-ci sincrmentera du nombre dimpulsions transmises et non
pas du nombre de manuvres.
2. Donner un chronogramme de fonctionnement sachant qu'un rebond dure environ 1ms.
a
0 t
b
0 t
S1
0 t
S2
0 t
#
3. Quelle sortie devra tre raccorde sur l'entre du CI pour obtenir le mme fonctionnement que ci-dessus sans les
rebonds (interrupteur reprsent en position repos dans les deux cas).
R
5V
& S1 C.I.
a
b &
R S2
5V
31
173 Bd de Strasbourg : 01 48 73 63 15
V. Commande d'un pont redresseur thyristors
# Forme donde des trains dimpulsions dune dure de 120 dbutant sur lordre
damorage prcdent.
1
T1
0 t
T2
0 t
T3
0 t
1. Proposer un schma permettant de raliser cette fonction.
# On remarque que le dbut du train dimpulsions de commande du thyristor T1 se fait sur
limpulsion unique en pointill de T1 et sa fin sur limpulsion unique en pointill de T2. Il
est de mme pour les trains dimpulsions de commande des thyristors T2 (dbut sur
limpulsion unique en pointill de T2 et fin sur limpulsion unique en pointill de T3) et T3
(dbut sur limpulsion unique en pointill de T3 et fin sur limpulsion unique en pointill de
T1). Lutilisation de bascules R S permet de dfinir les 120 que lon viendra hacher
laide de portes logique ET. Le schma suivant est une solution.
32

Electronique Numerique Cablée PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Electronique Numerique Cablée PDF

Uploaded by

Copyright:

Available Formats

Philippe LE BRUN Florence.vadee@wanadoo.

tude, adaptation et conception

II. Algbre binaire (rappel)

III. Technologie des fonctions logiques

IV. Fonctions logiques squentielles

La principale diffrence entre grandeur analogique et grandeur numrique, peut s'exprimer

II. Algbre binaire (rappel)

s=a+b : fonction OU (OR) s=a.b : fonction ET (AND) a = a : fonction NON (NOT)

5. Mise en quation et ralisation des fonctions logiques

Nombre de variables Nombre de lignes

Les entres a b c sont a b c f

D. Simplification mathmatique de l'quation

E. Simplification de lquation par tableau de KARNAUGH

f = a .c + b .c Deux complmentations ne changent pas

f = a . c . b . c Une modification dcriture en utilisant le thorme de De Morgan.

La mme quation avec des portes NOR 2 entres.

III. Technologie des fonctions logiques

2. Circuit TTL / CMOS rapide

Tableau comparatif Circuit TTL Circuit CMOS 4000

IV. Fonctions logiques squentielles

Dclenchement sur niveau

Dclenchement sur front

Codage BCD (Binaire cod dcimal) et Binaire pur

Association asynchrone : Association synchrone :

et l'instant o commutent les sorties du

Convertisseurs Analogique Numrique

I. Ralisation dune quation

S = abc + abc + abc

CI 3. Indiquer le sens de circulation conventionnel de ce courant.

III. Analyse dun systme logique

ENTREES TRAITEMENT LOGIQUE SORTIES

Description des capteurs et pr-actionneurs

IV. Elimination des rebonds de contact sec

V. Commande d'un pont redresseur thyristors

S = abc + abc + abc

& & &

II. Calcul de rsistances de tirage

# Le courant maximal correspondant au 0 logique cot entre est donn dans la

# Le courant maximal correspondant au 1 logique cot entre est donn dans la

# VR doit donc tre orient comme sur le schma.

# Pour assurer Vihmin, VRmax ne doit pas dpasser 5V Vihmin = 3V

III. Analyse dun systme logique

IV. Elimination des rebonds de contact sec

# Pour une manuvre de linterrupteur plusieurs impulsions sont transmises. Sil y a un

V. Commande d'un pont redresseur thyristors

You might also like