10100011 TN Electronique S1

Techniques
Numrique 1 Numriques
Bases de la logique
combinatoire EN1

Ce document regroupe les TD et TP du thme Electronique Numrique n1 de

Semestre 1 au dpartement Geii1 de lIUT de Cachan.
Il sera utilis pendant 2 semaines (une semaine = 4h de cours-TD et 3h de TP).

Comme les suivants, il comporte :

des exercices, utiliss en TD = Tableau Dviss . Cela signifie que les exercices, trs
progressifs, sont conus pour tre raliss en autonomie, sans corrig au tableau le plus souvent.
des textes de Travaux Pratiques, qui seront complts par des documents/fichiers en ligne ou
disponibles sur les tables de TP. Note : le texte de TP n2 sera distribu ultrieurement.

Ce document est accompagn de deux compilations de cours, ramener pendant les

sances de TN Electronique Numrique (EN1, EN2), mais aussi pour le thme GL2.

Les TP EN auront lieu sur le kit CPLD iMaxII, conu lIUT autour de la carte DE-nano dAltera, enfiche
sur une carte dextension adapte nos enseignements. Le logiciel utilis (Quartus II) est disponible
gratuitement sur le site dAltera.

Note : sauf cas particulier, les contrles de connaissances ont lieu sans documents ni
calculatrice.

Copyright 2011, A. Priou S. Moutault, IUT de Cachan (GEii1). Le contenu de ce document peut tre redistribu
sous les conditions nonces dans la Licence pour Documents Libres version 1.1 ou ultrieure.

Nom : Prnom : Groupe :

Page 1 sur 29
 O se procurer les logiciels ?

Note : Agns Priou peut vous donner les logiciels de S1 partir de sa cl USB. Ils sont aussi disponibles sur
le rseau de lIUT, dans profs vers eleves\dossiers Logiciels

Le logiciel Quartus II et le simulateur Modelsim sont tlchargeables gratuitement sur le site dAltera
(www.altera.com). Ils font plus de 3 Go !
Ils ne ncessitent pas de licence, condition de prendre la bonne version :
Quartus II Web Edition (en fvrier 2011, cest la version 10.1, en juin la version 11.0)
Modelsim-Altera Starter Edition

Anciens utilisateurs de Quartus II : Quartus nintgre plus de simulateur partir de la version 10, il faut
utiliser un simulateur extrieur comme Modelsim (logiciel indpendant installer sparment).

Manuel dutilisation de Quartus et Modelsim disponible en ligne sur

http://formation.u-psud.fr/courses/IUTCGE1S1TN (tapez agnes priou sous Google).

Page 2 sur 29
 10100011 TN EN1 : Bases de la logique combinatoire
Exercices

Auteur(s) : A. Priou, S. Moutault

Copyright 2011, A. Priou, S. Moutault, IUT de Cachan (GEii1). Le contenu de ce document peut tre
redistribu sous les conditions nonces dans la Licence pour Documents Libres version 1.1 ou ultrieure.

AVANT DE COMMENCER

Ce sujet de travaux dirigs est construit pour tre ralis en autonomie. Bien souvent, l'enseignant ne vous donnera
aucun corrig des exercices. Son rle est de vous orienter dans le choix des exercices faire en priorit et de vous
aider trouver par vous-mme des solutions quand vous rencontrez des difficults.
Le sujet est ponctu de questions d'auto-valuation. Les rponses ces questions sont en fin de sujet.
Bon travail.

A - MANIPULATIONS LOGIQUES DE BASE

I - TROIS OPRATEUR : ET, OU, NON

1. En considrant que le signal s du chronogramme ci-dessous est le rsultat d'un ET logique entre les
signaux e1 et e2, dessinez l'allure de s.

e1

e2

2. Dans l'expression logique ci-dessous, dans quel ordre sont values les oprations ? Quelle rgle dfinit
cet ordre ? s1=abc
3. laquelle de ces deux expressions s1 est-elle quivalente ? s11=abc ou s12=abc
4. crivez l'expression logique associe au logigramme suivant :

aa
bb s3
s2
cc

5. crivez l'expression logique du logigramme suivant. Cette expression est-elle quivalente l'expression
prcdente ?
a
s3
b
c

2011, AgP, SbM S1-TN-EN1-TD-2011 1

Page 3 sur 29
II - LOGIGRAMMES, EXPRESSIONS LOGIQUES, TABLES DE VRITS... (1 RE
SRIE)

Logigramme, expression logique et table de vrit sont trois reprsentations d'une mme chose. Compltez le
tableau ci-dessous en donnant, pour chaque ligne, les deux reprsentations manquantes.

Expression Logigramme Table de vrit

b a s

a
1. b
s

b a s

a 0 0 0
2. s 0 1 1
b
1 0 1
1 1 1

c b a s
0 0 0
0 0 1
a
0 1 0
3. s=abc b s 0 1 1
1
c
1
1
1

b a s

a
4. s
b

Note : La table de vrit d'un oprateur 2 entres comporte 4 lignes (22) qui correspondent chacune une
combinaison diffrente des entres. Celle d'un oprateur 3 entres en comporte 8 (23). Etc.

III - EXPRESSIONS (FAUSSEMENT) COMPLIQUES

Simplifiez les quations suivantes :

1. a.a = a./a = a+1 = a+a = a+/a =
2. a + a.b = a.(a+b) =
3. (a + b).(/a + b) =

Question d'auto-valuation Rponse case D-5

Calculez toutes les expressions suivantes, et entourez celles qui valent 1.
(a) aa (d) a1 (g) aa
(b) aa (e) a0 (h) a a
(c) 0a (f) aa (i) a a

2011, AgP, SbM S1-TN-EN1-TD-2011 2

Page 4 sur 29
IV - UN OPRATEUR TRS UTILE : LE OU-EXCLUSIF
1. En supposant que le signal s du chronogramme ci-dessous est le rsultat d'un OU-EXCL entre les signaux
e1 et e2, dessinez l'allure du signal s :
e1

e2

2. Donnez la liste des valeurs qui, appliques en entre d'un OU-EXCL 3 entres, fournissent 1 en sortie.
3. Quel est l'lment neutre pour le OU-EXCL ?

Question d'auto-valuation Rponse case D-3

Calculez les valeurs des expressions suivantes. Lesquelles sont forcment gales a ?
(a) a /a (c) a 0 (e) a a
(b) 1 a (d) 1 /a

V - QUELQUES PROPRITS DU OU-EXCLUSIF

1. Simplifiez les expressions suivantes : aa = a/a =
2. Peut-on affirmer que : ab = /a/b ?
3. De mme, peut-on affirmer que : a/b = /(ab) ?
4. Soit f = (/a.b + a./b) . (a.b + /a./b)
a. Faites apparatre deux oprateurs OU-EX dans l'expression de f
b. A l'aide des rsultats prcdents, simplifiez l'expression de f.

VI - DU CHRONOGRAMME LA FONCTION LOGIQUE

Soient 3 dispositifs combinatoires 2 entres, a et b, et une sortie, s. Analysez les chronogrammes ci-dessous et
dterminez l'expression logique correspondant chacun d'eux.

b
a

b ? s

a a

b b

s s

2011, AgP, SbM S1-TN-EN1-TD-2011 3

Page 5 sur 29
 B - DU FRANAIS L'QUATION LOGIQUE

Dans cet exercice, on vous fournit des cahiers des charges sous la forme de phrases en franais. Chaque cahier des
charges permet de dcrire un systme logique simple raliser.

Pour chaque phrase, vous devez :

identifier les entres et les sorties, en donnant des noms explicites aux signaux correspondants ;
tablir le diagramme fonctionnel correspondant, c'est--dire la "bote noire" avec entres gauche et
sorties droite ;
proposer une expression, ventuellement un schma logique, qui ralise l'opration.
traiter de mme la proposition rciproque.

Voici un exemple compltement trait en guise d'exemple :

Cahier des charges : La vanne d'alimentation en eau d'un lave-linge est ouverte seulement si
la cuve n'est pas pleine pendant la phase de lavage .

En analysant ce cahier des charges, on en dduit les signaux utiles du systme :

Entres du systme (en gnral, elles sont issues de capteurs)
indicateur de cuve pleine (signal cuv_plein), indicateur de phase de lavage (signal lavage).
Sorties du systme (en gnral, des commandes pour des actionneurs) :
commande d'ouverture de la vanne d'alimentation (signal van_ouv)
Cela permet de dessiner la bote noire du systme :
Commande vanne
cuv_plein dalimentation en eau du
van_ouv
lave-linge
lavage

Intressons-nous maintenant l'quation logique du systme. On suppose que tous les signaux sont actifs
1 (convention logique positive). On commence par traduire le cahier des charges pour faire apparatre les
signaux choisis :
van_ouv = 1 si cuv_plein = 0 pendant que lavage = 1
On en dduit facilement l'quation logique : van ouv=cuv plein . lavage

Proposition rciproque :
Elle concerne la commande de fermeture de la vanne (signal van_fermee) :
van fermee =van ouv = cuv plein . lavage = cuv pleinlavage
Cette quation traduit le cahier des charges rciproque : La vanne d'alimentation en eau d'un
lave-linge est ferme si la cuve est pleine ou si on n'est pas en phase de lavage .

Vous pouvez maintenant traiter vous-mme les cahiers des charges suivants :
a. Les feux de position d'une voiture sont allums quand on allume les phares ou les feux de croisement.
b. Le moteur d'une machine laver doit tre en marche si l'interrupteur de mise en route est enfonc, si la
machine est pleine d'eau et si la porte n'est pas ouverte.
c. Un signal d'alarme doit retentir dans la voiture si une des situations suivantes se produit : le moteur est
coup alors que les phares sont allum, la porte est ouverte alors que le moteur est en route.
d. Les moteurs des essuie-glaces d'une voiture sont en fonctionnement si la commande d'essuie-glace est
active ou si les essuie-glaces ne sont pas dans leur position de repos.

2011, AgP, SbM S1-TN-EN1-TD-2011 4

Page 6 sur 29
 C- DE LA TABLE DE VRIT L'QUATION NON SIMPLIFIE

I - DE LA TABLE DE VRIT L'QUATION LOGIQUE

Pour chacune des tables de vrit suivantes, crivez l'expression logique correspondante sous la forme d'une
somme de produits. Si possible, essayez de simplifier (sans tableau de Karnaugh !) en regroupant certaines lignes,
notamment dans la table 1 (c'est dj fait partiellement pour les tables de vrit 3 et 4).
Rappel : 'X' signifie indiffrent / quelconque

1. 2.
c b a s c b a s
0 0 0 1 0 0 0 0
0 0 1 1 0 0 1 0
0 1 0 1 0 1 0 0
0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 0
1 0 1 0 1 0 1 0
1 1 0 0 1 1 0 0
1 1 1 1 1 1 1 0

3. 4.
c b a s c b a s
0 0 X 0 0 X X 1
0 1 X 1 1 0 0 1
1 0 0 0 1 0 1 1
1 0 1 1 1 1 0 1
1 1 X 0 1 1 1 0

Question d'auto-valuation
Quelles expressions correspondent la table de vrit ci-dessous ?

b a s
0 0 1
0 1 1
1 0 0
1 1 0

(a) s=abab (c) s=a

(b) s=abab (d) s=b
Rponse case E-4

II - LOGIGRAMMES, EXPRESSIONS LOGIQUES, TABLES DE VRITS... (2 ME

SRIE)

Compltez le tableau ci-dessous.

2011, AgP, SbM S1-TN-EN1-TD-2011 5

Page 7 sur 29
 Expression Logigramme Table de vrit
b a s

a
1. s
b

b a s

a 0 0 0
2. s 0 1 1
b
1 0 1
1 1 0

b a s

a
3. s
b

b a s

a 0 0 1
4. s 0 1 1
b
1 0 1
1 1 0

Question d'auto-valuation Rponse case B-5

Quels chronogrammes correspondent au logigramme ci-dessous ?

a
b s
c

a a
(a) (b)
b b

c c

s s

a a
(c) (d)
b b

c c

s s

2011, AgP, SbM S1-TN-EN1-TD-2011 6

Page 8 sur 29
III - LOGIGRAMMES, EXPRESSIONS LOGIQUES, TABLES DE VRITS... (3 ME
SRIE)

Compltez le tableau ci-dessous.

Expression Logigramme Table de vrit
c b a s

1. s=abc b s

sel b a s

s
2. b

sel

b a s

a
3. s=abab s
b

IV - TABLE DE VRIT RDUITE, QUATION D'UNE SORTIE OU DE SON COMPLMENT

Voici des tables de vrit correspondant des oprateurs 3 entres et une sortie. Pour chacune d'elles :
1. Cherchez la table la plus rduite en factorisant les lignes (utilisation de X) ;
2. crivez l'expression logique correspondante sous la forme d'une somme de produits.
3. En crivant l'expression des '0' de la table de vrit de la mme manire qu'on en crit les '1', on tombe
tout naturellement sur l'expression de la sortie complmente s . crivez cette l'expression de s pour
deux des tables ci-dessous.
4. A quelle(s) condition(s) sur la table de vrit l'quation obtenue partir des '0' est gnralement plus
intressante que celle obtenue partir des '1' ?

2011, AgP, SbM S1-TN-EN1-TD-2011 7

Page 9 sur 29
 c b a s c b a s
1. 2.
0 0 0 1 0 0 0 0
0 0 1 1 0 0 1 0
0 1 0 1 0 1 X 1
0 1 1 1 1 0 0 0
1 0 0 0 1 0 1 1
1 0 1 0 1 1 0 0
1 1 0 0 1 1 1 1
1 1 1 1

c b a s
3.
0 0 X 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 X 0

c b a s c b a s
4. 5.
0 0 0 1 0 0 0 0
0 0 1 1 0 0 1 X
0 1 0 1 0 1 0 1
0 1 1 X 0 1 1 0
1 0 0 X 1 0 0 1
1 0 1 1 1 0 1 0
1 1 0 1 1 1 0 0
1 1 1 0 1 1 1 1

V - FONCTIONS DE PLUSIEURS BITS

On veut gnrer un bit de parit partir de 3 bits a, b, c :
parite = 1 si le nombre de '1' (parmi les entres a, b et c) est impair, parite = 0 sinon.
1. Dessinez le systme logique sous la forme dune bote noire avec ses entres/sorties.
2. Proposez une quation pour parite en fonction de a, b, c sous la forme dune somme de produits.
Aide : utilisez le raisonnement direct ou, si vous ne voyez pas , remplissez une table de vrit.
3. Quel oprateur logique de base permet de raliser trs simplement parite (avec une seule porte) ?
Donnez lquation de parite rsultante.
4. Si cet oprateur de base n'est disponible qu'avec 2 entres, proposez un logigramme pour la ralisation de
parite.

VI - FONCTIONS DE PLUSIEURS BITS

Dressez la table de vrit, puis crivez l'expression logique des fonctions suivantes :
1. f1(a, b, c) = 1 si une seule des trois variables est 1.
2. f2(a, b, c) calcule le nombre (1 ou 0) qui est majoritaire parmi les trois variables.

2011, AgP, SbM S1-TN-EN1-TD-2011 8

Page 10 sur 29
 D- PLA : QUAND LA LOGIQUE DEVIENT PROGRAMMABLE

I- LES LMENTS D'UN PLA

Rpondez aux questions ci-dessous aprs avoir lu les deux pages qui figurent en annexe du TD, extraites du
document Circuits logiques programmables de J. Weber.
1. Dans les schmas internes de circuits logiques programmable (PLD), on retrouve toujours les symboles
du schma ci-dessous :

Annotez ce dessin pour expliquer ce que reprsentent les diffrents symboles de ce schma
2. En quoi consiste, physiquement parlant, la programmation d'une fonction logique dans un circuit
programmable ? Dessinez par exemple, sur le schma ci-dessous, ce que donnerait la programmation de
l'expression logique : s = a . /b + b . c

...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................

a b c

3. Quel est l'intrt d'un circuit programmable par rapport l'utilisation de circuits standards (portes) ? En
quoi est-ce particulirement intressant dans un contexte de prototypage (conception d'un prototype) ?

...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................
...........................................................................................................................................................

2011, AgP, SbM S1-TN-EN1-TD-2011 9

Page 11 sur 29
II - DE L'QUATION AU PLA

S. Moutault.

En guise d'exemple, demandez votre prof de vous montrer comment retrouver facilement l'quation d'un OU-
EXCL 4 entre, en partant de sa dfinition d'oprateur somme binaire .
Mettez les expressions suivantes sous forme somme de produits , puis proposez une implmentation dans le
PLA ci-dessous.
a. s1=a b
b. s2=abca
c. s3=a b c
d. s4=ab abd

s1

s2

s3

s4

Fig. 1. Structure interne d'un PLA (Programmable Logic Array)

2011, AgP, SbM S1-TN-EN1-TD-2011 10

Page 12 sur 29
III - UN CIRCUIT INTGR

Etudiez le schma structurel du PLD 16L8 (ci-dessous), puis rpondez aux questions :
a. Quel est le nombre quivalent d'entres dont dispose chaque porte ET de ce circuit ?
b. De combien d'entres et de sorties peut disposer au maximum ce circuit ?

2011, AgP, SbM S1-TN-EN1-TD-2011 11

Page 13 sur 29
 E- SYNTHSE EN LOGIQUE COMBINATOIRE

Les exercices ci-dessous dcrivent un contexte rel dans lequel s'inscrit le systme combinatoire concevoir. Les
quations obtenues seront aussi simples que celles manipules prcdemment avec des variables muettes a, b, c
ou d. Le plus difficile est de s'imprgner du contexte : vous devez lire attentivement le cahier des charges,
puis suivre la dmarche indique (qui est toujours la mme : bote noire, table de vrit, chronogramme ventuel,
quations).
Ne changez pas les noms des signaux pour les rendre muets ! (a, b, c...)

I - HISTOIRE D'EAU
La mise en route du moteur qui entrane le tambour dune machine laver est commande par une variable logique
moteur : quand moteur=1, le moteur tourne ; quand moteur=0, le moteur reste larrt.
La mise en rotation du moteur dpend de trois informations binaires : lavage, cuve_pleine et cuve_vide (voir
chronogramme plus loin).

Le lavage consiste faire tourner le tambour dans la cuve pleine d'eau, pendant une dure impose par
une minuterie. L'indicateur lavage vaut donc 1 de la mise en route du programme la fin du lavage ;
lavage repasse 0 ds que la vidange de la cuve commence, et reste nul jusqu la fin de lessorage
complet, qui marque la fin du programme.
cuve_pleine et cuve_vide sont deux indicateurs qui indiquent respectivement que la cuve est
compltement pleine (la rotation du tambour peut commencer) et que la cuve est pratiquement vide.
Le moteur doit tourner :
pendant le cycle de lavage, quand la cuve est pleine deau.
pendant le cycle dessorage, quand la cuve est vide.

1. Dessinez le systme logique sous la forme dune bote noire avec ses entres/sorties.
2. Compltez le chronogramme en dessinant celui de la variable moteur.
3. A partir du chronogramme ou d'une table de vrit, proposez une quation pour moteur. Vous pouvez
dresser la table de vrit si ncessaire.

2011, AgP, SbM S1-TN-EN1-TD-2011 12

Page 14 sur 29
II - TRI DE MELONS
A. Priou. Exercice de synthse inspir d'un devoir surveill.

Un systme de tri pour melons rpartit les fruits par catgorie en fonction de leur diamtre, afin de constituer des
caisses de melons ayant le mme calibre. Quand le melon est plac dans le systme de mesure, un afficheur
indique la catgorie laquelle il appartient ; on dispose de quatre catgories A, B, C et D. En labsence de melon,
lafficheur reste teint.
Lafficheur du systme de mesure est un afficheur 7 segments LED. On dsire ici concevoir son codeur, cest--
dire le systme combinatoire qui calcule les commandes des sept segments de lafficheur en fonction de la valeur
mesure, ici la dimension du melon.

a
n0
b
commandes
n1 codeur du c
N des 7 LEDs
n2 systme de d
(rayon du de l'afficheur
mesure e
melon) 7 segments
n3 f
g

Lentre du codeur est constitue des 4 bits n3, n2, n1, n0 dun nombre N. N reprsente le rayon du melon,
exprim en cm ; ce rayon est toujours infrieur ou gal 12. N est une valeur entire code en binaire naturel sur
4 bits.
Les sept sorties a, b, c, d, e, f et g du codeur sont les commandes des sept LED de lafficheur 7 segments ; il faut
appliquer un 1 pour allumer le segment. Voici les 4 affichages A, B, C, D souhaits :

Le fonctionnement de laffichage est le suivant :

Valeur de N Catgorie
N=0 affichage teint
1 A
5 B
8 C
11 D
affichage quelconque

1. Compltez la table de vrit du codeur en commenant par la colonne catgorie (qui a t rajoute
pour faciliter le remplissage). Laissez de ct la dernire colonne (s = sortie mystre ).

2011, AgP, SbM S1-TN-EN1-TD-2011 13

Page 15 sur 29
 N n3 n2 n1 n0 Catg. a b c d e f g s
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3

2. A partir de cette table de vrit, proposez une quation logique pour les sorties e et f du codeur.

3. Proposer une ralisation des LED e et f

l'aide du PLA ci-contre.

Fig. 2. Ralisation des LED e et f

avec un PLA

4. Quelle quation logique semble la plus

simple crire : celle de d ou celle de /d ?
Proposez l'quation logique la plus simple.

5. Une sortie du codeur a pour quation : s=n3n2n1n0 n2n1n0 Remplissez la colonne s

associe la sortie s dans la table de vrit ( droite). Dduisez-en quelle est la LED commande par s.
6. Trouvez les quations des dernires sorties (vous aurez besoin pour le TP).

2011, AgP, SbM S1-TN-EN1-TD-2011 14

Page 16 sur 29
III - COMPTEUR

JO Klein

On dispose d'un compteur 4 bits, qui possde 4 sorties de comptage Q3,Q2,Q1,Q0 et une entre de commande
DEC/BIN. Le compteur doit gnrer un signal de retenue sortante COUT (carry out). COUT est l'tat haut si :
les quatre bits Q3,Q2,Q1,Q0 sont tous 1 et le compteur est configur en mode compteur binaire
( DEC/BIN =0)
ou
les quatre bits Q3,Q2,Q1,Q0 valent (1001)2 et le compteur est configur en mode compteur dcimal
(DEC/BIN = 1).
Faire le schma du circuit qui gnre le signal COUT.

IV - RGULATION
S. A. Priou.

Soit la cuve liquide dessine ci-contre.

Fig. 3. Structure du
dispositif.

Les deux capteurs qui indiquent le niveau du liquide dans la cuve sont associs des variables nivHaut et nivBas
selon les rgles suivantes
nivBas=1 si niveau niveau Bas minimal ; nivBas=0 si niveau < niveau Bas minimal.
nivHaut=1 si niveau niveau Haut maximal ; nivHaut=0 si niveau < niveau Haut maximal.
Le systme logique concevoir est destin commander le remplissage/vidage de la cuve de liquide grce
laction sur les deux vannes. Son fonctionnement dpend d'une commande Cycle. Il est le suivant :
en cours de cycle (Cycle=1), le niveau de la cuve doit tre maintenu entre les deux niveaux haut et bas.
Pour cela, on ouvre une vanne, ou l'autre, tant que le niveau de liquide est incorrect.
en fin de cycle (Cycle=0), la cuve doit tre entirement vide.
Chaque vanne est commande par une variable logique : Vider pour enlever du liquide et Remplir pour en rajouter.
Ces variables valent 1 pour valider l'action correspondante : pour vider la cuve, il faut Vider=1 ; pour la remplir, il
faut Remplir=1.
1. Dessinez le systme logique sous la forme dune bote noire en prcisant ses entres et ses sorties.
2. Dressez le cadre de la table de vrit du systme. Prcisez dans une colonne supplmentaire Action
faire l'action raliser, que vous choisirez parmi : Vider, Remplir, Ne rien faire, Cas impossible.
Remplissez la table de vrit en utilisant l'tat X quand c'est possible.
3. Proposez une quation logique pour les commandes Remplir et Vider sous forme de somme de produits.

2011, AgP, SbM S1-TN-EN1-TD-2011 15

Page 17 sur 29
 4. Implmentez ces quations dans le PLA ci-contre.

5. On remplace alors la vanne de vidage par une autre,

dont la commande _Vider est cette fois active ltat
bas (_Vider=0 pour provoquer le vidage). Donnez
lquation logique de _Vider et mettez-la sous la forme
somme de produits .
Aide : il s'agit d'une application des lois de De Morgan.

V - MONTE-CHARGE
L'ouverture et la fermeture d'une porte de monte-charge est command par un signal logique open_door. Quant
open_door est au niveau haut, le moteur de la porte ouvre la porte. Quand open_door est au niveau bas, le moteur
ferme la porte.
L'utilisateur du monte-charge dispose d'un interrupteur qui gnre un signal en logique positive ask_close qui,
lorsqu'il est actif, correspond une demande de fermeture de la porte. Rciproquement, lorsqu'il est inactif, il
correspond une demande d'ouverture de la porte.
Une sonde de courant mesure l'intensit du courant qui traverse le moteur. Si cette intensit dpasse un certain
seuil, c'est que la porte est bloque par un obstacle. Un signal i_over_max passe alors l'tat haut, ce qui doit avoir
pour effet d'ouvrir la porte.
Enfin, un signal stop indique si oui ou non la cabine est l'arrt en face d'un palier. La porte ne peut videmment
s'ouvrir que si c'est le cas.
1. Quels sont les signaux d'entre et les signaux de sortie de cette commande de moteur ? Dessinez la bote
noire du dispositif.
2. tablissez, en une phrase en franais, la loi de commande de l'ouverture de la porte.
3. Dressez la table de vrit rduite du dispositif.
4. Dduisez en l'expression logique de la commande. Exprimez-la sous la forme d'une somme de produits.
5. Si la commande du moteur devient une commande close_door de fermeture (et non d'ouverture), que vaut
l'expression de la commande close_door ? Exprimez close_door sous la forme d'une somme de produits.

CORRIG DES AUTO-VALUATIONS

A B C D E
1 eea eed bcad bba ee

2 aaf dcba ffb bba bc

3 be ddf ffe cd ddd

4 dde c ddd eed ad

5 abdf abc aad bgj aad

2011, AgP, SbM S1-TN-EN1-TD-2011 16

Page 18 sur 29
 S1-TN-EN1 Travail la maison Semaine 1

I - PRPARATION DES TP
Pour le jour du TP TN-EN1 n1 : lisez la premire page du texte de TP n1 et rpondez aux questions 1 3.
Pour le jour de votre TP TN-EN1 n2 : effectuez la prparation thorique.

II - EXPRESSIONS (FAUSSEMENT) COMPLIQUES

Simplifiez les quations suivantes :
1. a.a + b./b + b + b =
2. (a + /b).(a + b) =

III - PLA
Lisez attentivement l' annexe PLD du document S1-TN-EN1.
Puis proposez une ralisation des 3 expressions suivantes dans le PLA ci-dessous, sur le modle de la figure 4 de
l'annexe (page 22/47).

a. s1=abc
b. s2=abbc
c. s3=abca s1

s2

s3

2011, AgP S1-TN-EN1-maison 1

Page 19 sur 29
 Les grandes familles 3

Rseaux logiques programmables

Un rseau logique programmable (PLA, pour programmable logic array4) utilise le fait que toute fonction
logique combinatoire peut se mettre sous forme dune somme (OU logique) de produits (ET logique), cest ce
que lon appelle classiquement la premire forme normale, ou forme disjonctive.

e1 e2

D
PL
'1'
xe

s
ne

connexion
modifiable
An

Figure 1 : Un PLA simple

Le schma de la figure 1 reprsente une structure de PLA simple. La programmation du circuit consiste
supprimer certaines des connexions marques dune croix. Si une connexion est supprime, une valeur
constante 1 est applique lentre correspondante de la porte ET, cest ce que symbolise le rseau de
rsistances reli cette valeur constante.
Un tel schma permet de raliser nimporte quelle fonction boolenne s(e1,e2), de deux variables
binaires e1 et e25, pourvu quelle ne dpasse pas deux termes.
En effet, si toutes les connexions sont prsentes, en notant par + et les oprateurs OU et ET,
respectivement, s scrit :
s(e1,e2) = e1 e1 e2 e2 + e1 e1 e2 e2
qui vaut trivialement 0.
Un oprateur ou exclusif, par exemple, obit lquation :
e1 e2 = e1 e2 + e1 e2
do la programmation du PLA de la figure 2.

4
Que lon ne confondra pas avec PAL (programmable array logic), qui dsigne les PLDs historiques de MMI...Ni avec
GAL (gate array logic) nom dpos par la socit Lattice, etc.
5
Dans tout cet ouvrage, sauf prcision contraire, nous utiliserons les valeurs 0 et 1 pour reprsenter les tats possibles dune
variable binaire. Les oprateurs ET et OU sont dfinis avec la convention 0FAUX et 1VRAI. Les circuits associent
bien sr les valeurs logiques des niveaux lectriques ; sauf prcision contraire, nous prendrons une convention logique
positive qui associe 1 un niveau haut (H pour high) et 0 un niveau bas (L pour low).

Jacquesweber cirprogiut.DOC
Page 20 sur 29 15/04/00
 4 Les circuits programmables

e1 e2

'1'

e1 e2
D
PL
connexion
supprime
xe

Figure 2 : PLA ralisant un ou exclusif

ne

Le plus simple des PLDs, un 16L8 par exemple, utilise des oprateurs ET 32 entres et des oprateurs
An

OU 8 entres. Un schma tel que celui des figures prcdentes deviendrait, dans de telles conditions, illisible.
Pour viter cet cueil, les notices de circuits utilisent des symboles simplifis, pour reprsenter les rseaux
logiques programmables.
La figure 3 reprsente le PLA prcdent avec ces symboles.

connexions programmables
e1
s
e2
connexions permanentes

Figure 3 : symbole d'un PLA 246

Dans un tel schma, toutes les entres (et leurs complments) peuvent tre connectes tous les oprateurs
ET par programmation. Par rfrence la premire technologie utilise, ces connexions programmables
portent le nom de fusibles, mme quand leur ralisation nen comporte aucun. Quand il sagit uniquement
dillustrer la structure dun circuit programmable, et non la ralisation dune fonction particulire, les croix qui
symbolisent les fusibles ne sont mme pas reprsentes.
Dans cette vocation simplifie, le schma de loprateur ou exclusif devient celui de la figure 4, dans
laquelle une croix reprsente une connexion programmable maintenue, labsence de croix une connexion
supprime.

connexions maintenues
e1
e1 e2
e2
connexions permanentes

Figure 4 : PLA 24 ralisant un ou exclusif

6
Le nombre 24 indique la dimension de la matrice de fusibles : deux lignes et quatre colonnes.

Jacquesweber cirprogiut.DOC
Page 21 sur 29 15/04/00
Page 22 sur 29
 10100011 TN EN1 : logique combinatoire
Travaux Pratiques n1 : logique cble
Auteur(s) : A. Priou, S. Moutault

Copyright 2011, A. Priou, S. Moutault, IUT de Cachan (GEii1).

Dans les deux travaux pratiques du thme TN-EN1, nous allons aborder les aspects suivants :
TP n1 : ralisation d'un petit systme logique l'ancienne , en logique cble, sur une
plaque d'essai sans soudure.
TP n2 : conception (design) avec le logiciel Quartus II d'Altera, puis utilisation d'un simulateur
pour tester le code gnr. Synthse proprement dite et test sur la carte CPLD iMaxII.

A- LA LOGIQUE L'ANCIENNE : UN SYSTME EN LOGIQUE CBLE

Dure de cette partie A : 2 3h maximum

Bien que la logique moderne utilise principalement les PLD, vous serez peut-tre amen un jour
utiliser quelques portes logiques de base au lieu d'un PLD, parce que le systme raliser sera
trs simple ou que vous ne disposerez pas de chane de synthse sur PLD. Voici le genre de
cblage, dit en logique cble , que vous devrez raliser.
Le TP n1 est faire en binme, le TP n2 (sur PC) aura lieu en monme.

On dispose uniquement de circuits intgrs (CI) 74HCT00. La documentation technique (datasheet) du circuit
74HCT00 est disponible sur Internet, recherchez-la avec Google.

On veut raliser en logique cble l'quation simple :

s = abc expression 1

Question 1 : Donnez ci-contre la table de vrit de la

sortie s, si possible simplifie (avec un minimum de lignes) :

Question 2 : Que contient le circuit intgr 74HCT00 ? (soyez prcis)

2011, AgP, SbM S1-TN-EN1-TP-2011 1

Page 23 sur 29
On peut montrer en appliquant les lois de De Morgan que l'quation de s (comme n'importe quelle autre quation)
peut s'exprimer avec seulement des oprateurs NAND 2 entres, sous la forme :
s = a.b . c expression 2

Question 3 : Comment raliser l'oprateur NON avec une porte NAND deux entres (deux solutions possibles) ?

Question 4 : dessinez le logigramme de l'expression 2, en utilisant seulement des portes NAND 2 entres :

La datasheet du CI 74HCT00 vous fournit le brochage du CI (note : broche = pin en anglais). Notez l'encoche
sur le CI, qui signale l'emplacement de la broche 1.
Question 5 : Quelles broches particulires , qui ne figurent sur aucun logigramme, peut-on voir apparatre ?
Avec quels numros de broche ? Quels signaux faut-il y appliquer ?

Question 6 : combien de CI 74HCT00 faut-il utiliser pour raliser le logigramme que vous avez dessin ?
Question 7 : Quel type de signal a t-on le droit d'appliquer sur les entres du circuit ? (prcisez la gamme de
tension autorise).

B - RALISATION SUR PLAQUE D'ESSAI

Question 8 : Dessinez le schma de cblage raliser, en plaant le botier du CI horizontalement, comme sur la
plaque d'essai de la figure 1. N'oubliez pas les broches particulires .
Attention : en technologie MOS (dont fait partie la famille HCT), aucune entre non utilise ne soit tre laisse
en l'air . Vous devez connecter ces broches non utilises (les entres ! pas les sorties...) la masse ou Vcc .

2011, AgP, SbM S1-TN-EN1-TP-2011 2

Page 24 sur 29
Vous disposez d'une plaque d'essai sans soudure (souvent dite Lapdeck ), dont l'allure est dessine sur la
figure 1, de petits fils dj dnuds, d'une alimentation continue, de cbles bananes , d'un oscilloscope avec sa
sonde, d'un gnrateur avec sortie TTL.

Les 5 trous dune barrette

sont connects

Les 5 trous verticaux

sont connects

Les CI DIL (Dual in Line )

sont placer cheval

Fig. 1. La plaque d'essai sans soudure de l'IUT.

Pour imposer les valeurs des 3 entres a, b et c, on les connectera successivement, l'aide de petits fils, aux lignes
de masse et d'alimentation que vous devez raliser sur votre plaque d'essai sans soudure.
On visualise la sortie s, ainsi que tous les signaux utiles pour le test, l'oscilloscope l'aide de la sonde.
Ralisez le montage de votre systme en logique cble. Vrifiez que le CI est bien aliment.
Question 7 : Testez votre montage en dplaant les fils a, b, c. Retrouvez-vous la table de vrit de la question 1 ?

Reliez la sortie TTL (numrique) du gnrateur de fonctions l'entre c et connectez les entres a et b la
masse. Rglez le gnrateur de fonctions sur 1 kHz environ.
Question 8 : A quoi ressemble s l'oscilloscope (dessinez l'allure en prcisant les niveaux) ?

Question 9 : A quoi sert la sortie dite TTL du gnrateur de fonctions ? Quelle allure de signal gnre t-elle ?
Pourquoi faut-il l'utiliser en priorit ?

Passez maintenant la petite manipulation sous Quartus II. Notez qu'une prparation sera raliser chez vous
avant le TP de la prochaine semaine EN (l'enseignant vrifiera).

2011, AgP, SbM S1-TN-EN1-TP-2011 3

Page 25 sur 29
 C - PRSENTATION DES OUTILS DE LA LOGIQUE MODERNE

Les TP des thmes EN ont pour but de vous faire dcouvrir les outils matriels et logiciels que vous utiliserez tout
au long de votre scolarit l'IUT en lectronique numrique. Faisons un bref inventaire de ces outils.

I - LE KIT i-MAXII
La carte PLD i-MaxII est la partie matrielle de cet ensemble d'outils. Le coeur de la carte est un circuit logique
programmable (CPLD) du fabricant Altera. Ce circuit est programmable in situ , c'est--dire directement sur
la carte partir d'un cble et d'une interface de programmation.
On trouve sur la carte iMaxII : un oscillateur quartz 50 MHz (horloge pour les systmes squentiels), des
interrupteurs et des boutons-poussoirs (entres du systme), des LED et des afficheurs 7 segments (sorties du
systme) et des entres/sorties de divers types, pour visualiser l'oscilloscope ou servir d'interface avec une autre
carte. Voir la documentation du kit iMaxII pour plus de dtails (disponible en salle de TP ou en ligne1).

II - LA CHANE DE SYNTHSE LOGIQUE : QUARTUS II D'ALTERA, MODELSIM

Qu'est-ce-qu'une chane de synthse logique ?
Une chane de synthse logique est un ensemble de logiciels qui permet de :
1. dcrire un systme logique, sous forme texte ou graphique (conception ou design) ;
2. vrifier sa validit par simulation (simulation) ;
3. gnrer le fichier de programmation du circuit logique programmable cible (PLD) (synthse) ;
4. et enfin assurer in situ la programmation proprement dite.
Les deux dernires tapes (synthse) se font gnralement avec des logiciels spcifiques au fondeur (fabricant) du
PLD cible : pour nous, Altera. Les deux premires tapes (design, simulation) peuvent utiliser des logiciels de
diffrentes origines. Par exemple, nous utilisons cette anne ds le semestre 1 un simulateur indpendant trs
connu appel ModelSim.

Voici les outils qui nous permettront de raliser des circuits logiques spcialiss partir de circuits logiques
programmables gnriques (PLD) :
Quartus II du fondeur Altera : c'est une chane de synthse complte. Nous apprcions en S1 sa
fonctionnalit de gnrateur de code VHDL, car l'criture de code VHDL ne sera vue qu'en S2.
ModelSim de l'diteur Mentor Graphics : c'est un outil de simulation indpendant labor.

Le flot de synthse dsigne l'ensemble des tapes qui conduisent la ralisation d'un circuit. Il est prsent
figure 2. Vous devez parfaitement connatre ce schma et y revenir la fin de chaque tape.

1 Tapez agnes priou sous Google et ouvrez le cours http://formation.u-psud.fr/courses/IUTCGE1S1TN

2011, AgP, SbM S1-TN-EN1-TP-2011 4

Page 26 sur 29
 Design
Code Diagramme
VHDL Schma dtats

Saisie schma diteur

Editeur de texte Quartus II dautomate

Simu-
Stimuli de simulation

stimuli Descr.

lation
VHDL
fichier .do,
testbench VHDL... Fichier .VHD
(portable)

Chronogrammes Simulateur
de simulation (ex : ModelSim)

fichier Pin
assign Compilateur de
Editeur de
texte, Excel
silicium Rapport de
fichier .csv synthse
avec QII (QII)
Association
E/S systme
Fichier de fichier .pof
broches PLD
programmation ou .sof
( JEDEC ) avec QII

Programmateur
Synthse de PLD

PLD
Fig. 2. Flot de synthse. Quartus II peut raliser la totalit de la chane, depuis la gnration de
code VHDL jusqu' la synthse et l'implantation dans le PLD. ModelSim assure la simulation seule.
Active HDL FSM peut tre utilis pour gnrer le code VHDL d'un automate.

Quels sont les principaux fichiers manipuls ?

description VHDL (fichier d'extension .VHD) = fichier texte qui dcrit le systme logique, dans un langage
spcial appel VHDL. Le langage VHDL sera appris en Semestre 2.
fichier fusible , souvent appel JEDEC (pour Altera, il a l'extension .pof ou .sof) = fichier binaire qui dcrit
la programmation effectuer physiquement sur le PLD cible.
Fichier d'attribution des broches (.csv pour nous avec Altera) = fichier texte ou Excel qui oblige le compilateur
de synthse utiliser certaines broches physiques du PLD pour les signaux logiques d'E/S de l'application.
Indispensable pour notre carte, puisque tout est prcbl autour du PLD : on ne peut pas laisser le compilateur
choisir quelles broches il veut utiliser, il doit utiliser celles qui sont relies aux LED et boutons-poussoirs.

2011, AgP, SbM S1-TN-EN1-TP-2011 5

Page 27 sur 29
 D - PREMIERS PAS SUR QUARTUS II
Rappel pratique pour le travail sur PC
Votre dossier de travail (par exemple votrenom_TP_EN1) doit tre dans le dossier c:\tmp de votre PC.
Tout ce que vous ferez lors des TP doit tre dans ce dossier de travail (pas sur votre compte rseau ou
votre cl USB, qui ne doivent servir que de sauvegarde).
Attention ! N'utilisez pas d'espace ou d'accent dans vos noms de dossier ou de fichier.
Ne travaillez jamais en dehors de c:\tmp ! En fin de sance, vous dplacerez votre dossier de travail
dans votre compte rseau ou votre cl USB pour le sauvegarder. Le dossier tmp, lui, est
rgulirement effac.

Vous disposez en TP de la documentation du kit iMaxII et de son logiciel Quartus II.

Elle est aussi disponible en ligne sur http://formation.u-psud.fr dans le cours "Techniques Numriques -
DUT GEii - Semestre 1-Cachan" (http://formation.u-psud.fr/courses/IUTCGE1S1TN). Rapide : tapez Agnes
Priou sous Google.

DESIGN SOUS QUARTUS II AVEC UN SCHMA

En suivant les tapes utiles du tutorial Quartus II de la documentation du kit iMaxII (partie B), ralisez le schma
de la fonction logique s = a b c jusqu' la gnration du code VHDL.

2011, AgP, SbM S1-TN-EN1-TP-2011 6

Page 28 sur 29
 10100011 TN
Fiche de suivi en TP Electronique Numrique 1

Nom : Prnom : Groupe :

Cette fiche individuelle de suivi en TP est utilise par votre prof pour mieux vous connatre et vous encadrer en TP.
Elle sera annote par le prof pendant les sances. Elle nest pas destine lvaluation.
Elle doit tre rendue la fin des deux TP du thme (ici EN1).

Date
Exercice (option) Commentaires prof
prparation TP
n1 (Logique
cable)

Logique
cable : manip

prparation TP
n2 ( faire Prparation faite Prparation NON faite
la maison)

QII : schma

QII : synthse

QII :
simulation

QII :
construction
hirarchique

synthse

Tri melons

Page 29 sur 29