Cours - Les Circuits Combinatoires

UNIVERSITE INTERNATIONALE DE
UNIVERSITEINTERNATIONALE DE CASABLANCA
CASABLANCA -- LAUREAT UNIVERSITIES
INTERNATIONAL UNIVERSITIES
LAUREAT INTERNATIONAL
FACULTE : FSI - FILIERE : ESIT
RE - Premire anne Cycle
ECOLE DINGENIERIE - 1 ANNE GNIE INFORMATIQUE - S6Ingnieur S5
PR. A. BAGHDAD
lectronique
- lectroniquenumrique
numrique : Les
Cours expos
Les circuits
email : nasser_baghdad @ yahoo.fr
1 circuits combinatoires
combinatoires-
UNIVERSITIES
Sommaire
- S6S5
Cycle Ingnieur
Chapitre I : Transistors
INFORMATIQUE
Chapitre II : Bases
CASABLANCA -- LAUREAT
GNIEanne
Chapitre III : Portes logiques

- Premire
Chapitre IV : Fonctions binaires

ANNE
DE CASABLANCA
- 1: ESIT
RE
Chapitre V : Circuits combinatoires

: FSI - FILIERE
ECOLE DINGENIERIE
INTERNATIONALE DE
Chapitre VI : Circuits squentiels

UNIVERSITEINTERNATIONALE
Chapitre VII : Mmoires

FACULTE
UNIVERSITE
PR. A. BAGHDAD lectronique

numrique : Les
Les circuits combinatoires-
circuits combinatoires 2
UNIVERSITEINTERNATIONALE DE CASABLANCA LAUREAT INTERNATIONAL
FACULTE : FSI - FILIERE
ECOLE DINGENIERIE RE
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
PR. A. BAGHDAD
lectronique
3 - lectroniquenumrique
numrique : Les
Les circuits
circuits combinatoires
combinatoires-
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
PR. A. BAGHDAD
lectronique
III. Circuits daiguillage
I. Circuits arithmtiques
II. Circuits de transcodage
numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
Dfinition dun circuit combinatoire

- S6S5
Une fonction binaire est dite combinatoire si sa valeur linstant t ne dpend que
Cycle Ingnieur
des valeurs de ses entres cet instant.

INFORMATIQUE
Un circuit combinatoire est un circuit logique o chacune des sorties est une
fonction logique des entres.
GNIEanne
- Premire
Exemple e1
ANNE
DE CASABLANCA
s1
- 1: ESIT
e2 s2
: FSI - FILIERE
INTERNATIONALE DE
si f e1 , e2 , e3 ,en
circuit
combinatoire

FACULTE
en sp
UNIVERSITE
n variables d'entre ei p sorties si

numrique : Les
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
PR. A. BAGHDAD
lectronique
numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
ECOLE DINGENIERIE - 1 ANNE GNIE INFORMATIQUE - S6 S5
Ingnieur
1) Additionneurs addition binaire

Cycle
2) Soustracteurs soustraction binaire

Premire anne
3) Multiplieurs multiplication binaire

DE CASABLANCA
-
4) Diviseurs division binaire

FILIERE : ESIT
RE
5) Comparateurs comparaison binaire

INTERNATIONALE DE
FSI -
6) Comparateur avec des entres de mise en cascade

FACULTE :
7) UAL : Unit Arithmtique et Logique (ALU : Arithmetic Logic Unit)

UNIVERSITE

numrique : Les
UNIVERSITIES
1) Additionneurs Addition binaire

S5
Les additionneurs ont pour rle deffectuer laddition des nombre binaires
ECOLE DINGENIERIE - 1 ANNE GNIE INFORMATIQUE - S6
Ingnieur
a) Rgle de lopration addition

Cycle
L'addition des nombres binaires se fait en respectant la rgle suivante :

Premire anne
0+0=0 retenue 0
DE CASABLANCA
0+1=1 retenue 0
ESIT
RE
: -
1+0=1 retenue 0
FILIERE
INTERNATIONALE DE
1+1=0 retenue 1
FACULTE : FSI -
UNIVERSITE

numrique : Les
UNIVERSITIES
b) Conception d'un circuit additionneur

i) Demi additionneur (Half Adder) ou (HA)

Ingnieur
Il s'agit ici de concevoir un circuit capable d'effectuer la somme de deux nombres

Cycle
binaires A et B.
anne
Le circuit doit avoir deux entres A et B, et deux sorties S et C

Premire
S : Sortie du bit somme

C : Carry (sortie du bit de report)
DE CASABLANCA
ESIT -
Schma bloc du 1BHA

FILIERE RE
:
INTERNATIONALE DE
A S
: FSI -
1B HA
FACULTE
B C (carry) C = R (report)
UNIVERSITE
Il ne tient pas compte de la retenue qui peut arriver en entre, provenant de

calculs prcdents.

numrique : Les
UNIVERSITIES
Table dlivrant la fonction 1BHA Logigramme

A B

A B S C
Ingnieur
0 0 0 0
0 1 1 0
Cycle
1 0 1 0
anne
1 1 0 1
Premire
DE CASABLANCA
Tableau de Karnaugh S
-
=1
ESIT
Inutile expression compacte

FILIERE RE
:
Expressions logiques des sorties

INTERNATIONALE DE
-
& C
FSI
S A B
FACULTE :
C A B
UNIVERSITE

numrique : Les
UNIVERSITIES
ii) Additionneur complet (Full Adder) ou (FA)


Un additionneur complet est un circuit capable de faire la somme de 3 bits An et

Ingnieur
Bn qui sont les bits additionner et Cn-1 le report provenant de la somme des bits
directement moins significatifs.
Cycle
Le circuit aura deux sorties Sn et Cn qui sont respectivement le bit de la somme et

anne
le bit du report provenant de la somme de 3 bits An, Bn et Cn-1.

Premire
Schma bloc du FA 1 bit

DE CASABLANCA
ESIT -
Sn
RE
An
FILIERE :
Cn = RS
INTERNATIONALE DE
Cn - 1 = RE ( sortie du report)
Cn
-
( entre du report) Bn 1 B FA
FSI
(carry-out)
FACULTE :
Cn - 1
(carry-in)
UNIVERSITE
Il tient compte de la retenue qui peut arriver en entre, provenant de calculs

prcdents.

numrique : Les
UNIVERSITIES
Table dlivrant la fonction 1BPA

Tableaux de Karnaugh
S5
A B RE S RS dcimal
Ingnieur
0 0 0 0 0 0
0 0 1 1 0 1
Sortie S somme
Cycle
0 1 0 1 0 2 B RE
00 01 11 10
anne
0 1 1 0 1 3
A
1 0 0 1 0 4
Premire
0 0 1 0 1
1 0 1 0 1 5
DE CASABLANCA
-
1 1 0 0 1 6 1 1 0 1 0
ESIT
RE
1 1 1 1 1 7
FILIERE :

INTERNATIONALE DE
Sortie RS retenue
-
S A.B.RE A.B.RE A.B.RE A.B.RE

FSI
B RE
00 01 11 10
S A.B A.B .RE A.B A.B .RE
FACULTE

A
S A B .RE A B .RE 0 0 0 1 0
S A B RE
UNIVERSITE
Rs A.B B.RE A.RE 1 0 1 1 1

numrique : Les
A
B
PR. A. BAGHDAD
RE
&
&
&
lectronique
=1
Logigramme
numrique : Les
=1
Les circuits
1
13 combinatoires-
S
RS
UNIVERSITIES
iii) Ralisation dun additionneur de deux nombre de n bits

- S6S5
On peut raliser un additionneur de deux nombres binaires de n bits chacun.

Cycle Ingnieur
INFORMATIQUE
Soit effectuer la somme de deux nombres N1 et N2 :

N1 est constitu de An-1 An-2 A2 A1 A0
N2 est constitu de Bn-1 Bn-2 B2 B1 B0
GNIEanne
A0 et B0 sont les LSB.

- Premire
ANNE
DE CASABLANCA
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
FACULTE
UNIVERSITE

numrique : Les
PR. A. BAGHDAD
lectronique
iiii) Additionneur 4 bits CI (74LS83)
15- lectroniquenumrique
numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
2) Soustracteurs soustraction binaire

Ingnieur
a) Rgle de lopration soustraction

Cycle
La soustraction des nombres binaires se fait en respectant la rgle suivante :

anne
0 - 0 =0 retenue 0
Premire
DE CASABLANCA
0 - 1 =1 retenue 1 On crit "1" et on retient 1

ESIT
RE -
1 - 0 =1 retenue 0
FILIERE :
INTERNATIONALE DE
1 - 1 =0 retenue 0
FACULTE : FSI -
UNIVERSITE

numrique : Les
UNIVERSITIES
b) Conception dun circuit soustracteur

S5
i) Demi soustracteur
Ingnieur
C'est un circuit capable de faire la soustraction de deux nombre binaires d'un bit
chacun.
Cycle
Le circuit aura deux entres x, y et deux sorties S et B

anne
S: Sortie du bit de soustraction

Premire
B: Retenue (borrow)
DE CASABLANCA
Schma bloc du D.S.

FILIERE ESIT
RE
: -
INTERNATIONALE DE
Table de vrit
FACULTE : FSI -
Expressions logiques
UNIVERSITE

numrique : Les
UNIVERSITIES
ii) Soustracteur complet (S.C.) n bits


C'est un circuit capable de faire la soustraction de deux

Ingnieur
bits de rang n, (xn - yn) tout en tenant compte de la

retenue Bn-1 provenant de la soustraction des bits de rang
Cycle
directement infrieurs. On aura deux sorties Sn et Bn.

Premire anne
a) Table de vrit
Solution :
DE CASABLANCA
xn yn Bn-1 Sn Bn
ESIT -
0 0 0 0 0 b) quations des sorties ?

FILIERE RE
:
0 0 1 1 1
c) Simplification : Karnaugh ?
INTERNATIONALE DE
0 1 0 1 1
FSI -
0 1 1 0 1
d) Logigramme ?
FACULTE :
1 0 0 1 0
1 0 1 0 0
UNIVERSITE
1 1 0 0 0
1 1 1 1 1

numrique : Les
UNIVERSITIES
Remarque :
S5
Dans un souci dconomie de circuits, la soustraction A B est ralise, dans la

Ingnieur
majorit des circuits numriques, comme une addition entre A et le complment 2

de B.
Cycle
iii) Circuit traduisant la rgle de lopration soustraction effectue par une machine
anne
A B A CV B A CRB 1 A B 1
Premire
DE CASABLANCA
FILIERE ESIT
RE
: -
A A> B
INTERNATIONALE DE
S
B
FACULTE : FSI -
1 1 B FA & RS
(carry-in) (carry-out)
UNIVERSITE

numrique : Les
UNIVERSITIES
iiii) Ralisation dun circuit soustracteur / additionneur ?

- S6S5
E
A B
Cycle Ingnieur
A0
INFORMATIQUE
=1
0 S0
B0

1
GNIEanne
A1 S1

- Premire
=1

B1
S2
ANNE
DE CASABLANCA
2
A2
- 1: ESIT

RE
B2 =1 S3
: FSI - FILIERE

ECOLE DINGENIERIE
INTERNATIONALE DE
3
A3
B3 =1
RS
FACULTE
RE
UNIVERSITE
Additionneur : E = Soustracteur : E =

numrique : Les
UNIVERSITIES
3) Multiplieurs multiplication binaire

S5
Les rgles de calcul de la multiplication binaire sont pratiquement les mmes qu'en
Ingnieur
dcimal. Nous avons ainsi:
a) Les rgles de lopration multiplication

Cycle
anne
0 x 0 = 0
Premire
0 x 1 = 0
DE CASABLANCA
ESIT -
1 x 0 = 0
FILIERE RE
:
INTERNATIONALE DE
1 x 1 = 1
FACULTE : FSI -
UNIVERSITE

numrique : Les
UNIVERSITIES
b) Conception dun circuit multiplieur

Multiplieur de deux nombres d'un bit chacun

Ingnieur
Schma bloc
Cycle
Premire anne
DE CASABLANCA
FILIERE ESIT
RE
: -
Table de vrit Expressions logiques Logigramme

INTERNATIONALE DE
FACULTE : FSI -
UNIVERSITE

numrique : Les
Exemple :
PR. A. BAGHDAD
lectronique
4) Diviseurs division binaire
numrique : Les
Mme principe que la division des nombres dcimaux.
23 Les circuits
combinatoires-
UNIVERSITIES
5) Comparateurs comparaison binaire


Le comparateur dtecte lgalit entre deux nombres A et B.

Ingnieur
Certains circuits permettent galement de dtecter si A est suprieur ou bien

Cycle
infrieur B ou bien diffrent de B.

anne
i) Conception dun circuit comparateur 1 bit

Premire
DE CASABLANCA
Symbole
ESIT -
3 sorties 4 sorties
FILIERE RE
:
INTERNATIONALE DE
A A A<B
A<B
FSI -
A=B
:
Comparateur A=B Comparateur

FACULTE
1 bit 1 bit A>B

A>B
B B AB
UNIVERSITE

numrique : Les
UNIVERSITIES
Table de vrit Logigramme

A B
S5
A B A<B A=B A>B AB

Ingnieur
0 0 0 1 0 0
Cycle
0 1 1 0 0 1
anne
1 0 0 0 1 1
1 1 0 1 0 0 I
Premire
&
DE CASABLANCA
Tableau de Karnaugh
ESIT -
Inutile expression compacte

RE
= E
FILIERE :
Expressions logiques des sorties : SOP

INTERNATIONALE DE
A B I s1 A B
-
& S
FSI
A B E s2 A B
FACULTE :
A B S s3 A B =1 D
UNIVERSITE
A B D s4 A B
numrique : Les
UNIVERSITIES
ii) Conception dun circuit comparateur 2 bits laide des portes logiques

Raliser un tel circuit en utilisant un minimum de portes logiques.

Cycle Ingnieur
Symbole
Premire anne
A0
A<B
A
DE CASABLANCA
-
A1
ESIT
RE
A=B
FILIERE :
Comparateur
INTERNATIONALE DE
2 bits
A>B
FSI -
B0
FACULTE :
B
AB
B1
UNIVERSITE

numrique : Les
UNIVERSITIES
Table de vrit
A B sorties Identification
dcimal
S5
A1 A0 B1 B0 A<B A=B A>B AB


0
Ingnieur
0 0 0 0 0 1 0 0
0 0 0 1 1 0 0 1 1
Cycle
0 0 1 0 1 0 0 1 2
3
anne
0 0 1 1 1 0 0 1
0 1 0 0 0 0 1 1 4
Premire
0 1 0 1 0 1 0 0 5
DE CASABLANCA
0 1 1 0 1 0 0 1 6
ESIT -
0 1 1 1 1 0 0 1 7
FILIERE RE
:
1 0 0 0 0 0 1 1 8
INTERNATIONALE DE
1 0 0 1 0 0 1 1 9
-
10
FSI
1 0 1 0 0 1 0 0
11
:
1 0 1 1 1 0 0 1
FACULTE
1 1 0 0 0 0 1 1 12
1 1 0 1 0 0 1 1 13
UNIVERSITE
1 1 1 0 0 0 1 1 14
1 1 1 1 0 1 0 0 15

numrique : Les
UNIVERSITIES
Tableaux de Karnaugh et expressions logiques simplifies

S5
B1 B0 B1 B0

00 01 11 10 00 01 11 10
Ingnieur
A1 A0 A1 A0
A B S1 I 00 A B S2 E 00
Cycle
01 01
anne
11 11
Premire
10 10
A B S1 I A B S2
DE CASABLANCA
E
FILIERE ESIT
RE
: -
B1 B0 B1 B0
INTERNATIONALE DE
00 01 11 10 00 01 11 10
A1 A0 A1 A0
FSI -
A B S3 S 00 A B S4 D 00
FACULTE :
01 01
11 11
UNIVERSITE
10 10
A B S3 S A B S4 D

numrique : Les
UNIVERSITIES

Ingnieur
A B I s1 ......................................
Cycle
Premire anne
A B E s2 ......................................
DE CASABLANCA
ESIT
RE
: -
A B S s3 ......................................
FILIERE
INTERNATIONALE DE
: FSI -
A B D s4 ......................................
FACULTE
UNIVERSITE

numrique : Les
A1
A
A0
PR. A. BAGHDAD
B1
B
B0
lectronique
Logigramme
30 numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
7) UAL : Unit Arithmtique et Logique (ALU : Arithmetic Logic Unit en anglais)

Ingnieur
a) Gnralits
L'unit arithmtique et logique, abrge UAL (ou bien ALU, Arithmetic Logic Unit en
Cycle
anglais), est l'organe de l'ordinateur charg d'effectuer les calculs.

anne
Le plus souvent, l'UAL est incluse dans l'unit centrale ou le microprocesseur.

Premire
DE CASABLANCA
Les UAL peuvent tre spcialises ou pas. Les UAL lmentaires calculent sur des
ESIT -
nombres entiers, et peuvent effectuer les oprations communes, que l'on peut sparer
RE
en quatre groupes :
FILIERE :
INTERNATIONALE DE
Les oprations arithmtiques : addition, soustraction, changement de signe etc.,

FSI -
les oprations logiques : complments un, deux, ET, OU, OU-exclusif, NON, NON-
FACULTE :
ET etc.,
les comparaisons : test d'galit, suprieur, infrieur, et leur quivalents ou gal ,

UNIVERSITE
ventuellement des dcalages et rotations (mais parfois ces oprations sont

externalises).

numrique : Les
PR. A. BAGHDAD
lectronique
numrique : Les
b) Unit logique arithmtique de type 74 HC / HCT 181
Les circuits
symbole de circuit du composant.
combinatoires-
UNIVERSITIES
c) Affectation des picots :

P0 . P3 : donnes dentre 4 bits ( oprateur A )

Ingnieur
Q0 .Q3 : donnes dentre 4 bits ( oprateur B )

Cycle
d) Lignes de commande (slection du mode) :

anne
S0 . S3 : slection de fonction par le mot de commande 4

Premire
bits aux entres. Lopration est dfinie avec S0 .S3 .

DE CASABLANCA
-
M : ligne de slection du mode dopration (commande de

ESIT
RE
mode), commutant opration arithmtique et opration logique.

FILIERE :
CI : retenue (carry in)

INTERNATIONALE DE
CO : soustraction de retenue (carry out)

FSI -
CP, CG : pour applications spciales de formation de report.

FACULTE :
P = Q : sortie de comparateur. Cette sortie reporte le signal

"1" si lensemble des sorties de rsultats reportent ce signal
UNIVERSITE
"1". Pour certaines oprations, cette fonction permet de

dterminer lgalit des oprateurs A et B.

numrique : Les
UNIVERSITIES
e) Principales oprations et signaux de commande de lUAL :

Le tableau suivant renferme les principales oprations et signaux de commande de

Ingnieur
lunit logique arithmtique 74HC / HCT181.

Cycle
Premire anne
DE CASABLANCA
FILIERE ESIT
RE
: -
INTERNATIONALE DE
FACULTE : FSI -
UNIVERSITE

numrique : Les
UNIVERSITIES
f) Notes sur l affectation des picots :

Cycle Ingnieur
* : CI naffecte pas les oprations de logique.

anne
Oprateur A correspond linformation aux

Premire
entres P.
DE CASABLANCA
Oprateur B correspond linformation aux

ESIT -
entres Q.
FILIERE RE
:
Les fonctions entre parenthses sont

INTERNATIONALE DE
valables pour un circuit avec accumulateur.

FSI -
CY de valeur "1" reprsente le report (carry).

FACULTE :
UNIVERSITE

numrique : Les
PR. A. BAGHDAD
-lectronique
36 lectronique numrique
numrique : : Les
Les fonctions binaires -
1) Codeurs
PR. A. BAGHDAD
2) Dcodeurs
3) Transcodeurs
lectronique
numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
1) Codeurs ou encodeur
S5
Circuit 2n entres et n sorties qui code en binaire le rang de la seule entre active.
Ingnieur
Une seule entre parmi m est active la fois, ce qui correspond un nombre
binaire de n bits en sortie.
Cycle
anne
E0 S0
E1 S1
Premire
E2 S2
DE CASABLANCA
ESIT -
. . Reprsentation en
Une seule entre Codeur
RE
. binaire sur n bits

:
active la fois .
FILIERE
. .
INTERNATIONALE DE
. nm .
FSI -
Em-1 Sn-1
FACULTE :
Code 1 parmi m m 2n Code binaire naturel

n sorties
UNIVERSITE
m entres
Un codeur transforme le code binaire 1 parmi m en code binaire naturel.

numrique : Les
UNIVERSITIES
a) Codeur 1 parmi 4
Circuit 22 = 4 entres et 2 sorties qui code en binaire le rang de la seule entre

Ingnieur
active.
E0
Cycle
S0
E1
anne
22 = 4 entres Codeur 2 sorties

E2
1 parmi 4
Premire
S1
E3
DE CASABLANCA
-
Code 1 parmi 4 Code binaire naturel

ESIT
RE
:
Ce codeur transforme le code binaire 1 parmi 4 en code binaire naturel.

FILIERE
INTERNATIONALE DE
Table de vrit Expressions logiques des sorties

FSI -
E3 E2 E1 E0 S1 S0
FACULTE :
0 0 0 1 0 0
0 0 1 0 0 1 S 0 E1 E3
S1 E2 E3
UNIVERSITE
0 1 0 0 1 0
1 0 0 0 1 1

numrique : Les
PR. A. BAGHDAD
E0
E1
E2
lectronique
E3
Logigramme
numrique : Les
Les circuits
1
1
S0
S1
40 combinatoires-
UNIVERSITIES
Application : Convertisseur Analogique Numrique (CAN)

- S6S5
2 sorties
22 = 4 entres
Cycle Ingnieur
INFORMATIQUE
E3
3 E2
S0
2 Codeur
GNIEanne
1 E1 1 parmi 4
S1
0
- Premire
E0
ANNE
DE CASABLANCA
- 1: ESIT
1 entre active
RE
niveaux de parmi 4 la fois Code binaire naturel

: FSI - FILIERE
quantification :
ECOLE DINGENIERIE
INTERNATIONALE DE
nombres dcimaux
(niveaux de tensions)
FACULTE
UNIVERSITE

numrique : Les
UNIVERSITIES
b) Codeur 1 parmi 8

Ingnieur
active.
A0
Cycle
A1
anne
A2 S0
Premire
A3 Codeur
DE CASABLANCA
S1
-
A4 3 sorties
ESIT
23 = 4 entres 1 parmi 8
RE
A5
FILIERE :
S2
INTERNATIONALE DE
A6
FSI -
A7
FACULTE :
Code 1 parmi 8 Code binaire naturel

UNIVERSITE
Ce codeur transforme le code binaire 1 parmi 8 en code binaire naturel.

numrique : Les
UNIVERSITIES
Table de vrit ?
Ingnieur
ENTREES SORTIES
Cycle
E7 E6 E5 E4 E3 E2 E1 E0 S2 S1 S0
Premire anne
DE CASABLANCA
FILIERE ESIT
RE
: -
INTERNATIONALE DE
FACULTE : FSI -
quations logiques ? S 0 ......................

S1 .....................
UNIVERSITE
S 2 .....................

numrique : Les
PR. A. BAGHDAD
lectronique
E0 E1 E2 E3 E4 E5 E6 E7
Logigramme ?
44 numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
Exemple : numrisation de la voix

- S6S5
Cycle Ingnieur
active.
INFORMATIQUE
E0
S0
E1
GNIEanne
. S1
. S2
- Premire
.
S3
ANNE
Codeur
DE CASABLANCA
E100
- 1: ESIT
1 parmi 256 S4
RE
.
S5
: FSI - FILIERE
.
ECOLE DINGENIERIE
INTERNATIONALE DE
. S6
E255 S7
FACULTE
28 = 256 entres 8 sorties
Code 1 parmi 256

UNIVERSITE
niveaux de quantification Code binaire naturel

numrique : Les
UNIVERSITIES
2) Dcodeurs

Un dcodeur transforme un code binaire naturel en un code 1 parmi n.

Cycle Ingnieur
E0 S0
anne
E1 S1
Premire
E2 S2
DE CASABLANCA
. .
-
Reprsentation en Dcodeur Une seule sortie

ESIT
. .
RE
binaire sur n bits active la fois

:
.
FILIERE
.
INTERNATIONALE DE
. .
nm
-
Em-1 Sn-1
FACULTE : FSI
Code binaire naturel

n 2m Code 1 parmi n
UNIVERSITE
m entres n sorties

numrique : Les
UNIVERSITIES
a) Dcodeur 1 parmi 4

Circuit 2 entres et 4 sorties qui transforme le code binaire naturel en un code 1

Ingnieur
parmi 4.
Cycle
anne
2 entres 22 = 4 sorties
Premire
S0
E0
DE CASABLANCA
S1
ESIT -
Dcodeur
RE
S2
1 parmi 4
FILIERE :
E1
S3
INTERNATIONALE DE
-
Code binaire naturel Code 1 parmi 4

FACULTE : FSI
2 entres 4 sorties
UNIVERSITE

numrique : Les
UNIVERSITIES
Table de fonctionnement

Code binaire d'entre Code 1 parmi 4 sorties

Ingnieur
E1 E0 S3 S2 S1 S0
Cycle
0 0 0 0 0 1
anne
0 1 0 0 1 0
Premire
1 0 0 1 0 0
DE CASABLANCA
1 1 1 0 0 0
FILIERE ESIT
RE
: -

INTERNATIONALE DE
-
S0 E1 . E0
: FSI
E1 . E0
FACULTE
S1
S2 E1 . E0
UNIVERSITE
S3 E1 . E0

numrique : Les
E0
PR. A. BAGHDAD
E1
lectronique
&
&
&
&
Logigramme
numrique : Les
Les circuits
combinatoires-
S2
S0
S1
S3
49
UNIVERSITIES
Application : Convertisseur Numrique Analogique (CNA)

- S6S5
2 entres 22 = 4 sorties
Cycle Ingnieur
INFORMATIQUE
S3 3
E0 2
S2
Dcodeur
GNIEanne
S1 1
E1 1 parmi 4
- Premire
0
S0
ANNE
DE CASABLANCA
- 1: ESIT

RE
Code 1 parmi 4
: FSI - FILIERE
ECOLE DINGENIERIE
Ce dcodeur transforme le code binaire naturel en code binaire 1 parmi 4.

INTERNATIONALE DE
FACULTE
UNIVERSITE

numrique : Les
A
B
PR. A. BAGHDAD
Logigramme
&
&
&
lectronique
&
numrique : Les
S2
S0
S1
S3
1
1
0
0
Les circuits
1
0
1
0
E1 E0
1
0
0
0
S3
1
combinatoires-
0
1
0
0
S2
Table de vrit
51
0
0
1
0
F
S1
0
0
0
1
S0
UNIVERSITIES
b) Dcodeur 1 parmi 8
Circuit 3 entres et 8 sorties qui transforme le code binaire naturel en code 1

Ingnieur
parmi 8.
S0
Cycle
S1
anne
E0 S2
Premire
S3
DE CASABLANCA
Dcodeur
ESIT -
E1 1 parmi 8 S4
RE
:
S5
FILIERE
INTERNATIONALE DE
E2 S6
FSI -
S7
FACULTE :
Code 1 parmi 8
Code binaire naturel ou
code octal
UNIVERSITE
3 entes
8 sorties

numrique : Les
UNIVERSITIES
c) Dcodeur 1 parmi 10 (ou dcodeur DCB dcimal)

Circuit 4 entres et 10 sorties transformant le code DCB en un code 1 parmi 10.

Cycle Ingnieur
S0
E0
anne
S1
S2
Premire
E1 S3
DE CASABLANCA
-
Dcodeur S4
ESIT
S5
RE
E2 1 parmi 10
FILIERE :
S6
INTERNATIONALE DE
S7
-
E3 S8
FSI
S9
FACULTE :
Code DCB Code 1 parmi 10

ou
23 < 9 < 24 4 entes
UNIVERSITE
Code dcimal
0 9 10 sorties 10 chiffres dcimaux

numrique : Les
UNIVERSITIES
d) Circuit dcodeur dadresse

C'est un circuit compos de n lignes d'entres qui reprsentent une adresse sur n
Ingnieur
bits et de 2n lignes de sortie possibles dont une seule est slectionne en fonction de
la "programmation" des n lignes d'entres.
Cycle
Premire anne
DE CASABLANCA
ESIT
RE
: -
Dcodeur
FILIERE
dadresse
INTERNATIONALE DE
FACULTE : FSI -
UNIVERSITE

numrique : Les
UNIVERSITIES
Exemple dutilisation : lecture et criture dans les mmoires

On entre l'adresse de la ligne slectionner soit 1 0 1 0 0 0 1 0 en binaire

( A0 =1 , A1 = 0, A2 = 1, , A7 = 0 ) ce nombre binaire vaut 162 en dcimal, c'est donc la

Ingnieur
sortie S : 162 qui est active par le composant.

Cycle
Premire anne
DE CASABLANCA
FILIERE ESIT
RE
: -
INTERNATIONALE DE
FACULTE : FSI -
UNIVERSITE
Ce genre de circuits trs frquent dans un ordinateur sert slectionner des

registres, des cellules mmoires ou des lignes de priphriques.

numrique : Les
UNIVERSITIES
Exemple dutilisation : restitution de la voix

- S6S5
Circuit 8 entres et 28 = 256 sorties et qui code en binaire le rang de la seule

Cycle Ingnieur
entre active.
INFORMATIQUE
E0 S0
E1 S1
GNIEanne
.
E2 .
- Premire
E3 .
ANNE
Dcodeur
DE CASABLANCA
E4
- 1: ESIT
1 parmi 256 S100

RE
E5 .
: FSI - FILIERE
ECOLE DINGENIERIE
.
INTERNATIONALE DE
E6 .
E7
S255
28 = 256 sorties
FACULTE
8 entres
Code 1 parmi 256
UNIVERSITE
restitution des chantillons

numrique : Les
UNIVERSITIES
3) Transcodeurs
Le transcodeur est un circuit qui transforme un code machine en un autre code

machine.
Ingnieur
Par exemple, il permet la conversion :

Cycle
du code binaire au code de Gray,

anne
du code DCB - 7 segments : dcimal ou hexadcimal

Premire
DE CASABLANCA
-
E0 S0
ESIT
RE
E1 S1
FILIERE :
E2 Transcodeur S2
INTERNATIONALE DE
. .
-
p k
FSI
. .
FACULTE :
. ou .
. .
p k
Ep-1 Sk-1 k sorties
UNIVERSITE
p entres

numrique : Les
UNIVERSITIES
a) Transcodeur 2 bits : binaire naturel (CBN) code de Gray (CBR)

Ingnieur
2 entres 2 sorties
Cycle
E0 S0
anne
Transcodeur
2 bits
Premire
E1 S1
DE CASABLANCA
Code binaire naturel pk 2 Code binaire rflchi

ESIT
RE
: -
Ce dcodeur transforme le code binaire naturel en code binaire rflchi.

FILIERE
INTERNATIONALE DE
Table de vrit
FSI -
E1 E0 S1 S0
FACULTE :
0 0 0 0
0 1 0 1 S0 E0 . E1 E0 . E1 E0 E1
S1 E0 . E1 E0 . E1 E1
UNIVERSITE
1 0 1 1
1 1 1 0

numrique : Les
PR. A. BAGHDAD
E0
E1
lectronique
Logigramme
=1
numrique : Les
Les circuits
combinatoires-
S1
S0
59
UNIVERSITIES
II) Transcodeur 3 bits : binaire naturel (CBN) code de Gray (CBR)

Cycle Ingnieur
anne
E0 S0
Premire
E1
DE CASABLANCA
Transcodeur S1
ESIT -
3 bits
RE
:
S2
FILIERE
E2
INTERNATIONALE DE
FSI -
pk 3
FACULTE :
CBN CBR (ou Gray)

UNIVERSITE
3 entres 3 sorties

numrique : Les
UNIVERSITIES
Table de vrit ?
Expressions logiques des sorties ?

E2 E1 E0 S2 S1 S0
Ingnieur
0 0 0 S0 .....................
Cycle
0 0 1 S1 .....................
anne
0 1 0 S2 .......................
Premire
0 1 1
DE CASABLANCA
-
1 0 0
ESIT
RE
1 0 1
FILIERE :
INTERNATIONALE DE
1 1 0
-
1 1 1
FACULTE : FSI
UNIVERSITE

numrique : Les
PR. A. BAGHDAD
E0
E1
E2
lectronique
Logigramme ?
numrique : Les
Les circuits
combinatoires-
S2
S0
S1
62
UNIVERSITIES
c) Transcodeur (ou dcodeur) pilote DCB - 7 segments

S5
Les 10 chiffres dcimaux ( 0 9 ) et parfois les caractres de l'hexadcimal

Ingnieur
(A F) peuvent tre configurs au moyen de 7 segments.
Chaque segment est constitu d'un matriau qui met de la lumire lorsqu'il est
Cycle
travers par un courant. Les matriaux les plus utiliss sont les LED et les filaments
anne
incandescents.
Premire
8 s'crit en allumant toutes les LED

DE CASABLANCA
ESIT -
2 s'crit en allumant a, b, d, e, g
FILIERE RE
:
1 s'crit en allumant les LED b, c

INTERNATIONALE DE
-
F s'crit en allumant les LED a, e, f, g

FACULTE : FSI
UNIVERSITE

numrique : Les
UNIVERSITIES
Remarques :
Ingnieur
Afficheur 7 segments est dit anode commune

lorsque toutes les anodes des LED qui constituent
Cycle
les 7 segments sont relis +VCC.

anne
Une LED est allume si sa cathode est la masse.

Premire
DE CASABLANCA
ESIT -
Un afficheur est dit cathode commune lorsque

RE
:
toutes les cathodes sont relies la masse.

FILIERE
INTERNATIONALE DE
Une LED s'allume lorsque l'anode est mise +VCC.

FACULTE : FSI -
Les segments tant constitus des LED, il est ncessaire de disposer dune
UNIVERSITE
rsistance en srie avec chaque LED pour limiter le courant et viter sa destruction

numrique : Les
UNIVERSITIES
Le dcodeur 7 segments permet partir dune combinaison sur 4 bits, de piloter un


afficheur sept segments en dcimal (digits de 0 9).

Cycle Ingnieur
anne
4 entres 7 sorties
Premire
g
E0
DE CASABLANCA
f b
ESIT -
E1 a
Dcodeur
FILIERE RE
:
E2 DCB 7 segments
e c
INTERNATIONALE DE
E3
FSI -
d
FACULTE :
Code DCB Afficheur 7 segments
codage Affichage
UNIVERSITE
de la base dcimale de 0 9

numrique : Les
1
0
0
0
0
0
0
0
1
0
E3
0
1
1
1
1
0
0
0
0
0
E2
Table de vrit
PR. A. BAGHDAD
0
1
1
0
0
1
0
0
0
1
E1
0
1
0
1
0
1
1
0
1
0
E0
lectronique
a
b
c
numrique : Les
d
Les circuits
e
f
Pilotage d un afficheur sept segments en dcimal
combinatoires-
g
66
E0 E1 E2 E3
PR. A. BAGHDAD
lectronique
Logigramme ?
67 numrique : Les
Les circuits
combinatoires-
f
a
e
c
b
g
UNIVERSITIES
4 entres
10 entres
- S6S5
7 sorties
Cycle Ingnieur
S0
INFORMATIQUE
E0 g
S1 a
S2 b f b
GNIEanne
E1
S3 c a
- Premire
S4 Codeur Dcodeur d
ANNE
DE CASABLANCA
1 parmi 10 E2 DCB/afficheur
S5 e e c
- 1: ESIT
7segments
RE
S6 f
: FSI - FILIERE
E3
ECOLE DINGENIERIE
S7 g d
INTERNATIONALE DE
S8
Code
S9 DCB Afficheur 7 segments
FACULTE
Code 1
parmi 10
UNIVERSITE

afficheur sept segments en dcimal (digits de 0 9)

numrique : Les
UNIVERSITIES
d) Transcodeur (ou dcodeur) pilote Hexadcimal - 7 segments


Ingnieur
afficheur sept segments en hexadcimal (digits de 0 F).

Cycle
anne
4 entres 7 sorties
Premire
g
E0
DE CASABLANCA
f b
ESIT -
E1 a
Dcodeur
FILIERE RE
:
E2 DCB - 7segments
e c
INTERNATIONALE DE
E3
FSI -
d
FACULTE :
Afficheur 7 segments
codage Affichage
UNIVERSITE
de la base hexadcimale de 0 F

numrique : Les
UNIVERSITIES
Table de vrit Pilotage d un afficheur sept segments en hexadcimal

S5
E3 E2 E1 E0 a b c d e f g
Ingnieur
0 0 0 0
0 0 0 1
Cycle
0 0 1 0
anne
0 0 1 1
0 1 0 0
Premire
0 1 0 1
DE CASABLANCA
0 1 1 0
ESIT -
0 1 1 1
FILIERE RE
:
1 0 0 0
INTERNATIONALE DE
1 0 0 1
FSI -
1 0 1 0
:
1 0 1 1
FACULTE
1 1 0 0
1 1 0 1
UNIVERSITE
1 1 1 0
1 1 1 1

numrique : Les
E0 E1 E2 E3
PR. A. BAGHDAD
lectronique
Logigramme ?
71 numrique : Les
Les circuits
combinatoires-
f
a
e
c
b
g
UNIVERSITIES
4 entres
- S6S5
10 entres
7 sorties
Cycle Ingnieur
INFORMATIQUE
S0
E0 g
S1 a
S2
GNIEanne
b f b
E1
S3 c
- Premire
a
S4 Codeur Dcodeur d
ANNE
DE CASABLANCA
1 parmi 10 E2 DCB/afficheur
- 1: ESIT
S5 e e c
RE
7segments
S6 f
: FSI - FILIERE
ECOLE DINGENIERIE
E3
INTERNATIONALE DE
S7 g d
S8
Code Afficheur 7 segments
FACULTE
S9 DCB
UNIVERSITE

afficheur sept segments en hexadcimal (digits de 0 F).

numrique : Les
PR. A. BAGHDAD
lectronique
numrique : Les
Les circuits
combinatoires-
PR. A. BAGHDAD
1) Multiplexeurs
2) Dmultiplexeurs
lectronique
numrique : Les
Les circuits
combinatoires-
UNIVERSITIES
1) Multiplexeurs
- S6S5
C'est un circuit d'aiguillage comportant 2n entres, n lignes de slection et une

Cycle Ingnieur
sortie unique.
INFORMATIQUE
Les n lignes de slection permettent de "programmer" le numro de l'entre qui

doit tre slectionne pour tre aiguiller vers la sortie.
GNIEanne
- Premire
Circuit
ANNE
DE CASABLANCA
E0 de conversion
E1
- 1: ESIT
parallle - srie
E2
RE
Multiplexeur
: FSI - FILIERE
. S
ECOLE DINGENIERIE
INTERNATIONALE DE
. 1 sortie
. 2n :1
E2n-1 .
FACULTE
2n entre
.
.
.
A0 A1 A2 An-1
UNIVERSITE
n entres dadresse ou de slection

numrique : Les
UNIVERSITIES
Application en tlcommunication :
- S6S5
Le rle dun multiplexeur en tlcommunication consiste faire circuler sur un seul

Cycle Ingnieur
conducteur (FO, cble lectrique) des informations provenant de sources multiples.

INFORMATIQUE
GNIEanne
- Premire
ANNE
DE CASABLANCA
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
FACULTE
UNIVERSITE

numrique : Les
UNIVERSITIES
a) Multiplexeur : 4 entres, 2 lignes de slection et une sortie

- S6S5
Cycle Ingnieur
INFORMATIQUE
E0
GNIEanne
E1
- Premire
Multiplexeur S
ANNE
DE CASABLANCA
E2 1 sortie
- 1: ESIT
4:1
RE
E3
: FSI - FILIERE
ECOLE DINGENIERIE
INTERNATIONALE DE
4 entres
A0 A1
FACULTE
2 entres dadresse ou de slection

UNIVERSITE
Le module slection ou adressage permet de slectionner lentre qui doit fournir

l'information la sortie.

numrique : Les
UNIVERSITIES
Table de vrit :
- S6S5
Cycle Ingnieur
INFORMATIQUE
E3 E2 E1 E0 S
0 0 0 1 A0 A1 E0
GNIEanne
0 0 1 0 A0 A1 E1
- Premire
0 1 0 0 A0 A1 E2
ANNE
DE CASABLANCA
1 0 1 1 A0 A1 E3
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
Equation logique :
S = A0 A1 E0 + A0 A1 E1 + A0 A1 E2 + A0 A1 E3
FACULTE
UNIVERSITE

numrique : Les
E2
E0
E1
E3
A0
PR. A. BAGHDAD
A1
lectronique
&
&
&
&
Logigramme
numrique : Les
Les circuits
combinatoires-
1
79
S
UNIVERSITIES
b) Multiplexeur : 8 entres, 3 lignes de slection et une sortie unique

- S6S5
E0
Cycle Ingnieur
INFORMATIQUE
E1
E2
GNIEanne
- Premire
E3
Multiplexeur S
ANNE
DE CASABLANCA
E4
- 1: ESIT
8:1
RE
E5
: FSI - FILIERE
ECOLE DINGENIERIE
INTERNATIONALE DE
E6
E7
FACULTE
1 sortie
8 entres A0 A1 A2
UNIVERSITE

numrique : Les
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
E7
S=
E6
E5
PR. A. BAGHDAD
E4
Table de vrit : ?
quation logique : ?
E3
E2
E1
lectronique
E0
S
81 numrique : Les
Les circuits
combinatoires-
E7
E6
E5
E4
E3
E1
E0
E2
A0
PR. A. BAGHDAD
A1 A3
lectronique
Logigramme ?
82 numrique : Les
Les circuits
combinatoires-
S
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
PR. A. BAGHDAD
c) Circuit intgr 74151
Entre de validation
lectronique
numrique : Les
Les circuits
Multiplexeur CI 74151
combinatoires-
UNIVERSITIES
Exemple dutilisation des multiplexeurs : la synthse des fonctions logiques

0 1
- S6S5
D C B A F
E0
Cycle Ingnieur
0 0 0 0 1
INFORMATIQUE
E1 Matrialisation
0 0 0 1 0 de la fonction
E2
0 0 1 0 0 dorigine sans
E3
simplification
GNIEanne
0 0 1 1 1 E4
0 1 0 0 0 E5
- Premire
0 1 0 1 0 E6
ANNE
DE CASABLANCA
0 1 1 0 0
E7 Multiplexeur S=F
E8
- 1: ESIT
0 1 1 1 0
RE
E9
: FSI - FILIERE
1 0 0 0 1 E10
ECOLE DINGENIERIE
INTERNATIONALE DE
1 0 0 1 1 E11 16 : 4
1 0 1 0 1 E12
1 0 1 1 1 E13
FACULTE
E14
1 1 0 0 0
E15
1 1 0 1 0
UNIVERSITE
1 1 1 0 1 D C B A
1 1 1 1 1 A0 A0 A1 A1

numrique : Les
UNIVERSITIES
2) Dmultiplexeurs
- S6S5
C'est un circuit qui fonctionne l'inverse du circuit prcdent, il permet d'aiguiller

Cycle Ingnieur
INFORMATIQUE
lentre sur l'une des 2n sorties possibles, selon la programmation des n lignes de
slection.
GNIEanne
S0
- Premire
S1 Circuit
ANNE
de conversion
DE CASABLANCA
S2
srie - parallle
- 1: ESIT
E Dmultiplexeur .
: FSI - FILIERE RE
.
ECOLE DINGENIERIE
1 entre
INTERNATIONALE DE
dinformation 1 : 2n .
. S2n-1
2n sorties
FACULTE
.
.
.
A0 A1 A2 An-1
UNIVERSITE
n entres dadresse ou de slection

numrique : Les
UNIVERSITIES
Application en tlcommunication :
- S6S5
Le rle dun dmultiplexeur en tlcommunication consiste guider linformation

Cycle Ingnieur
INFORMATIQUE
prsente en entre vers une sortie slectionne parmi plusieurs.
La slection est faite laide des n entres de commande.

GNIEanne
- Premire
ANNE
DE CASABLANCA
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
FACULTE
UNIVERSITE

numrique : Les
UNIVERSITIES
a) Dmultiplexeur : 1 entre unique, 2 lignes de slection et 4 sorties

- S6S5
C'est un circuit qui a pour rle le de redistribuer sur 4 voies les informations
Cycle Ingnieur
provenant d'une seule source.

INFORMATIQUE
S0
GNIEanne
S1
- Premire
E Dmultiplexeur
ANNE
DE CASABLANCA
1 entre S2 4 sorties
- 1: ESIT
dinformation 1:4
RE
S3
: FSI - FILIERE
ECOLE DINGENIERIE
INTERNATIONALE DE
A0 A1
FACULTE

UNIVERSITE
Le module slection permet de slectionner la sortie qui doit recevoir l'information

de l'entre.

numrique : Les
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
1
0
0
1
A1
0
1
0
1
A0
PR. A. BAGHDAD
0
0
0
E
Table de vrit :
S0
0
0
0
E
S1
0
0
0
E
S2
lectronique
0
0
0
E
S3
numrique : Les
Les circuits
S1 = A0 A1 E
S4 = A0 A1 E
S3 = A0 A1 E
S2 = A0 A1 E
combinatoires-
quations logiques :
88
A0
PR. A. BAGHDAD
A1
E
lectronique
&
&
&
&
numrique : Les
Logigramme
Les circuits
S2
S0
S1
S3
89 combinatoires-
UNIVERSITIES
b) Dmultiplexeur : 1 entre unique, 3 lignes de slection et 8 sorties

- S6S5
S0
Cycle Ingnieur
INFORMATIQUE
S1
S2
GNIEanne
- Premire
S3
E Dmultiplexeur
ANNE
DE CASABLANCA
S4
- 1: ESIT
1:8
RE
S5
: FSI - FILIERE
ECOLE DINGENIERIE
INTERNATIONALE DE
S6
S7
FACULTE
8 sorties
1 entre A0 A1 A2
UNIVERSITE

numrique : Les
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
1
1
1
1
0
0
0
0
A2
1
1
0
0
1
0
0
1
A1
1
0
1
0
0
1
0
1
A0
PR. A. BAGHDAD
Table de vrit : ?
S0
S1
S2
lectronique
S3
S4
S5
S6
numrique : Les
S7
Les circuits
S3 =
S2 =
S1 =
S7 =
S6 =
S5 =
S0 =
S4 =
combinatoires-
quations logiques : ?
A0 A1 A2
PR. A. BAGHDAD
E
lectronique
Logigramme ?
92 numrique : Les
Les circuits
combinatoires-
S7
S6
S5
S3
S1
S0
S4
S2
UNIVERSITIES
c) Dmultiplexeur intgr avec entre de validation

- S6S5
Avec 4 voies de sortie, on a besoin de 2 bits de slection (22 = 4). Lorsqu'une sortie est
Cycle Ingnieur
slectionne, elle prend la valeur de l'entre et les autres sorties restent zro.
INFORMATIQUE
GNIEanne
Logigramme
- Premire
Table de vrit
ANNE
DE CASABLANCA
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
FACULTE
Equation des sorties

UNIVERSITE

numrique : Les
- 1: ESIT - Premire
ANNE Cycle Ingnieur
INFORMATIQUE
GNIEanne - S6S5
PR. A. BAGHDAD
lectronique
d) Dmultiplexeur CI : 74LS138
numrique : Les
Dmultiplexeur CI 74LS138
94 Les circuits
combinatoires-
UNIVERSITIES
Exemple dutilisation : Dcodeur

- S6S5
Cycle Ingnieur
INFORMATIQUE
S0 23 = 8 sorties
S1
GNIEanne
S2
- Premire
S3
E=1 dmultiplexeur Code 1 parmi 8
ANNE
DE CASABLANCA
S4 ou
- 1: ESIT
S5 code octal
RE
1 : 23
: FSI - FILIERE
S6
ECOLE DINGENIERIE
INTERNATIONALE DE
S7
FACULTE
n = 3 entres
A0 A1 A2
UNIVERSITE

numrique : Les
UNIVERSITIES
Exemple dutilisation de MUX/DEMUX : Transmission numrique de linformation:

- S6S5
Cycle Ingnieur
Multiplexage temporel Dmultiplexage temporel

INFORMATIQUE
TV1 TV1
GNIEanne
TV2 ch n1 ch n2 TV2
- Premire
TV1 TV2 TVn TV1

ANNE
DE CASABLANCA
- 1: ESIT
: FSI - FILIERE
INTERNATIONALE DE
TVn fibre optique TVn

Ou
cble coaxial
FACULTE
UNIVERSITE

numrique : Les

Cours - Les Circuits Combinatoires

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Cours - Les Circuits Combinatoires

Uploaded by

Copyright:

Available Formats

UNIVERSITE INTERNATIONALE DE

Chapitre III : Portes logiques

Chapitre IV : Fonctions binaires

Chapitre V : Circuits combinatoires

Chapitre VI : Circuits squentiels

Chapitre VII : Mmoires

PR. A. BAGHDAD lectronique

II. Circuits de transcodage

Dfinition dun circuit combinatoire

des valeurs de ses entres cet instant.

n variables d'entre ei p sorties si

PR. A. BAGHDAD lectronique

1) Additionneurs addition binaire

2) Soustracteurs soustraction binaire

3) Multiplieurs multiplication binaire

4) Diviseurs division binaire

5) Comparateurs comparaison binaire

6) Comparateur avec des entres de mise en cascade

7) UAL : Unit Arithmtique et Logique (ALU : Arithmetic Logic Unit)

PR. A. BAGHDAD lectronique

1) Additionneurs Addition binaire

a) Rgle de lopration addition

L'addition des nombres binaires se fait en respectant la rgle suivante :

PR. A. BAGHDAD lectronique

b) Conception d'un circuit additionneur

i) Demi additionneur (Half Adder) ou (HA)

Il s'agit ici de concevoir un circuit capable d'effectuer la somme de deux nombres

Le circuit doit avoir deux entres A et B, et deux sorties S et C

S : Sortie du bit somme

Schma bloc du 1BHA

Il ne tient pas compte de la retenue qui peut arriver en entre, provenant de

PR. A. BAGHDAD lectronique

Table dlivrant la fonction 1BHA Logigramme

Inutile expression compacte

Expressions logiques des sorties

PR. A. BAGHDAD lectronique

ii) Additionneur complet (Full Adder) ou (FA)

Un additionneur complet est un circuit capable de faire la somme de 3 bits An et

Le circuit aura deux sorties Sn et Cn qui sont respectivement le bit de la somme et

le bit du report provenant de la somme de 3 bits An, Bn et Cn-1.

Schma bloc du FA 1 bit

Il tient compte de la retenue qui peut arriver en entre, provenant de calculs

PR. A. BAGHDAD lectronique

Table dlivrant la fonction 1BPA

Expressions logiques des sorties

S A.B.RE A.B.RE A.B.RE A.B.RE

Rs A.B B.RE A.RE 1 0 1 1 1

PR. A. BAGHDAD lectronique

iii) Ralisation dun additionneur de deux nombre de n bits

On peut raliser un additionneur de deux nombres binaires de n bits chacun.

Soit effectuer la somme de deux nombres N1 et N2 :

A0 et B0 sont les LSB.

PR. A. BAGHDAD lectronique

2) Soustracteurs soustraction binaire

a) Rgle de lopration soustraction

La soustraction des nombres binaires se fait en respectant la rgle suivante :

0 - 1 =1 retenue 1 On crit "1" et on retient 1

PR. A. BAGHDAD lectronique

b) Conception dun circuit soustracteur

Le circuit aura deux entres x, y et deux sorties S et B

S: Sortie du bit de soustraction

Schma bloc du D.S.

PR. A. BAGHDAD lectronique

ii) Soustracteur complet (S.C.) n bits