LECTRONIQUE

DES CIRCUITS INTGRS

LECTRONIQUE LOGIQUE
ET NUMRIQUE

DOCUMENT DE SYNTHSE

Ressources pdagogiques:
http://cours.espci.fr/site.php?id=37
Forum aux questions :
https://iadc.info.espci.fr/bin/cpx/mforum
et cliquer sur lectronique dans la liste des forums
 1

I. INTRODUCTION
II. ALGBRE DE BOOLE
1) Dfinition des oprations :
Ngation :
A= 0 A=1
A=1 A= 0
ET (not ou ) :
A B = 1 A = 1 et B = 1
OU (not + ou ) :
A + B = 1 A = 1 ou B = 1
OU EXCLUSIF (not ) :
A B = 1 A = 1 ou B = 1 mais pas les deux la fois

2) Proprits :
( A) = A
A+ A=1
A+ A= A
A A = 0
( )
A B + C = A B + AC
Thorme de De Morgan :
A+ B = A B
A B = A + B
Relations dabsorption :
A + A B = A
(
A A + B = A )
B A+ B A = B

3) Tables de vrit et tables de KARNAUGH

a/ Table de vrit :
Pour une fonction logique de N variables : tableau 2N lignes et N + 1 colonnes
(Figure 1).
 2

Dfinition
Chaque ligne correspond une combinaison des N variables. Les N premires
colonnes contiennent les variables, la colonne N +1 contient la valeur de la
fonction.

Figure 1

b/ Table de KARNAUGH :
Pour une fonction logique de N variables : tableau 2N cases (Figure 2).
Dfinition
Chaque case correspond une combinaison des variables ; elle contient la valeur
que prend la fonction pour cette combinaison.
1 seule variable change lorsque lon passe dune case une case
adjacente (code de GRAY).
Le diagramme est cyclique.

Figure 2

Justification et exemples :
http://comelec.enst.fr/tpsp/eni/poly/enich2.html
 3

4) Simplification des fonctions logiques laide des tables de Karnaugh

Trois tapes :
Reprer les cases contenant des 1 qui sont isoles ; pour chacune des ces
cases, crire le produit logique form des variables qui valent 1 et des
complments de celles qui valent 0.
Reprer les groupes les plus grands possible, en lignes, colonnes, carrs ou
rectangles, de 2k cases adjacentes (k entier positif) contenant des 1 ; pour
chaque groupe, trouver les variables invariantes , cest--dire qui ont les
mmes valeurs pour toutes les cases du groupe. crire le produit logique des
variables invariantes qui valent 1 et des complments des variables invariantes
qui valent 0.
crire la somme logique de ces produits logiques (Figure 3).

Figure 3
 4

Exercices et applications:
http://patrick.furon.free.fr/_elecnumerique/_sane_projekte/karnaugh4/karnaugh4_fr_Jar.html
http://www.embedded.com/columns/programmerstoolbox/16100908?_requestid=1431658

III. CIRCUITS COMBINATOIRES LMENTAIRES

Dfinition
Ltat de la sortie dun circuit combinatoire un instant donn ne dpend que de ltat de ses
entres au mme instant.

Figure 4

Figure 5
 5

Figure 6

Figure 7
 6

IV. CIRCUITS SQUENTIELS

Dfinition
Ltat de la sortie dun circuit squentiel un instant donn dpend de ltat de ses entres au
mme instant et de ltat pass de celles-ci : ce sont des circuits qui ont une forme de
mmoire .

1) Mmoire RS
La mmoire RS prsente en cours titre dexemple est constitue de deux portes
NOR (NON-OU) ; la sortie de chacune des portes est connecte une des entres de
lautre. La mmoire RS possde donc deux entres (appeles R et S) et deux sorties
(appeles P et Q).
Proprits
Lorsque les deux entres P et Q sont complmentaires, Q reproduit S (donc P
reproduit R).
Lorsque lentre qui tait 1 passe zro, les sorties ne changent pas : la mmoire de
ltat prcdent des sorties est conserve.
Si les entres passent de (1 1) (0 0) le rsultat est imprvisible.
Voir Figure 8 et Figure 9

Remarque
On peut aussi raliser une mmoire RS laide de deux portes NAND, voir TP.

Figure 8
 7

Figure 9

Animation : http://www.univ-lemans.fr/enseignements/physique/02/electro/bascule.html

Application : dispositif anti-rebond (Figure 10).

Figure 10

2) Exemple de circuit squentiel asynchrone : verrou ( latch ) D

Ce circuit possde une entre de donne, une entre de commande de verrouillage, et
une sortie (ou deux sorties complmentaires lune de lautre). Dans lexemple de
ralisation tudi en cours, le circuit est constitu dune mmoire RS, dun inverseur
et de deux portes ET (Figure 11).
 8

Proprit
Si le verrou est ouvert (entre de verrouillage 1 dans lexemple tudi), le circuit
est transparent : il laisse passer le signal (avec videmment un retard d la
propagation des signaux).
Si le verrou est ferm (entre de verrouillage 0 dans lexemple tudi), la sortie
reste constante, gale la valeur quelle avait au moment de la fermeture du verrou.

Figure 11

Le fonctionnement est asynchrone : les sorties changent ds que ltat des entres
lexige.

3) Exemple de circuit squentiel synchrone : bascule JK

Un circuit synchrone est un circuit qui comprend, outre les entres de donnes et les
sorties, une entre de synchronisation, souvent appele entre dhorloge.

Proprit
Les sorties ne peuvent changer dtat (si ltat des entres lexige) quau moment o
lentre dhorloge change dtat :
au moment o lentre dhorloge passe de 1 0 si le circuit utilis est
dclench sur un front descendant (negative-edge triggered),
au moment o lentre dhorloge passe de 0 1 si le circuit utilis est
dclench sur un front montant (positive-edge triggered).
 9

Exemple : bascule JK negative-edge triggered

Ce circuit (Figure 12) comporte deux entres de donnes (J et K), deux sorties (Q et
Q ), et une entre de synchronisation (entre dhorloge).

Figure 12

Proprit
Si les entres sont complmentaires, Q reproduit ltat dans lequel se trouve
lentre J au moment du front descendant du signal de synchronisation.
Si les entres valent 0, la sortie Q garde la valeur quelle avait au front prcdent
du signal de synchronisation.
Si les entres valent 1, la sortie Q change dtat au moment du front descendant
du signal de synchronisation.

De plus, le circuit comprend deux entres clear et preset qui permettent

dimposer ltat de la sortie Q (donc celle de Q ), de manire asynchrone. Cette
proprit permet, par exemple, de fixer les conditions initiales de fonctionnement du
circuit, aprs la mise sous tension de celui-ci.
Simulation :
http://www.univ-lemans.fr/enseignements/physique/02/electro/basculjk.html

Application (Figure 13) : compteur par 2 (diviseur de frquence)

4) Bascule D
La bascule D possde une entre de donne, une sortie (ou deux sorties
complmentaires) et un signal dhorloge. Elle possde galement les entres Clear et
Preset.
Elle est constitue dune bascule JK et dun inverseur (Figure 14).
 10

Figure 13

Figure 14

Proprit
chaque front montant (si la bascule JK est dclenche sur un front montant) ou
chaque front descendant (si la bascule JK est dclenche sur un front descendant), la
sortie Q reproduit lentre de donne.
 11

5) Oprateur squentiel universel : registre dcalage

Proprit
Tout oprateur logique squentiel peut tre ralis par une combinaison de registres
dcalage.

Dfinition
Un registre est une mmoire qui permet de stocker un mot de N bits.

Un registre dcalage est constitu dun ensemble de bascules JK et de circuits

combinatoires.

Proprit
Lcriture ou la lecture des donnes du registre sont assures par les entres Preset et
Clear des bascules.
Les donnes peuvent tre dcales vers la gauche ou vers la droite de manire
synchrone, sous laction dun signal de commande.
Lexemple prsent en cours (Figure 15) est un registre de 4 bits avec chargement
parallle et dcalage des donnes vers la droite.

Figure 15
 12

V. LOGIQUE COMBINATOIRE : AIGUILLAGE DINFOR-

MATIONS, FONCTIONS ARITHMTIQUES
1) Dcodage (dmultiplexage) :
Objectif
Envoyer un signal une destination donne dfinie par un code (adresse).

Proprit
Dans la version la plus simple du dcodeur, la seule sortie active est celle dont le
numro apparat (en code binaire) sur les entres dadresse. Un tel dcodeur possde
donc N entres dadresse et 2N sorties (Figure 16).

Figure 16

Il existe des dcodeurs plus labors, pour lesquels une combinaison de sorties (et
non une sortie unique) est active en rponse un nombre binaire prsent sur les
entres dadresse.
Exemple (Figure 17) : dcodeur BCD-7 segments pour afficheur numrique.

Figure 17

Complments : http://www.simulog.free.fr/decodeur.htm

2) Codage :
Objectif
Crer un code binaire indiquant la provenance dune information.

Un dcodeur possde 2N entres et N sorties.

 13

Proprit
La sortie indique, dans un code binaire, le numro de lentre qui est active.

Exemple : circuit de codage dun clavier

Figure 18

Auto-valuation : concevoir un circuit qui indique quune ou plusieurs touches sont

actives.

3) Multiplexage :
Objectif
Utiliser le mme canal dinformations pour transmettre successivement des
informations (multiplexage temporel).

Un multiplexeur possde N entres de donnes, 2N entres dadresse et une sortie.

Proprit
La sortie reproduit la donne prsente sur lentre dont le numro est indiqu par les
entres dadresse.

Dmonstrations et schmas logiques :

http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/10-gates/40-
mux-demux/mux21-mux41.html
http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/10-gates/40-
mux-demux/SN74151.html
 14

Exemple : conversion parallle-srie (Figure 19).

Figure 19

4) Circuits arithmtiques : additionneur et demi-additionneur

Objectif
Raliser des oprations arithmtiques sur des nombres binaires laide de circuits
logiques.

Rappel : larithmtique binaire utilise deux chiffres (0 et 1). Le nombre binaire qui
scrit c1c2c3cn (avec ci = 0 ou 1) a pour valeur 20 cn + 21 cn1 + ...+ 2 n1 c1 .
Consquence : 1+ 0 = 0 + 1 = 1 ; 1+ 1 = 10 .

Exemple : un demi-additionneur (qui ne tient pas compte dune ventuelle retenue)

peut tre ralis laide dun circuit OU-exclusif et dune porte ET (Figure 20). Il
possde deux entres (les deux bits qui constituent des deux oprandes de laddition)
et deux sorties (le rsultat de laddition et la retenue).

Figure 20
 15

Un additionneur (Figure 21) est constitu de deux demi-additionneurs et dun circuit

OU. Il possde trois entres (les deux oprandes et la retenue) et deux sorties (le
rsultat de lopration et la retenue).

Figure 21

Autre ralisation :
http://www.univ-lemans.fr/enseignements/physique/02/electro/addition.html

La multiplication par 2 en arithmtique binaire consiste en un dcalage de tous les

chiffres de loprande dun rang vers la gauche, et lintroduction dun zro droite.
Elle est donc facilement ralise par un registre dcalage.
De mme la division par 2 consiste en un dcalage de tous les chiffres de loprande
dun rang vers la droite, et lintroduction dun zro gauche.

5) Test de parit
Exemple de ralisation dun test simple de dtection derreur (Figure 22), trs
important pour vrifier la qualit de la transmission des donnes entre systmes
numriques (ordinateurs, tlphones, ).

Figure 22
 16

VI. CIRCUITS SORTIE TRI-STATE

Un circuit logique sortie tri-state possde, outre les entres et sorties ncessaires pour
raliser la fonction logique souhaite, une entre supplmentaire de validation (

Figure 23).

Figure 23

Proprit
Lorsque cette entre est active (gale 1 dans lexemple prsent), le circuit ralise
normalement la fonction logique ou numrique pour laquelle il est conu.
Lorsque lentre de validation est inactive (gale 0 dans lexemple prsent), le circuit
prsente une impdance de sortie infinie. Il est alors incapable dimposer une tension sur sa
sortie.

Cette proprit permet de brancher plusieurs circuits sur la mme connexion ou sur le mme
ensemble de connexions (appel bus ) qui servent la transmission des donnes entre
diffrents lments dun systme numrique. Lexemple prsent en cours est la lecture des
circuits de mmoire dun ordinateur (Figure 24).

VII. TECHNOLOGIES TTL ET MOS

TTL (standard) CMOS (HC)

Tension dalimentation 5 Volts 5% 2 6 Volts
Retard de propagation 9 ns 14 ns
Consommation par porte 10 mW 75 W 100 kHz

Complments :
http://www.stielec.ac-aix-marseille.fr/cours/bonnet/ttlcmos.htm
 17

Figure 24