IUT Villetaneuse Architecture des ordinateurs Jeudi 18 dcembre 2003-2004

GTR 1re anne Contrle long n1 p1/4

Nom:
Prnom:
Contrle Long n1
Groupe:
Calculatrice et documents interdits - Dure 3 heure - Rpondre sur la feuille

I. Quantit dinformation (TD)

Le braille est une criture en relief pour les malvoyants. Les caractres de cette criture sont constitus de six points en relief
(trou ou bosse) sur une grille de trois lignes et deux colonnes.
1. Quelle est la quantit dinformation dun caractre de ce code ?

2. Montrez que ce code suffit pour crire pratiquement tous les textes.

II. Dbits (TD)

Un oprateur tlphonique vient de proposer une offre de Visophone, qui permet de transmettre limage de son
interlocuteur au tlphone. La technique consiste a utiliser un canal ADSL de dbit D=256 kib/s. Les images au format l/h
= 4/3 sont en couleur, chacune des trois composantes tant quantifie sur 8 bits. On dsire trouver la rsolution de limage
en fonction de la cadence de dfilement des images.
1. Donnez lexpression de la quantit dinformation Q dune image en fonction de sa hauteur h.

2. En dduire lexpression de la cadence de dfilement f (ou nombre dimages par secondes).

3. Enfin, donnez lexpression de la hauteur h dune image en fonction de la frquence (ou cadence) de dfilement f des
images et du dbit D.

4. Calculez la hauteur de limage pour une frquence de dfilement de 20 images par seconde. Dtaillez le calcul en donnant
lexpression numrique en puissances de 2 et de 10, puis donnez la valeur exacte.

5. Loprateur annonce une image de 160x120. Comment est-ce possible ?

IUT Villetaneuse Architecture des ordinateurs Jeudi 18 dcembre 2003-2004
GTR 1re anne Contrle long n1 p2/4

III. Oprations logiques (TD)

1. Donnez lopration logique pour extraire les bits dexposant dun nombre cod en flottant (32 bits). Lopration se
contentera de masquer les bits qui ne sont pas ceux de lexposant (rsultat sur 32 bits).

2. Donnez les deux oprations pour obtenir la valeur de lexposant partir du rsultat prcdent.

3. Donnez la table logique dun demi-additionneur de nombres un bit. En dduire son schma.

IV. Conception de schma logique (TP)

1. Donnez le schma de ladditionneur de nombres 1 bit. On utilisera des blocs demi-additionneurs sans en dtailler le
contenu.

2. Donnez le schma de ladditionneur de nombres 2 bits avec les sorties zro, retenue et signe. Nommez les entres et
les sorties. On utilisera des blocs additionneurs sans en dtailler le contenu.

3. Afin de complter cet additionneur, concevez un montage de comparaison entre deux nombres deux bits. La sortie sera
1 en cas dgalit, 0 sinon. Donnez la table de vrit et le schma.
IUT Villetaneuse Architecture des ordinateurs Jeudi 18 dcembre 2003-2004
GTR 1re anne Contrle long n1 p3/4

V. Analyse fonctionnelle de schma logique (TP)

Observez les schmas suivants.
in_1 AND
out_1in_1 out_1
1 m AND 1
OR 1 Mu 1
AND
AND
AND AND AND AND AND AND AND AND X?

NOT NOT
in_2 in_2
2 m NOT 2 m NOT
1. A quoi le schma de gauche peut-il servir ? Expliquez sommairement.

2. Le schma de droite ralise lopration inverse de celui de gauche. Quel est le rle du bloc X? ?

3. Comment relier ces schma entre eux ? Quel est lintrt de ce systme ?

VI. Analyse temporelle de schma logique (TP)

1. On donne le chronogramme des signaux sur les deux entres
1 du montage ci-contre.
AND NOR
Commencez par donner le chronogramme de lentre basse du
in_1 NOR 1
NOT petit nor de gauche (innor) et de lentre basse du grand NOR
2 AND out de droite (inNOR).
in_2 Ensuite, il faut tenir compte du retard t travers chaque porte
(un _ , un / ou un \ ). Ce retard permet de savoir que lentre haute du petit nor de gauche (innor) est la valeur qui venait
juste de sortir du grand NOR de droite. A partir de cela donnez le chronogramme de lentre haute du grand NOR (inNOR)
et de la sortie (out). Les valeurs initiales sont donnes ci-dessous haute
in_1____/\_______/\_______________/
in_2____________/\___/\_______/\___
in n o r _____
in N O R _____
in N O R /
out ______
2. Quelle est la fonction de cet ensemble ?
IUT Villetaneuse Architecture des ordinateurs Jeudi 18 dcembre 2003-2004
GTR 1re anne Contrle long n1 p4/4

VII. Questions de cours (CM)

1. Quest-ce que la hirarchie mmoire ?

2. Quest-ce que la mmoire cache ? Quel gain peut-on esprer avec ce type de dispositif ?

3. Quels sont les deux principes qui permet desprer un tel gain (expliquez ce quils signifient) ?

4. Quel sont les deux principaux apports de la mmoire virtuelle ?

5. Quest-ce quune architecture parallle ? Quel gain peut-on esprer avec ce type de dispositif ?

6. Quest-ce quune architecture pipeline ? Quel gain peut-on esprer avec ce type de dispositif ?

7. Quelles en sont les limites de gain quune architecture pipeline ? Quel amlioration directe lui apporte larchitecture super-
scalaire ?

VIII. Exercice de cours (CM)

Voici le dbut (3 cases sur 256) contenu dune mmoire cache :
Clef Data
45B3 45
789E FF
45B2 51

1.: En supposant quil sagit dun mmoire cache associative fully mapped, pour laquelle la clef est ladresse de la case
mmoire cache, dire si la case mmoire dadresse 45B2 est cache, et si oui quelle est sa valeur.

2.: En supposant quil sagit dun mmoire cache direct directly mapped, pour laquelle la clef est une partie (poids forts) de
ladresse de la case mmoire cache, dire si la case mmoire dadresse 45B201 est cache, et si oui quelle est sa valeur.

3. Quel est linconvnient de ces deux types de fonctionnement ? Quel est la solution ?