Bipolaire Cours - Projection - MASSON PDF

Le transistor bipolaire
Pascal MASSON
(pascal.masson@unice.fr)
Edition 2012-2013
École Polytechnique Universitaire de Nice Sophia-Antipolis

Cycle Initial Polytechnique
Pascal MASSON -Cycle
1645 Initial Polytechnique-
route des Lucioles, 06410 BIOT Le transistor bipolaire
Sommaire
I. Historique
II. Caractéristiques du transistor
III. Polarisation du transistor
IV. Les fonctions logiques
V. Amplification en classe A
VI. Multivibrateur astable ABRAHAM BLOCH
VII. Amplification en classe B
VIII. Amplificateur opérationnel
Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

I. Historique
I.1. Définition
 Le transistor bipolaire est un composant électronique utilisé comme :
interrupteur commandé, amplificateur, stabilisateur de tension, modulateur
de signal …

I. Historique
I.2. Histoire du transistor
 1947 : John BARDEEN et Walter BRATTAIN inventent le
transistor à contact (transistor) au laboratoire de physique
de la société BELL (USA). Cette découverte est annoncée en
juillet 1948. Transistor à
contact 1948
 1948 : Herbert MATARE et Heinrich WELKER inventent
(indépendamment de BELL) aussi le transistor à contact
en juin 1948 (en France). Ce transistor sera appelé le
Transistron pour le distinguer de celui de BELL.
Transistron 1948
 1948 : en janvier William SHOCKLEY invente le

transistor à jonction (bipolaire) mais la technique de
fabrication ne sera maitrisée qu’en 1951
Transistor à
jonction 1948
I. Historique
I.2. Histoire du transistor
 Les transistors remplacent les contacteurs
électromécaniques des centraux téléphoniques et
les tubes dans les calculateurs.
1953 – calculateur
(93 transistors + 550 diodes)
Sonotone  1953 : première application portative du

1010
transistor entant que sonotone.
Régency TR-1
 1954 : première radio (4 transistors)
à transistors.

I. Historique
I.3. Histoire des premiers circuits intégrés
 1958 : Jack KILBY de Texas Instrument
présente le premier circuit (oscillateur)
entièrement intégré sur une plaque de semi-
conducteur.
1958 – premier circuit intégré

 1960 : production de la première
mémoire Flip Flop par la société
Fairchild Semiconductor.
1960 – Flip Flop en circuit intégré
 1965 : à partir du nombre de composants par circuit

intégré fabriqué depuis 1965, Gordon MOORE
(Fairchild Semiconductor) prédit que le nombre de
composants intégrés (par unité de surface) doublera
tous les 12 mois. Cette loi est toujours vraie !
II.1. Définition d’un transistor bipolaire
 Le transistor bipolaire est créé en juxtaposant trois couches de semi-
conducteur dopés N+, P puis N pour le transistor NPN (courant dû à un flux
d’électrons) ou dopés P+, N puis P pour le transistor PNP (courant dû à un flux
de trous). Le niveau de dopage décroit d’un bout à l’autre de la structure.
 Un faible courant de base, IB, permet de commander un courant de
collecteur, IC, bien plus important.
II.2. Représentation
collecteur collecteur
IC IC
IB N IB P
collecteur
émetteur
base VCE P base VCE N

N+ P+
VBE IE VBE IE
émetteur émetteur
base Transistor NPN Transistor PNP

II.3. Fonctionnement du transistor NPN
B P
E
 Si la tension VBE est suffisante, la diode BE
(base –émetteur) est passante :
 Courant de trous de B vers E.

 Courant d’électrons de E vers B
 qV   qV 
I = IS . exp BE  = (ISt + ISe ). exp BE 
 kT   kT 
B P
VBE
E
 Si la tension VBE est suffisante, la diode BE
(base –émetteur) est passante :
 Courant de trous de B vers E.

 Courant d’électrons de E vers B
 qV   qV 
I = IS . exp BE  = (ISt + ISe ). exp BE 
 kT   kT 
B P
 Si le nombre d’électrons dans l’émetteur et
100 fois plus grand que le nombre de trous VBE
dans la base alors ISt << ISe.
N+
E
 On positionne à présent le collecteur dopé N C
B P
VBE
E
 La jonction BC est polarisée en inverse :
N
augmentation du champs électrique interne.
VBC
ξ
B P
VBE
E
N
 La longueur de la base est très courte et les
VBC
électrons arrivent tous au niveau de la ZCE Base-
ξ
collecteur.
B P
VBE
E
N
VBC
ξ
collecteur.
 Les électrons sont propulsés dans le collecteur
B P
pas le champ électrique.
VBE
E
N
VBC
ξ
collecteur.
 Les électrons sont propulsés dans le collecteur
B P
pas le champ électrique.
 Si on modifie la tension VBC (dans une certaine VBE
limite), le champ électrique est toujours suffisant
pour propulser tous les électrons :
Le courant de collecteur ne dépend pas de la N
tension VBC mais uniquement de VBE.
E
 Par convenance on pose : VT =
q
( = 25.6 mV à 300K ) C
kT
IC
 Les trois courants du transistor bipolaire sont :
N
 IB : courant de trous de B vers E.
V 
I B = ISt . exp BE 
 VT 
 IC : courant d’électrons de E vers C ξ
V 
I C = ISe . exp BE 
 VT  IB
B P
 IE : courant de trous de B vers E + courant
d’électrons de E vers C
V 
I E = IS . exp BE  = I B + IC
 VT 
 Le rapport, β, entre les courants IC et IB dépend entre
N
autres des niveaux de dopage de l’émetteur et de la base
IE
ainsi que de l’épaisseur de la base : IC = β.IB E
 Si la tension VBC augmente trop : C
IC
 Le champ électrique base – collecteur diminue
N
IB
B P
N
IE
E
 Si la tension VBC augmente trop : C
IC
 Le champ électrique base – collecteur diminue
N
 Les électrons ne sont plus tous propulsés
dans le collecteur mais une partie sort par la
base ξ
 Le courant IC tend à devenir nul
IB
 On dit dans ce cas que le transistor est saturé B P
 La tension VCE pour laquelle ce phénomène

apparaît est notée VCEsat.
N
IE
E
II.3. Caractéristiques IB(VBE) du transistor NPN
 Pour débloquer (rendre passant) le transistor NPN, il faut que la jonction
base-émetteur soit polarisée en direct avec une tension supérieure à la tension
de seuil, VS, de cette diode : VBE > VS.
 La caractéristique IB(VBE) est celle de la diode base-émetteur en ne

considérant que le courant de trou.
 Ici le courant de trous est bien plus faible que le courant d’électrons.
collecteur
IC IB (A)
IB N inverse directe
base VCE P
N+
VBE IE
émetteur 0 VS VBE (V)
II.3. Caractéristiques IB(VBE) du transistor PNP
 Pour débloquer (rendre passant) le transistor PNP, il faut que la jonction
base-émetteur soit polarisée en direct avec une tension supérieure (en valeur
absolue) à la tension de seuil, VS, de cette diode soit : VBE < −VS.
 La caractéristique IB(VBE) est celle de la diode base-émetteur en ne

considérant que le courant des électrons.
 Ici le courant des électrons est bien plus faible que le courant des trous.
collecteur
IC IB (A)
IB P directe inverse
base VCE N
P+
VBE IE
émetteur −VS 0 VBE (V)
II.3. Caractéristiques IC(VCE) du transistor NPN
 Si la jonction BC est polarisée en inverse, alors le courant d’électrons peut
traverser cette jonction.
 Dans ce cas le courant IC est indépendant de VCE : régime linéaire (IC = β.IB)
collecteur
IC IC (A) IB4
N IB3
IB
base VCE P IB2 > IB1
N+ IB1
VBE IE
émetteur 0 VCE (V)
 Si VCE = 0 alors aucun courant ne circule entre l’émetteur et le collecteur
collecteur
IC IC (A) IB4
N IB3
IB
N+ IB1
VBE IE
émetteur 0 VCE (V)
 Si VCE = 0 alors aucun courant ne circule entre l’émetteur et le collecteur
 Le basculement entre ces deux fonctionnements se produit à la tension

VCEsat (sat pour saturation) : le courant IC n’est pas proportionnel à IB.
saturé Linéaire
collecteur
IC IC (A) IB4
N IB3
IB
N+ IB1
VBE IE
émetteur 0 VCEsat VCE (V)
III.1. Polarisation simple
 Détermination de IB0 et IC0
 La boucle d’entrée permet de déterminer la valeur de IB

E G − VS
I B0 =
R B + RS
E G = R B .I B0 + VS + R S .I B0
VBE0 = VS + R S .I B0
VDD
RC
IB (A)
EG/RB
IC
RB IB
IB0
VCE
EG VBE
0 VS VBE0 EG VBE (V)

 On considère que le transistor est en régime linéaire I C = β.I B
VDD
RC
IC
RB IB
VCE
EG VBE

 On considère que le transistor est en régime linéaire I C = β.I B
 On peut donc résumer le transistor à trois éléments :

 En entrée : VS et RS (donc la diode base-émetteur)
 En sortie: un générateur de courant IC = β.IB
VDD
RC
IC
RB IB
EG VBE IC VCE

 Il faut à présent vérifier si le transistor est réellement en régime linéaire par

le calcul de VCE
VDD = R C .I C + VCE VCE = VDD − R C .I C
 Si VCE > VCEsat alors on confirme le régime linéaire et les calculs sont exacts
VDD
IC RC
VDD/RC
IC
IC0 IB0 RB IB
VCE
EG VBE
0 VCEsatVCE0 VDD VCE

 Si VCE < VCEsat le transistor est en régime saturé et l’utilisation de la droite

de charge donne les vraies valeurs de IC0 et VCE0
 Si on utilise pas la droite de charge, on impose VCE = VCEsat et on détermine

la valeur de IC avec la boucle de sortie.
VDD − VCEsat VDD
VDD = R C .I C0 + VCEsat I C0 =
RC
IC RC
IC
VDD/RC IB0 RB IB
IC0
VCE
EG VBE
0 VCEsatVCE0 VDD VCE

 Il faut aussi re-déterminer la véritable valeur du courant de base.
 Les électrons qui passent de l’émetteur à la base ne sont pas tous propulsés
au collecteur et une partie sort par la base.
 Les valeurs de VS et RS sont donc différentes
VDD
RC
IB (A)
EG/RB
IC
RB IB
IB0
VCE
EG VBE
0 VS VBE0 EG VBE (V)

VDD
 Variation de RB avec RC constant
 On part d’une valeur de RB suffisamment grande RC

pour que le transistor soit en régime linéaire
IC
 La droite de charge en sortie ne change pas RB IB
 On diminue alors RB VCE

EG VBE
IC
IB (A)
VDD/RC
EG/RB IB0
0 VS EG VBE (V) 0 VCEsat VDD VCE
VDD

IC

EG VBE
IC
IB (A)
VDD/RC
IB0
EG/RB

VDD

IC

EG VBE
IC
IB (A)
VDD/RC
IB0
EG/RB

VDD

IC

EG VBE
IC
IB (A) IB0
VDD/RC
EG/RB IC0

VDD
 Variation de RC avec RB constant
 On part d’une valeur de RC suffisamment faible RC

IC
 La droite de charge en entrée ne change pas RB IB
 On augmente alors RC VCE

EG VBE
IC VDD/RC
IB (A)
IB0
EG/RB
IB0

VDD

IC

EG VBE
IC
IB (A) VDD/RC
IB0
EG/RB
IB0

VDD

IC

EG VBE
IC
IB (A)
VDD/RC
IB0
EG/RB
IB0

VDD

IC

EG VBE
IC
IB (A)
IB0
EG/RB VDD/RC IC0
IB0

III.2. Pont de base
 Les résistances R1 et R2 forment un pont entre la base et VDD d’où le nom.
 La détermination de IB passe par celle de IP.
VDD
R1 RC
IP + IB IB
VCE
IP VBE
R2

III.2. Pont de base
 Approche simple
 On considère que IP >>> IB.
 Dans ce cas un simple pont diviseur de tension permet de connaître la valeur

de VBE et par suite la valeur de IB.
VBE =
R2
VDD VDD
R1 + R 2
R1 RC
IP + IB IB
VCE
IP VBE
R2

III.2. Pont de base
 Détermination de la valeur de IB
 On résout un système de deux équations qui correspond à l’ écriture de deux

mailles en entrée
VBE = R 2 .I P = VS + R S .I B
VDD = R1.(I P + I B ) + VBE = R1.I P + VS + (R1 + R S )I B VDD
 On trouve R1 RC
R  IP + IB
VDD −  1 + 1VS IB
IB =  R2  VCE
R IP VBE
R1 + R S + R S . 1
R2
R2

III.2. Pont de base
 On peut aussi transformer VDD, R1 et R2 en générateur de thévenin
VDD
R1 RC
IP + IB IB
VCE
IP VBE
R2
Thévenin

III.2. Pont de base
 On débranche la base du transistor pour éliminer le courant IB
VDD
R1 RC
VCE
R2

III.2. Pont de base
 Pour déterminer Rth, on éliminer les sources (ici VDD = 0) ce qui donne R1 // R2
R th =
R1.R 2 VDD
R1 + R 2
R1 RC
VCE
R2

III.2. Pont de base
R th =
R1.R 2 VDD
R1 + R 2
 On détermine alors Eth avec un pont R1 RC
diviseur de tension
R2
E th = VDD VCE
R1 + R 2
Eth
R2

III.2. Pont de base
R th =
R1.R 2 VDD
R1 + R 2
 On détermine alors Eth avec un pont RC
diviseur de tension
Rth IB
R2
E th = VDD VCE
R1 + R 2 VBE
 D’où IB : Eth
E th − VS
IB =
R th + R S

III.1. Pont de base
 On retrouve le théorème de Thévenin à partir des deux mailles en entrée :
VBE = R 2 .I P
VDD = R1.(I P + I B ) + VBE
 On extrait IP de la première équation VDD

que l’on reporte dans la deuxième
R1 RC
V
VDD = R1. BE + R1.I B + VBE
R2
IP + IB IB
 Qui s'écrit aussi en regroupant les VBE VCE
IP VBE
 R + R2 
VDD = R1.I B +  1 VBE
R2
 R 2 

III.2. Pont de base
 On retrouve le théorème de Thévenin à partir des deux mailles en entrée :
VBE = R 2 .I P
VDD = R1.(I P + I B ) + VBE
 On extrait IP de la première équation VDD

que l’on reporte dans la deuxième
R1 RC
V
VDD = R1. BE + R1.I B + VBE
R2
IP + IB IB
 Qui s'écrit aussi en regroupant les VBE VCE
IP VBE
R2 R .R
VDD = 1 2 .I B + VBE
R1 + R 2 R1 + R 2 R2
E th R th
III.3. Résistance d’émetteur
 Dans la résistance RE il passe le courant IE donc les courants IB et IC
 La maille en entrée s'écrit :

E th = R th .I B + VS + R S .I B + R E .(I B + I C )
E th = R th .I B + VS + R S .I B + R E .(1 + β ).I B
VDD
 On trouve le courant IB
E th − VS
IB = RC
R th + R S + (1 + β ).R E
 Vu de l’entrée, la résistance RE est Rth IB

multipliée par (1+β) VCE
VBE
 En fonction de la valeur de β on peut
Eth
écrire : RE
(1 + β).R E ≈ β.R E
III.3. Résistance d’émetteur
 La présence de RE permet une régulation thermique du transistor
 En fonctionnement, le transistor chauffe à cause de la circulation du courant
ce qui augmente la valeur du courant qui engendre une augmentation de la
température etc …
 En présence de RE : T° IB
VDD
VE
RC
VBE
Rth IB
IB VCE
VBE
Eth
 Si la présence de RE n’est pas suffisante, il RE VE
faut ajouter un radiateur sur le transistor.

IV.1. L’inverseur
 La loi des mailles dans la boucle de sortie donne : VCE = VS = 24 − R.I C
24 VCE
 On obtient alors la droite de charge : IC = −
R R
IC (A)
24 V IC IB4
−6V
R
RB
R1 S
IB
E VCE = VS
VE VBE
0V 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
 Si VE = 0 V : VBE est
IC (A)
24 V IC IB4
−6V
R
RB
R1 S
IB
E VCE = VS
VE VBE
0V 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
 Si VE = 0 V : VBE est négatif (transistor bloqué) et IC = 0 soit VS = 24 V
 Si VE = 24 V : VBE
IC (A)
24 V IC IB4
−6V
R
RB
R1 S
IB
E VCE = VS
VE A
VBE
0V 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
 Si VE = 24 V : VBE > 0 (transistor passant) et IB = IB4 donc VS ≈ VCEsat ≈ 0 V
IC (A)
24 V IC B IB4
−6V
R
RB
R1 S
IB
E VCE = VS
VE A
VBE
0V 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
 Si VE = 24 V : VBE > 0 (transistor passant) et IB = IB4 donc VS ≈ VCEsat ≈ 0 V
IC (A)
B IB4
A
0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
 On trace maintenant la caractéristique VS(VE) de l’inverseur.
VS (V) A IC (A)
24 B IB4
IB3
IB2 > IB1
IB1
VCEsat B A
24 VE (V) 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
Déblocage
VS (V) A IC (A)
24 B IB4
IB3
IB2 > IB1
IB1
VCEsat B A
24 VE (V) 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
Déblocage
VS (V) A IC (A)
24 B IB4
IB = IB1 IB3
IB2 > IB1
IB1
VCEsat B A
24 VE (V) 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
Déblocage
VS (V) A IC (A)
24 B IB4
IB = IB1 IB3
IB2 > IB1
IB = IB2
IB1
VCEsat IB = IB3 B A
24 VE (V) 0 VCE (V)
IV.1. L’inverseur
24 VCE
R R
Déblocage
VS (V) A IC (A)
24 B IB4
IB = IB1 IB3
IB2 > IB1
IB = IB2
IB1
VCEsat IB = IB3 B A
24 VE (V) 0 VCE (V)
IV.1. L’inverseur
 Table de vérité et symbole logique :
E S
0 1 E S=E
1 0
 En pratique on définit un gabarit pour l’inverseur
VS (V)
24
VCEsat
24 VE (V)
IV.2. La fonction NI (NON-OU, NOR)
24 V
−6V IC
RB R
 Schéma électrique d’une porte NI : R2
E2
R1 S
IB
E1 VCE = VS
VBE
0V
 Table de vérité et symbole logique : E2 E1 S

0 0 1
E1 0 1 0
S = E1+E2
E2
1 0 0
1 1 0

III.3. La fonction mémoire à deux portes NI
 Le but est de stocker l’information 1 ou 0.
 Schéma logique le la mémoire :  Table de vérité :
0 Reset Set Reset Q Q

0 Set Q 0 0 0 0 1
1 Q
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t
IV.3. La fonction mémoire à deux portes NI

1 Set Q 0 0 0 0 1
1 Q 1 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

1 Set Q 0 0 0 0 1
0 Q 1 0 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

1 Set Q 1 0 0 0 1
0 Q 1 0 1 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 1 0 0 0 1
0 Q 1 0 1 0
0 0 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 1 0 0 0 1
0 Q 1 0 1 0
0 0 1 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 1 0 0 0 1
0 Q 1 0 1 0
0 0 1 0
0 1
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 0 0 0 0 1
0 Q 1 0 1 0
0 0 1 0
0 1 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 0 0 0 0 1
1 Q 1 0 1 0
0 0 1 0
0 1 0 1
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 0 0 0 0 1
1 Q 1 0 1 0
0 0 1 0
0 1 0 1
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

1 Set Q 0 0 0 0 1
0 Q 1 0 1 0
0 0 1 0
0 1 0 1
1 1 0 0
 Chronogramme :
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q 0 0 0 0 1
0 Q 1 0 1 0
0 0 1 0
0 1 0 1
1 1 0 0
 Chronogramme :
0 0
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t

0 Set Q ? 0 0 0 1
? Q 1 0 1 0
0 0 1 0
0 1 0 1
Etat interdit => 1 1 0 0
 Chronogramme :
0 0 ? ?
Set 1
0 t
Reset 1
0 t
Q 1
0 t
Q 1
0 t
 Schéma électrique de cette mémoire :
24 V
−6V
RB R RB R
Set Reset
R2 R2 Q
Q
R1 R1
0V
 Symbole logique de la mémoire RS (bascule RS) :

Reset Q Set Q
Set
Q Reset Q
 Mémoire de type RAM (Random Acces Memory) qui s’apparente à la SRAM

(Static) : l’information disparaît si on éteint l’alimentation.
 Si le pont de base consomme 1 µ A (sous 30 V) et que l’on stocke 106 bits

alors la mémoire disperse au moins 30 W !
1971 : 256-bit TTL RAM (Fairchild)

V. Amplification classe A
V.1. Principe de fonctionnement
 L’amplificateur de classe A amplifie tout le signal d’entrée.
 On travaille dans la partie VDD

linéaire du transistor qui est IC = β.IB
polarisé en statique à IB0 et IC0. RC
VS
IC
IB
 Le courant IB oscille autour de VCE = VS
IB0 et donc IC oscille autour de IC0 VE = VBE
avec IC = β.IB.
 Sans signal d’entrée, l’ampli consomme IC0 : mauvais rendement (au

mieux 50 %).

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0 IC = β.IB
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
RC EG (V)
VDD VS EGmax
IC
RB IB EG0
VCE
EG VBE EGmin
t
IC (A) IC (A)
IBmax
ICmax ICmax
IB0
IC0 IC0
IBmin
ICmin ICmin
0 VCE (V) t
0
t
RC EG (V)
VDD VS
IC
RB IB EGmax
VCE EG0
EG VBE
EGmin t
IB (A) IB (A)
IBmax
IB0 IBmax
IBmin IB0
0 VBE (V) t

RC EG (V)
VDD VS
IC
RB IB EGmax
VCE EG0
EG VBE
EGmin t
IC (A) IC (A)
ICmax IBmax ICmax

IC0 IB0 IC0
0 VCE (V) ICmin t
0
t
V.1. Principe de fonctionnement EG (V)
RC EGmax
VDD VS EG0
IC
RB IB EGmin
VCE
EG VBE
t
IB (A) IB (A)
IBmax IBmax
IB0 IB0
IBmin IBmin
0 VBE (V) t

V.1. Principe de fonctionnement EG (V)
RC EGmax
VDD VS EG0
IC
RB IB EGmin
VCE
EG VBE
t
IC (A) IBmax IC (A)
ICmax IB0
IC0
IBmin
ICmin
0 VCE (V) t
0
t
V.2. Rappels : passe haut et passe bas
 Les gains VC/EG et VR/EG correspondent aux filtres passe bas et pas haut
respectivement.
 La fréquence de coupure des deux filtres est : FC = 1/(2πRC).
 La notion de haute et basse fréquences se reporte à la valeur de FC
VC
C
EG R VR

 En basse fréquence ∆VC = ∆EG et ∆VR = 0 : la capacité ″absorbe″ toutes les
variations de EG. Elle a le temps de se charger et de se décharger
1.5
F = 0,05 FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04
Temps

1.5
F = 0,2 FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.002 0.004 0.006 0.008 0.01
Temps

1.5
F = 0,5 FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.0005 0.001 0.0015 0.002 0.0025 0.003 0.0035 0.004
Temps

1.5
F = FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.0005 0.001 0.0015 0.002
Temps

1.5
F = 2.FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.0002 0.0004 0.0006 0.0008 0.001
Temps

1.5
F = 5.FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.00005 0.0001 0.00015 0.0002 0.00025 0.0003 0.00035 0.0004
Temps

 En haute fréquence ∆VR = ∆EG et ∆VC = 0 : la capacité n’a pas le temps de se
charger et de se décharger et donc la tension ne varia pas à ses bornes. Toutes
les variations de EG se reportent aux bornes de la résistance.
1.5
F = 20.FC EG
VC 1.0
VR
0.5 VC
Tensions
0.0
C
EG R VR -0.5
-1.0
-1.5
0 0.00002 0.00004 0.00006 0.00008 0.0001
Temps

V.3. Eléments du montage
 Les résistances R1 et R2 constituent le pont de base : polarisation de la base
VDD
R1 RC CL
C
VBE
Vs
Ve
R2 RL

 Le condensateur C ne laisse passer que les variations de Ve et non la

composante continue : évite de modifier la polarisation de la base.
VDD
R1 RC CL
C
VBE
Vs
Ve
R2 RL

 Le condensateur C ne laisse passer que les variations de Ve et non la

composante continue : évite de modifier la polarisation de la base.
 CL est aussi un condensateur de VDD

liaison qui permet à la charge RL
(résistance d’entrée du bloc R1 RC CL
suivant) de ne pas modifier la C
polarisation du transistor.
VBE
Vs
Ve
R2 RL

V.4. Point de repos du montage
 Le point de repos correspond aux valeurs des tensions et des courants
lorsqu’on ne considère que le régime statique (ne dépend pas du temps).
 C et CL se comportent comme des interrupteurs ouverts.
VDD
R1 RC
VBE
Vs
Ve
R2 RL

VDD
R1 RC
VBE
VCE
R2

 On calcul IB (ce qui donne immédiatement IC) en supposant que le transistor
est en régime linéaire
 On détermine alors la tension VCE VDD
qui doit être supérieure à VCEsat
R1 RC
VBE
VCE
R2

V.5. Schéma en petit signal
 EG est à présent un signal alternatif d’amplitude suffisamment faible pour ne
pas bloquer et/ou saturer le transistor.
 La ou les fréquences du signal EG sont suffisamment élevées pour ne pas
permettre aux capacités C et CL de se charger ou de se décharger. Elles se
comportent comme des interrupteurs fermés.
VDD
R1 RC CL
Rg C
VBE
Vs
EG Ve
R2 RL

 Les variations de EG vont se propager le long du circuit, être amplifiée par le
transistor puis appliquées à la charge RL.
 Les paramètres importants d’un amplificateur sont : les résistances d’entrée
et de sortie, le gain en tension et les fréquences de coupure haute et basse
 Calculer ces paramètres peut être
long et on préfère utiliser le schéma VDD
petit signal qui est une
simplification mathématique du R1 RC CL
schéma réel. C
Rg
VBE
Vs
EG Ve
R2 RL

 Pour pouvoir utiliser le schéma petit signal il faut que tous les éléments
aient un comportement linéaire.
 Dans ce schéma, c’est le transistor qui est non linéaire et, par exemple, les
variations de VBE doivent être suffisamment faibles pour considérer un seul VS
et surtout un seul RS.
VDD
R1 RC CL
Rg C
VBE
Vs
EG Ve
R2 RL

 Pour construire ce schéma, on ne conserve que les éléments (résistances,
tensions, fils … et on ne conserve que les variations de tension et de courant.
 EG(t) = EG0 + eg(t) donc on ne conserve que eg(t)
 La variation de VDD est nulle, vdd(t) = 0, et il en va de même pour la masse

donc vmasse(t) = 0
 Donc d’un point de vu alternatif, les fils VDD et masse sont identiques.
 Une tension continue est V1(t) = V10 + v1(t)

équivalente à un court circuit
VS
V2(t) = V20 + v2(t) = V1(t) − VS
V20 = V10 − VS
donc
v2(t) = v1(t)

 Pour construire ce schéma, on ne conserve que les éléments (résistances,
tensions, fils … et on ne conserve que les variations de tension et de courant.
 EG(t) = EG0 + eg(t) donc on ne conserve que eg(t)
 La variation de VDD est nulle, vdd(t) = 0, et il en va de même pour la masse

donc vmasse(t) = 0
 Donc d’un point de vu alternatif, les fils VDD et masse sont identiques.
 Une tension continue est V1(t) = V10 + v1(t)

équivalente à un court circuit
VS
V2(t) = V20 + v2(t) = V1(t) − VS
V20 = V10 − VS
donc
v2(t) = v1(t)

VDD
R1 RC CL
Rg C
VBE
Vs
EG Ve
R2 RL

VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL

VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
eg
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg
eg
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg
eg R1
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg
eg R1 R2
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg
eg RB
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg ib B
eg RB vbe
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg ib B
hie
eg RB vbe
E
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg ib ic
B C
hie
eg RB vbe hfe.ib vce
E
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg ib ic
B C
hie
eg RB vbe hfe.ib vce RC
E
VDD / masse
VDD
R1 RC CL
Rg C
β.IB Vs
EG Ve
R2 RL
Rg ib ic
B C
hie
eg RB vbe hfe.ib vce RC RL
E
VDD / masse
 Il faut aussi ajouter deux éléments parasites donnés par la matrice hybride
du transistor.
ib ic
v be = h ie .i b + h re .v ce
vbe bipolaire vce
i c = h fe .i b + h oe .v ce
Rg ib ic
B C
hie
eg RB vbe hfe.ib 1/hoe vce RC RL
hre.vce
E
VDD / masse
 Il faut aussi ajouter deux éléments parasites donnés par la matrice hybride
du transistor.
ib ic
v be = h ie .i b + h re .v ce
vbe bipolaire vce
i c = h fe .i b + h oe .v ce
 Dans ce cours, nous négligerons toujours la tension hre.vce (par rapport à

hie.ib) et en fonction des cas nous négligerons aussi la résistance 1/hoe devant
les résistances branchées en parallèle.
Rg ib ic
B C
hie
eg RB vbe hfe.ib 1/hoe vce RC RL
hre.vce
E
VDD / masse
 Les 4 paramètres sont obtenus à partir du point de polarisation.
IC (A)
VCE0
 Détermination de hie
∂v ∂V
hoe h ie = be = BE
hfe ∂i b v = 0 ∂I B V = V
IC0 ce CE CE 0
 Détermination de hfe
∂i
h fe = c =β
IB (A) IB0 0 VCE0 VCE (V) ∂i b v =0
ce
 Détermination de hoe
VBE0 hre ∂i
hie h oe = c
VBE (V) ∂v ce i = 0
b
Les paramètres h  Détermination de hoe
dépendent du point ∂v
de repos (ou point h re = be
! de polarisation)
∂v ce i = 0
b

V.6. Paramètres : résistances et gains
R B .h ie
 Impédance d’entrée : R e = R B // h ie =
R B + h ie
Re
Rg ib ic
B C
eg RB vbe hie hfe.ib vce RC RL
E
VDD / masse
R B .h ie
 Impédance d’entrée : R e = R B // h ie =
R B + h ie
Re
Rg ib ic
B C

 Thévenin équivalent
Thévenin
Rgs et egs
Rg ib ic
B C
E
VDD / masse
 Pour la résistance on court-circuite eg donc ib devient nul ainsi que hfe.ib
et il reste : R gs = R C
Thévenin
Rgs
Rg ib ic
B C
eg RB vbe hie hfe.ib vce RC
E
VDD / masse
 Pour la tension, on exprime vce donc egs en fonction de vbe ce qui

correspond à rechercher le gain à vide du quadripôles transistor :
v R i h
A V 0 = ce = − C c = − fe .R C e gs = A V 0 .v be
v be h ie .i b h ie
Thévenin
egs
Rg ib ic
B C
eg RB vbe hie hfe.ib vce RC
E
VDD / masse
 Pour la tension, on exprime vce donc egs en fonction de vbe ce qui

correspond à rechercher le gain à vide du quadripôles transistor :
v R i h
A V 0 = ce = − C c = − fe .R C e gs = A V 0 .v be
v be h ie .i b h ie
Rg i1 i2
Rgs
v1 Re egs v2 RL
eg
VDD / masse
RL RL
 Gain en tension : v 2 = v ce = e gs = .A V 0 .v1
R gs + R L R gs + R L
v v ce RL h R .R
AV = 2 = =− .A V 0 = − fe . C L
v1 v be R gs + R L h ie R C + R L
Rg i1 i2
Rgs
v1 Re egs v2 RL
eg
VDD / masse
RL RL
 Gain en tension : v 2 = v ce = e gs = .A V 0 .v1
R gs + R L R gs + R L
v v ce RL h R .R
AV = 2 = =− .A V 0 = − fe . C L
v1 v be R gs + R L h ie R C + R L
h
 On retrouve le gain à vide : A V0 = A V R → ∞ = − fe .R C
L h ie
v Re
 Gain composite : A vg = ce = A V
eg Rg + Re
Rg i1 i2
Rgs
v1 Re egs v2 RL
eg
VDD / masse
 On peut retrouver tous ces résultats à partir de la théorie des quadripôles
v1 = h11.i1 + h12 .v 2 = h ie // R B .i1 + 0.v 2
RB 1
i 2 = h 21.i1 + h 22 .v 2 = h fe . .i1 + .v 2
R B + h ie RC
−X.h 21
AV = avec X = RL
h11 + h11.h 22 .X − h12 .h 21.X
Rg i1 ib ic i2
B C
eg v1 RB hie hfe.ib RC v2 RL
E
VDD / masse
V.7. Paramètres : Fréquences de coupure hautes
 La variation de la tension vbc implique une variation de la longueur de la
zone de charge d’espace (ZCE) de la diode Base-Collecteur
 La variation de la ZCE correspond à une variation de charge et donc la diode

est équivalente à une capacité notée CBC.
 Cette capacité fait un pont entre l’entrée et la sortie ce qui complique le

calcul du gain en tension
Rg ib ic
B C
CBC

 Nous considérons la capacité entre la base et le collecteur : CBE
 Elle peut être ramenée en entrée et en sortie du transistor avec le théorème

de MILLER :
1 1 1
Z1 = = . C BC1 = C BC (1 − A V ) >> C BC
j.C BC1.ω j.C BC .ω 1 − A V
1 1 AV 1 − AV
Z2 = = . C BC2 = C BC ≈ C BC
j.C BC2 .ω j.C BC .ω 1 − A V AV
Rg
eg RB hie hfe.ib RC RL
CBC1 CBC2

v Re
 Gain composite : A vg = ce = A V
eg Rg + Re
Re
Rg
Req

v h
(
 Gain composite : A vg = ce = − fe . R eq // C BC2
(R e // C BC1 )
)
eg h ie R g + (R e // C BC1 )
Re
Rg
Req
CBC1 CBC2

v h
(
(R e // C BC1 )
)
Am
R eq .R e
soit
v h 1 1
A vg = ce = − fe .
eg
.
( .
)
h ie R g + R e 1 + jωC BC1 R g // R e 1 + jωC BC2 R eq
Gain aux fréquences moyennes
Rg
Req
CBC1 CBC2

v h
(
(R e // C BC1 )
)
Am
R eq .R e
soit
v h 1 1
A vg = ce = − fe .
eg
.
( .
)
 Il existe deux fréquences de coupure hautes avec FHF1 << FHF2 :
Fréquence de
1
coupure haute FHF1 = = FHF
de l’ampli
(
2πC BE1 R g // R e )
Rg
Req
CBC1 CBC2

IV. Amplification classe A
IV.7. Fréquences de coupure hautes
v h
(
(R e // C BC1 )
)
Am
R eq .R e
soit
v h 1 1
A vg = ce = − fe .
eg
.
( .
)
 Il existe deux fréquences de coupure hautes avec FHF1 << FHF2 :
Fréquence de
1 1
coupure haute FHF1 = = FHF FHF2 =
de l’ampli
(
2πC BE1 R g // R e ) 2πC BE 2 R eq
Rg
Req
CBC1 CBC2

 Diagramme de bode en amplitude (échelle semi-log) :
Avg(db)
20  h R eq .R e 
Am 
20 log − fe . 
 h ie R g + R e 
 
0
− 20 db/dec
− 20
− 40
− 40 db/dec
1 103 FHF1 106 FHF2 109 F (Hz)

 Diagramme de bode en phase (échelle semi-log) :
ϕ(°)
− 90
− 180 gain Am négatif
− 270
− 360
1 103 FHF1 106 FHF2 109 F (Hz)

V.8. Paramètres : Fréquences de coupure basses
 On prend en considération les capacités de liaison C et CL.
passe haut passe haut
C CL
Rg ib ic
B C
eg RB vbe hie hfe.ib vce RC vl RL

 On prend en considération les capacités de liaison C et CL.
 Gain composite : A vg = 1 = 1 . be =
v v v RL Re
.A V 0 .
e g v be e g 1 1
R L + RS + Re + Rg +
Am jωC L jωC
h R eq .R e 1 1
A vg = − fe . . .
h ie R e + R g 1 − j
1−
j
ωC L (R L + R C ) (
ωC R e + R g )
 Il existe deux fréquences de coupure basses :
1 1
FBF1 =
(
2πC R g + R e ) FBF2 =
2πC L (R L + R C )
C CL
R g
Rs
vbe Re AV0.vbe vl RL
eg

 Diagramme de bode en amplitude (échelle semi-log) :
Avg(db)
20  h R eq .R e 
Am 
20 log − fe . 
 h ie R g + R e 
 
0 20 db/dec
− 20
− 40
40 db/dec
1 FBF1 FBF2 103 FHF1 106 FHF2 109 F (Hz)

 Diagramme de bode en phase (échelle semi-log) :
ϕ(°)
− 90
− 180 gain Am négatif
− 270
− 360
1 FBF1 FBF2 103 FHF1 106 FHF2 109 F (Hz)

V.9. Résistance d’émetteur
 Si le transistor chauffe il risque de s’emballer et d’être détruit.
VDD
R1 RC CL
C IP
VBE
Vs
Ve
R2 RL

 Si le transistor chauffe il risque de s’emballer et d’être détruit.
 La résistance RE évite l’emballement thermique du transistor :
T° IB VE VBE IB
 On obtient alors la droite de charge :

VDD VCE VDD
IC = −
RC + R E RC + R E
R1 RC CL
IC (A)
C IP
VBE
Vs
Ve
R2 RE RL
0 VCE0 VDD VCE (V)

 Gain en tension à vide :
v h fe
A V0 = l = − .R C
ve h ie + R E (1 + h fe )
 Le gain à vide (et donc le gain composite) a été diminué par l’introduction de
la résistance RE.
Rg ib ic
B C
ve E vl
RE

 Gain en tension à vide : v
A V0 = l == −
h fe
.R C
ve + ( +
h ie R E 1 h fe )
la résistance RE.
 On ajoute la capacité de
découplage CE (passe bas) qui
VDD
permet la suppression de la
résistance RE en régime alternatif :
R1 RC CL
augmentation du gain.
C IP
VBE
CE Vs
Ve
R2 RE RL

A V0 = l == −
h fe
.R C
ve + ( +
h ie R E 1 h fe )
la résistance RE.
résistance RE en régime alternatif : IC (A) statique
augmentation du gain.
 Droite de charge statique
1
pente = −
RC + R E
0 VCE0 VDD VCE (V)

A V0 = l == −
h fe
.R C
ve + ( +
h ie R E 1 h fe )
la résistance RE.
résistance RE en régime alternatif : IC (A) statique
augmentation du gain. dynamique
 Droite de charge statique

1
pente = −
RC + R E
 Droite de charge dynamique
1 0 VCE0 VDD VCE (V)
pente = −
RC
VI. Multivibrateur astable Abraham BLOCH
VI.1. Présentation VDD
 Circuit dont le schéma s’apparente à
R2
celui de la mémoire RS et qui fournit RC1 C1 C2 RC2
R1
un signal carré.
V t0
CE1 VDD
T1 T2
t
VBE1 0.6 V
0 t
VCE2 VDD
t
VBE2 0.6 V
0 t

R2
R1
un signal carré.
t0 0
V CE1 VDD
T1 0.6 V T2
t
VBE1 0.6 V
0 t
 Instant t < t0
VCE2 VDD  T1 saturé : VCE1 = VCEsat = 0
t
VBE2 0.6 V
0 t

R2
R1
un signal carré.
V t0 VDD
CE1 VDD VC2
T1 0.6 V T2
t
VBE1 0.6 V
0 t
 Instant t < t0
VCE2 VDD  T1 saturé : VCE1 = VCEsat = 0
 T2 bloqué : VCE2 = VDD

t
VBE2 0.6 V  VBE2 < 0,6 V
0 t
 VC2 = VDD − 0,6

R2
R1
un signal carré. 0
V t0 VDD
CE1 VDD VC2
T1 0.6 V T2
t
VBE1 0.6 V
0 t
 Instant t = t0
VCE2 VDD  C1 s’est chargée à travers R1
 VBE2 devient égale à 0,6 V

t
VBE2 0.6 V
0 t

R2
R1
un signal carré.
V t0 0
CE1 VDD VC2
T1 0.6 − VDD T2
t
VBE1 0.6 V
0 t
 Instant t = t0
VCE2 VDD  T2 devient saturé : VCE2 = 0
 La charge de C2 impose la
t
VBE2 tension VBE1 = 0,6 − VDD
0.6 V
0 t
 T1 se bloque

R2
R1
un signal carré.
t0 VDD 0
V CE1 VDD 0.6 V
RC1.C1
T1 0.6 − VDD T2
t
VBE1 0.6 V
0 t
 Instant t = t0+
VCE2 VDD  C1 se charge à travers RC1 avec

une constante de temps très
t faible
VBE2 0.6 V  VCE1 = VDD
0 t

R2
R1
un signal carré.
V t0 0
CE1 VDD
RC1.C1
T1 T2
t
VBE1 0.6 V
0 t
R2.C2  Instant t > t0
VCE2 VDD  C2 se charge à travers R2 avec

une constante de temps plus
t grande que RC1.C1.
VBE2 0.6 V
0 t  La tension VBE1 augmente

R2
R1
un signal carré.
V t0 t1
CE1 VDD
RC1.C1
T1 0.6 V T2
t
VBE1 0.6 V
0 t
R2.C2  Instant t = t1
VCE2 VDD  VBE1 = 0,6 V
t
VBE2 0.6 V
0 t

R2
R1
un signal carré.
V t0 t1 0
CE1 VDD VC1
RC1.C1
T1 0.6 − VDD T2
t
VBE1 0.6 V
0 t
R2.C2  Instant t = t1
VCE2 VDD  T1 devient saturé : VCE1 = 0
 La charge de C1 impose la
t
VBE2 tension VBE2 = 0,6 − VDD
0.6 V
0 t
 T2 se bloque

R2
R1
un signal carré.
t0 t1 0 VDD
V CE1 VDD 0.6 V
RC1.C1
T1 0.6 − VDD T2
t
VBE1 0.6 V
0 t
R2.C2  Instant t = t1+
VCE2 VDD  C2 se charge à travers RC2 avec

RC2.C2 une constante de temps très
t faible
VBE2 0.6 V  VCE2 = VDD
0 t

R2
R1
un signal carré.
V t0 t1 0
CE1 VDD
RC1.C1
T1 T2
t
VBE1 0.6 V
0 t
R2.C2  Instant t > t1+
VCE2 VDD  C1 se charge à travers R1 avec

RC2.C2 une constante de temps plus
t grande que RC2.C2.
VBE2 0.6 V
0 t  La tension VBE2 augmente
R1.C1

R2
R1
un signal carré.
V t0 t1
CE1 VDD
RC1.C1
T1 T2
t
VBE1 0.6 V
0 t
R2.C2  Le signal carré est pris sur le
collecteur de T1 ou de T2
VCE2 VDD
RC2.C2  La période du signal carré dépend
t des valeurs de R1, R2, C1 et C2
VBE2 0.6 V
 Il faut aussi RC1 << R1 et RC2 << R2
0 t
R1.C1

VII. Amplification classe B
VII.1. Définition et principe de fonctionnement
 L’amplificateur de classe B n’amplifie que la VDD
moitié du signal d’entrée.
 Il crée beaucoup de distorsion mais a un RC
rendement bien meilleur que le classe A avec
VS
en théorie 78.5 %. IC
IB
 Le point de repos se situe à la limite du VCE = VS
blocage du transistor VE = VBE
IC (A) IC (A)
ICmax IBmax ICmax
IC0 IB0 IC0

0 VCE (V) t
VII.2. Amplificateur push-pull VDD
 Les deux transistors ont le même gain β.
 Amplificateur de puissance et non de tension NPN
 Si VE = 0, les deux transistors sont bloqués IL
et VS = 0.
VE PNP RL VS
− VDD
VS (V) VE (V)
0.6
0 t
− 0.6

et VS = 0.
VE PNP RL VS
 Si VE > 0.6 V, le transistor NPN est en
régime linéaire et le PNP est bloqué : − VDD
VS = VE – 0.6.
VS (V) VE (V)
0.6
0 t
− 0.6

et VS = 0.
VE PNP RL VS
VS = VE – 0.6.
VS (V) VE (V)
 Si VE < − 0.6 V, le transistor PNP est en
régime linéaire et le NPN est bloqué.
0.6
VS = VE + 0.6.
0 t
 Distorsion pour les faibles valeurs de VE.
− 0.6
 Saturation de VS si |VE| > VDD.

et VS = 0.
VE PNP RL VS
VS = VE – 0.6.
VS (V)
VDD
0.6
VS = VE + 0.6.
0 t
 Distorsion pour les faibles valeurs de VE.
− 0.6
− VDD
et VS = 0.
VE PNP RL VS
VS = VE – 0.6.
VS (V)
VDD
VS = VE + 0.6. − VDD − 0.6
 Distorsion pour les faibles valeurs de VE. 0.6 VDD VE (V)

 Afin d’éviter la distorsion du signal, on place

un pont de base avec deux diodes polarisées
NPN
en directe (et passantes). 0.6 V IL
 L’amplificateur push-pull est utilisé comme
étage de sortie des générateurs de fonction et VE PNP RL VS
des amplificateurs audio.
− VDD
VS (V)
VDD
− VDD − 0.6
0.6 VDD VE (V)

VIII.1. Définition
 Les premiers amplis opérationnels (réalisés à
VDD
l’aide de tubes à vide) étaient destinés aux
calculatrices analogiques, d’où leur nom.
Vd
 Il se caractérise par deux entrées (une inverseuse, V1
V2 − VDD VS
notée −, une non inverseuse, notée +), une sortie et
un gain A liés par la relation :
VS = A.(V1 – V2) = A.Vd
 L’impédance d’entrée très grande (≥ 500 kΩ), l’impédance de sortie est
presque nulle et la bande passante part du continu.
 Le gain est très grand (≈ 50000) ce qui signifie qu’un amplificateur

opérationnel alimenté sous ± 15 V sature pour Vd = 300 µV !
 Il est constitué de plusieurs montages de base : paire différentielle, miroirs de

courant, amplificateur push-pull …

VIII.2. Schéma électrique globale
VDD
RC RC
Entrée
+ T1 T2
Entrée Sortie
−
I0
− VDD

VDD
R4 RC RC
Entrée
+ T1 T2
Entrée Sortie
−
I0
T4 T3
− VDD

VDD
R4 RC RC
Entrée
+ T1 T2
Entrée Sortie
−
I0 T5
T4 T3
R5
− VDD

VDD
R4 RC RC R6
Entrée
+ T1 T2
Entrée Sortie
−
I0 T5
T6
T4 T3
R5
− VDD

VDD
R4 RC RC R6 R7
T7
Entrée
+ T1 T2
Entrée Sortie
−
I0 T5
T6 T8
T4 T3
R5 R8
− VDD

VIII.2. Schéma électrique globale de l’AOP 741
VDD

VIII.3. Montage amplificateur : l’inverseur
R2
 Les entrées ± ne consomment pas de courant.
 Loi des mailles appliquée au montage : R1 I
VE = R1.I − Vd
avec Vd A
VS = A.Vd
− Vd = R 2 .I + VS VE
VS
 On élimine I en divisant ces deux équations.
VS VS
VE + A +
R1 A = VE A+G
= = avec G=
VS
 1 − G (A + 1)
− VS 1 +  − S (A + 1)
R2 V VE
 A VE
−A
 On obtient alors l’expression du gain G : G =
R
≈− 2
1 + 1 (A + 1)
R R1
R2
 Hors saturation de la sortie, Vd reste très faible et négligeable devant les
autres tensions. On remplace habituellement ″− Vd″par ε.

VIII.4. Montage amplificateur : l’additionneur
R2 R
 Somme des courants : I2 I
V2
I1 R1
I = I1 + I 2 V1
ε A
 Application de la loi des nœuds à
VS
l’entrée − :
V2 − ε V1 − ε ε − VS V2 V1 V
+ = soit + =− S
R2 R1 R R 2 R1 R
 R R 
 Tension de sortie : VS = − V1 + V2 
 R1 R2 
 Si R1 = R2 : VS = −
R
(V1 + V2 )
R1
 Si R1 = R2 = R : VS = −(V1 + V2 )

VC
VIII.5. Montage amplificateur : l’intégrateur
C
 Rappels :
R I
Q = C.V et I=
dQ
=C
dV
dt dt
ε A
 Loi des mailles :
VE
VS
VE = R.I et VS = − VC
 Expression de VS :
VE VS
dVS 1
VE = − R.C. dVS = − VE dt
dt R.C
∫ 0
1
VS = − VC0 − VE dt IB0
R.C
VC0 est la tension initiale aux bornes du

condensateur

VIII.6. Montage amplificateur : le suiveur
R
 Le courant I est très faible (base du bipolaire)
et la valeur de ε est négligeable ce qui donne : I
VS = R.I + ε + VE ≈ VE ε A
Circuit
 L’impédance d’entrée est très grande et celle VE VS
de sortie très faible. On peut donc prélever la
tension VE sans modifier le circuit.
 En pratique R est égal à l’impédance de sortie du circuit.

VIII.7. Montage comparateur : comparateur simple
 On veut savoir si la tension VE et plus
VDD VE
forte (ou plus faible) qu’une tension de
VDD
référence notée V1.
R1
 L’AOP ne consomme pas de courant Vd A
dans la borne − donc : V1
VS
V1 =
R2
VDD R2
R1 + R 2
 Il n’y a pas de rétroaction entre la

VS
sortie et une des entrées donc :
VDD
VS = A.Vd
 Donc la sortie de l’AOP va saturer

pour une valeur très très faible de :
Vd = VE − V1
0 V1 VDD VE
 Si VE < V1 : Vd < 0 et VS sature au
VDD VE
niveau le plus bas de l’alimentation de
VDD
l’AOP.
R1
 Par exemple VE = 0 V, V1 = 1 V et A = Vd A
50000. Dans ce cas : VS = 1×Vd = V1
VS
−50000 V ce qui n’est pas possible donc R2
VS = 0 V
 Si VE > V1 : Vd > 0 et VS sature au VS

niveau le plus haut de l’alimentation VDD
de l’AOP.
0 V1 VDD VE
 Il est évidement possible d’inverser
VDD VE
les entrées + et −.
VDD
R1
Vd A
V1
VS
R2
VS
VDD
0 V1 VDD VE
VIII.8. Montage comparateur : CAN Flash
 Le but est de transformer un signal analogique et suite de 0 et de 1.
VDD
VE VE
R G VDD
R F
Circuit de décodage
R E S2
0 t
R D S1
Circuit
mémoire
R C S0
R B
R A Horloge

Bipolaire Cours - Projection - MASSON PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bipolaire Cours - Projection - MASSON PDF

Uploaded by

Copyright:

Available Formats

Le transistor bipolaire

École Polytechnique Universitaire de Nice Sophia-Antipolis

II. Caractéristiques du transistor

III. Polarisation du transistor

IV. Les fonctions logiques

VI. Multivibrateur astable ABRAHAM BLOCH

VII. Amplification en classe B

VIII. Amplificateur opérationnel

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

 1948 : en janvier William SHOCKLEY invente le

Sonotone  1953 : première application portative du

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

1958 – premier circuit intégré

 1965 : à partir du nombre de composants par circuit

base VCE P base VCE N

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

 Courant de trous de B vers E.

 Courant de trous de B vers E.

 La tension VCE pour laquelle ce phénomène

 La caractéristique IB(VBE) est celle de la diode base-émetteur en ne

 La caractéristique IB(VBE) est celle de la diode base-émetteur en ne

 Si VCE = 0 alors aucun courant ne circule entre l’émetteur et le collecteur

 Si VCE = 0 alors aucun courant ne circule entre l’émetteur et le collecteur

 Le basculement entre ces deux fonctionnements se produit à la tension

 La boucle d’entrée permet de déterminer la valeur de IB

0 VS VBE0 EG VBE (V)

 On considère que le transistor est en régime linéaire I C = β.I B

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

 On considère que le transistor est en régime linéaire I C = β.I B

 On peut donc résumer le transistor à trois éléments :

Pascal MASSON -Cycle Initial Polytechnique- Le transistor bipolaire

 Il faut à présent vérifier si le transistor est réellement en régime linéaire par

VDD = R C .I C + VCE VCE = VDD − R C .I C

0 VCEsatVCE0 VDD VCE

 Si VCE < VCEsat le transistor est en régime saturé et l’utilisation de la droite

 Si on utilise pas la droite de charge, on impose VCE = VCEsat et on détermine

0 VCEsatVCE0 VDD VCE

 Il faut aussi re-déterminer la véritable valeur du courant de base.

0 VS VBE0 EG VBE (V)

 On part d’une valeur de RB suffisamment grande RC

 On diminue alors RB VCE

 On part d’une valeur de RB suffisamment grande RC

 On diminue alors RB VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RB suffisamment grande RC

 On diminue alors RB VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RB suffisamment grande RC

 On diminue alors RB VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RC suffisamment faible RC

 On augmente alors RC VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RC suffisamment faible RC

 On augmente alors RC VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RC suffisamment faible RC

 On augmente alors RC VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE

 On part d’une valeur de RC suffisamment faible RC

 On augmente alors RC VCE

0 VS EG VBE (V) 0 VCEsat VDD VCE