537 e 07 Ce 544 Ab

Gestion de la mémoire centrale
Allocation de la mémoire physique : la pagination
Joëlle Delacroix NFA003 1

Rappels architecture : Fonction de mémorisation
CPU Mémoire centrale

0 1 2 3 Adresse physique
RAD
RDO
Bus données
Bus adresses, (adresse physique)
Bus commandes
ensemble linéaire de mots d'adresses physiques contigües

Multiprogrammation : cas idéal
0 P1 : 100 ms calcul / 100 ms E/S

SYSTEME P2 : 100 ms calcul / 100 ms E/S
D'EXPLOITATION 0 % d'inactivité du processeur
PCB P1 PCB P2 Élu

N P1 prêt
bloqué
PROGRAMME Élu
P2 prêt
UTILISATEUR 1 bloqué
processus P1 processus P2 Actif
PROGRAMME CPU
inactif
UTILISATEUR 2
E/S processus P1
Actif
DMA
inactif
Multiprogrammation et gestion mémoire
• Trois problèmes à résoudre vis-à-vis de la mémoire :
– Définir un espace d'adressage indépendant pour chaque

processus
– Protéger les espaces d'adressages des processus entre
eux
– Allouer de la mémoire physique à chaque espace
d'adressage
• L’espace d’adressage d’un processus correspond à l’ensemble

des adresses auxquelles il peut accéder au cours de son
exécution

Allocation de la mémoire physique : la pagination

Multiprogrammation et gestion mémoire
programme
ensemble insécable de mots contigus
ensemble sécable de mots contigus
espace d'adressage linéaire
allocation en partitions
fixes ou variables espace d'adressage paginé
espace d'adressage segmenté

Allocation en partition variable
• La mémoire est découpée en partitions de taille variable, c'est-à-dire

adaptables à la taille des programmes.
• La mémoire est formée d'un ensemble de zones libres et de zones

occupées (partitions allouées). Une zone libre est caractérisée par son
adresse d’implantation (adr) et sa taille (taille).
• Allouer un programme P de taille Taille(P) :

trouver une zone libre telle que
Taille (Zone Libre) >= Taille (P)
Le système maintient une liste des zones libres en MC
First Fit : la première zone qui convient

Best Fit : celle générant le moins de perte

La mémoire est formée d'un ensemble de zones libres
et de zones occupées (partitions allouées)
0 0 0
Système Système Système
n n n
n+1 n+1 Programme 1 n+1 Programme 1
Programme 2 Zone libre

ZONE Fin P2, P4 Programme 3
Chargement Programme 3
LIBRE
Programme 4 Zone libre
Programme 5 Programme 5
adr
taille ZONE Zone libre
LIBRE
Initialement à l'instant t à l'instant t'
Allocation First Fit
0 0
n Système Système
n
Zone libre 60K Zone libre 60K
Programme 6 80K Programme 6
Zone libre 120K Programme 7
Programme 7 40K

Zone libre Zone libre

150K 150K

Allocation Best Fit
0 0
n Système Système
n
Programme 6 80K Programme 6
Zone libre 120K Zone libre 120 K
Programme 7
Zone libre 100K Programme 7

20K

150K 150K

Compactage de la mémoire
0
Système 0
n n Système
Zone libre 60 K Programme 6
Programme 6 180K
Programme 3
Zone libre 120 K
Programme 7
Programme 8
Programme 3
20K
Programme 5
350 K
150K
Fragmentation
Joëlle Delacroix 350 K NFA003 11
Compactage de la mémoire
• Allocations et désallocations successives des programmes

créent des trous (zones libres de taille insuffisante) en
mémoire centrale : fragmentation
• Le compactage consiste à déplacer les programmes en

mémoire centrale de manière à ne créer qu'une seule et
unique zone libre.
• Le compactage est une opération très coûteuse. Elle

suppose une translation des adresses dynamique.

LE CHARGEMENT statique : les adresses du programme sont translatées
de la valeur de l'adresse d'implantation en MC au chargement
Editeur de texte
Adresse d'implantation
en mémoire centrale
Compilateur
adr
+
adresse d'implantation
Chargeur
Editeur de liens
Chargement
programme relogeable 0 statique
adr
Exécutable sur disque
Exécutable en mémoire

LE CHARGEMENT dynamique: les adresses du programme sont
translatées de la valeur de l'adresse d'implantation en MC à l'exécution
Editeur de texte
Compilateur
adr
Registre de base
Editeur de liens Chargeur
Chargement
programme relogeable 0 dynamique
adr
Exécutable sur disque

Conversion d’adresse : adresse logique – adresse physique
Adresse physique = (registre de base) + adresse logique
1024 PCB
MMU : Memory Management Unit 1024 16
MMU 1040
Load D R1 16 RI +
1024
Registre de base
CPU
Adresse physique = 1040
Bus adresse
Compactage
100 PCB
1000 PCB
100 adr
1000
Registre de base
adr
• Déplacer un programme : modifier la valeur du registre de base

Conversion adresse logique – adresse physique et
protection en allocation d'un seul tenant
• Toute adresse générée par l'exécution du programme doit
appartenir à l'intervalle des adresses qui lui sont allouées
1024
Base PCB
Lim Limite Base
1024
Base Adresse
16
Adresse logique physique
oui
Limite < +
16 16 1040
Programme P
Limite
Non
Erreur d’adressage
Registres Bornes
L’espace d’adresse logiques est différent de l’espace d’adresse physique
De la MMU
Faiblesses de l'allocation d'un seul tenant
• Nécessité d'une opération de compactage de la mémoire
• Exigence d'allouer le programme en une zone d'un seul

tenant
Diviser le programme en portions de taille fixe et

égale à l'unité d'allocation de la mémoire centrale : les
pages

PAGINATION
• L‘espace d’adressage linéaire du programme est coupé en

portions de taille fixe et égale à l'unité d'allocation de la
mémoire centrale : les pages.
• Chaque adresse devient une adresse paginée formée

d’un couple (numéro de page, déplacement dans la page)

PAGINATION
• L‘espace d’adressage linéaire du programme est coupé en portions de
taille fixe et égale à l'unité d'allocation de la mémoire centrale : les
pages. Chaque adresse devient une adresse paginée formée d’un
couple (numéro de page, déplacement dans la page)
0 0
Page 1 512 octets
Page 2
1048 1048 (Page 3, dep 24)

Page 3
Load R1 D 1048
Page 4 Load R1 D (Page 3, dep 24)
Espace d'adressage
Espace d'adressage
du programme
du programme
PAGINE
LINEAIRE
Adresse paginée (logique)
Adresse linéaire
(n° de page, déplacement dans la page depuis 0)
(déplacement depuis 0)
La pagination
• L'espace d'adressage du programme est découpé en

morceaux linéaires de même taille : la page.
• L'espace de la mémoire physique est lui-même découpé

en morceaux linéaires de même taille : la case ou cadre de
page
• La taille d'une case est égale à la taille d'une page
• Charger un programme en mémoire centrale consiste à

placer les pages dans n'importe quelle case disponible.

La pagination
Mémoire
L'espace d'adressage du processus est découpé en morceaux linéaires
de même taille : la page.
L'espace de la mémoire physique est lui-même découpé en morceaux Case1
linéaires de même taille : la case ou cadre de pages
La taille d'une case est égale à la taille d'une page
Page 1 Case 2
Les pages sont placées dans n’importe quelle case libre de la
mémoire centrale Page 3 Case 3
Page 1 Case 4
Page 2 Case 5
Page 3
Page 4 Page 2 Case 6
Espace d'adressage Page 4 Case 7

du programme
La mémoire paginée
O_USER
Case 1
O_USER + 256
Page 1 Case 2
Page 1
(256 o)
Page 2 128 Page 3 Case 3
Case 4
Processeur Page 3
Case 5
Page 4 O_USER + 1280
Page 2 128
Case 6
MMU Page 4 Case 7
Le processeur envoie des adresses

Le MMU envoie des logiques dans l’espace d’adressage
adresses physiques à ( page p, déplacement dep) au MMU
la mémoire (P2, dep 128)
Il faut convertir l'adresse paginée en son équivalent adresse physique

Adresse physique = adresse implantation case contenant la page adr (O_User + 1280) +
deplacement dep (128)
Table des pages

Table des pages
De l’espace d’adressage
Numéro adresse
Page 1 page case O_USER
Case 1
O_USER + 256
Page 2 1 Adr C2 Page 1
(O_User + 256) Case 2
Page 3 Page 3
Adr C6 Case 3
2 (O_User + 1280)
Page 4 Case 4
Adr C3
Case 5
3 (O_User + 512)
O_USER + 1536 Page 2 128
Espace d'adressage Case 6
4 Adr C7
(O_User + 1536) Page 4
Case 7

Table des pages Table des pages
Numéro adresse
O_USER
page case Case 1
O_USER + 256
Adresse logique 1 Adr C2 Page 1
(O_User + 256)
Case 2
(P2, 128) P2
2 Adr C6 Page 3 Case 3
(O_User + 1280)
Adr C3 Case 4
3
(O_User + 512)
Case 5
Processeur 4 Adr C7 O_USER + 1280 128
(O_User +1536) Page 2 Case 6
MMU Page 4
O_USER + 1280 Case 7
O_USER + 1280 + 128
Le MMU envoie des

adresses physiques à la
mémoire
Il faut convertir l'adresse paginée en son équivalent adresse physique

Adresse physique = adresse implantation case contenant la page adr (O_User + 1280) +
deplacement dep (128)

Implémentation des structures de données (table des pages)
• Ces structures sont des tables logicielles pointées depuis le PCB de chaque processus.
Un registre du processeur repère à tout moment l’adresse en mémoire centrale de la
table des pages du processus actif
– commuter de processus = charger le registre PTBR avec l'adresse de la table des
pages du processus
Table des pages
et PCB
PA PB
1. Processus A actif 2. Processus A préempté

A B
Processus B élu
CO PA
PSW PA
PCB PB
CO PB
PCB PA Case 1
O_User
A PTBR PSW PB Case 2
Case 3
B PTBR Case 4
Case 5
La mémoire paginée : accès à un mot physique
Table des pages
(P2, 128) O_USER
(128) O_USER + 256

p d Page 1
Page 3
d
O_USER +
Registre adresse (2) 1280 128
Adr case c
Table des pages + + Page 2 128
adresse table Page 4
Mémoire
+
(2)
Pour convertir une adresse paginée en adresse physique, deux accès en lecture à la mémoire centrale sont
nécessaires :
1 accès pour lire l’entrée de la table des pages
1 accès pour lire le mot cherché
Afin de réduire les couts d’accès, on utilise un cache associatif qui mémorise les couples les plus
récemment formés (p, c)
Table des pages
(P2, 128) O_USER
O_USER + 256
p d (128) Page 1
Page 3
d
128
Adr case
+ Page 2 128
Page 4
Mémoire
(2)
<p, adr case> (2, O_USER + 1280 )
SUCCES
SUCCES : pas d’accès à la table des pages : 1 accès mémoire

Table des pages
(P2, 128) O_USER
O_USER + 256
p d (128) Page 1
Page 3
d
O_USER +
Registre adresse (2) 1280 128
Adr case
Table des pages + + Page 2 128
adresse table Page 4
(2, O_USER + 1280 ) Mémoire

+
(2)
<p, adr case>

DEFAUT
DEFAUT : deux accès mémoire et mise à jour du cache

Table des pages
• Conversion d’une adresse logique en
Cache cpu
adresse physique : 2 accès mémoire
Une portion de Page 1 Page 1
cache du processeur : il contient les Page 3

instructions et données les plus Une portion de Page 2
récemment accédées en mémoire
centrale P1, O_User + 256
Page 2 128
P2, O_User + 1280
Page 4
Cache de la MMU : contient les
associations (N° page, case de la
Mémoire
mémoire physique) les plus
récemment formés

Caches du processeur et de la MMU
• L’utilisation de caches associatifs s’appuie sur les principes de localité
d’exécution d’un programme
– Localité temporelle : si le processeur accède à l’instant t à l’adresse

(p,d), la probabilité qu’il demande de nouveau accès à cette
adresse (p,d) à l’instant t’ très proche de t est grand
on enregistre le mot d’adresse (p,d) dans le cache du processeur
On mémorise l’association (p, c) dans le cache de la MMU avec c
la case contenant la page p
– Localité spatiale : si le processeur accède à l’instant t à l’adresse

(p,d), la probabilité qu’il demande accès à une adresse voisine
dans cette même page (p,d’) à l’instant t’ très proche de t est
grand
on enregistre le mot d’adresse (p,d) et des voisins dans le cache du
processeur
On mémorise l’association (p, c) dans le cache de la MMU avec c
la case contenant la page p

Table des pages
Cache cpu
Une portion de Page 1 Page 1
Page 3
p d Une portion de Page 2
P1, O_User + 256

Page 2 128
Oui (succès) P2, O_User + 1280
Le mot d’adresse (p, d) Page 4
est-il dans le cache CPU ?
0
Mémoire
Non (défaut)
Oui (succès)
L’association (p, c) Lire le mot (c,d) en MC
est elle dans le cache MMU ? Le copier dans le cache CPU avec ses voisins 1
Non (défaut)
2
Accéder à la table des pages du processus

Enregistrer l’association formée (p, c) dans le cache de la MMU

Protection et partage
2 processus
référencent
la même
page pour la
partager
Les champs de protection

attachés à chaque page
La table des cases synthétise
caractérisent les droits
l’occupation de la mémoire
d’accès (r, w, x)
centrale
Mémoire virtuelle

Mémoire virtuelle
Mémoire physique
Page 1 Page 3-1 Case 1

Page 4 Page 2
Page 1
Programme 1 Page 2 Page 3-2 Case 3

Page 3
Page 4 Page 2 Programme 2
Page 2-2 Case 5
Page 3
Programme 3 Page 2-1 Case 6
Espaces d'adressage Page 4-1 Case 7

des programmes
Mémoire virtuelle
• La capacité de la mémoire centrale est trop petite pour charger

l'ensemble des pages des programmes utilisateurs.
Ne charger que les pages utiles à un instant (principes de localité).

Mémoire physique
Page 1
Page 3-3 Case 1
Page 4 Page 2
Page 1
Page 3
Page 4-1 Case 7

Bit de validation
• Ne charger que les pages utiles à un instant
il faut pouvoir tester la présence d'une page en mémoire centrale
V N° de case physique
• Bit validation à vrai si la page

est présente en mémoire centrale

Bit de validation
V 2 I - V 5
V 4 I - V 6
I - V 3 V 1
V 7 Processus 2 I -
Processus 1 Processus 3 Mémoire physique

Page 1
Page 3-3 Case 1
Page 4 Page 2
Page 1
Page 3
Page 4-1 Case 7

Bit de validation et défaut de page
V 2 I - V 5
V 4 I - V 6
I - V 3 V 1
V 7 Processus 2 I -
Processus 1 Processus 3 Mémoire physique

Page 4 Page 2
Page 1-1 Case 2
Page 3
Page 1
Programme 1
Page 3
Processus 2 : accès à la page 2
DEFAUT DE PAGE
Page 2-3 Case 6
Programme 3
Page 4-1 Case 7

Bit de validation et défaut de page
• Ne charger que les pages utiles à un instant
il faut pouvoir tester la présence d'une page en mémoire centrale :

rôle du bit de validation
si un processus cherche à accéder à une page non présente en mémoire

centrale, il se produit un déroutement de défaut de page
• le système d'exploitation lance une entrée/sortie disque

pour charger la page en mémoire dans une case libre.
L’adresse de la page sur disque est stockée dans la table des pages.

Défaut de page
TP
Adresse logique
p d
Registre adresse 1. Déroutement

Table des pages E/S disque
adresse table
6 case libre
+
Adresse
I
page disque
Table des pages Table du disque
occupée
Défaut de page
TP
Adresse logique
p 4. Reprise
d
instruction
Registre adresse
Table des pages
adresse table
6 case libre
2 Chargement de la page
+
V 6
3. Mise à jour table des pages
Table des pages

occupée
Chargement des pages : à la demande
Pour i = 1 à 10 0 R1 1
Faire 1 R2 10
A(i) = 2; 2 comp R1, R2
B(i) = 5; 3 si R1 > R2 fin
i = i + 1; 4 A(R1) 2 Page 2 vecteur A
Fait 5 B(R1) 5
6 R1 R1 + 1
7 aller à 2
Page 1 code
Page 3 vecteur B
Page de 10 mots
3
2
Références aux pages : 11(112311)10 1
Joëlle Delacroix NFA003 43 accès

Chargement des pages : à la demande
Références aux pages : 11(112311)10
3
2
1
accès
Défaut de page
Chargement de P1 en MC
succès Le processus effectue

du chargement à la
Défaut de page demande : une page est
Défaut de page Chargement de P3 en MC
chargée lors du premier
Chargement de P2 en MC
accès du processeur à la
page

Chargement de page
• Lors d'un défaut de page, la page manquante est chargée dans une
case libre
la totalité des cases de la mémoire centrale peuvent être occupées
• le système d'exploitation utilise un algorithme pour choisir

une case à libérer
L’optimal est de retirer une page devenue inutile
- Au hasard
- FIFO (First In, First out)
- LRU (Least Recently Used) : moins récemment utilisée

Algorithmes de remplacement de page
• FIFO : la page la plus anciennement chargée est la page remplacée
Chaine de référence
7 0 1 2 0 3 0 4 2 3 0
7 7 7 2 2 2 2 4 4 4 0
0 0 0 0 3 3 3 2 2 2
1 1 1 1 0 0 0 3 3
D D D D D D D D D D
Facile mais peu pertinent

Algorithmes de remplacement de page
• LRU : la page la moins récemment accédée est la page remplacée
Chaine de référence
7 0 1 2 0 3 0 4 2 3 0
7 7 7 2 2 2 2 4 4 4 0
0 0 0 0 0 0 0 0 3 3
1 1 1 3 3 3 2 2 2
D D D D D D D D D
7 0 1
Pertinent, mais couteux
7 0 1 2 0

Algorithme de remplacement de page
A M V N° de case physique
• Bit modification à vrai si la page

a été modifiée en mémoire centrale
(page à sauvegarder si modifiée en MC)
• Champ Accès :
FIFO : date de chargement
LRU : date de dernier accès

Mémoire
Libération de page
TP
Adresse logique
p 4. Reprise
d
instruction
Ch
a rge
Registre adresse me
Table des pages nt
d
Recherche page à libérer

el
ap
Ec
ag
r
e
itu
adresse table
re
de
6
la
pa
ge
+
Adresse
I page disque
Adresse 10
V M 10
page disque
Table des pages Table du disque

Mise à jour table des pages
Exemple de Linux

La mémoire vue par Linux
• L'espace d'adressage d'un processus est composé de régions

– une région de code
– une région des variables initialisées
– une région des variables non initialisées
– une région pour les codes et données des bibliothèques
– une région pour la pile
• Une région est une zone contiguë de l'espace d'adressage traitée

comme un objet pouvant être partagé et protégé. Elle est caractérisée
par
– ses adresses de début et de fin
– les droits d'accès qui lui sont associés
– l'objet qui lui est associé
• Une région est divisée en pages (4 Ko)

La table des pages
• Une entrée de table des pages contient :
Present Accessed Dirty Read/write Case
• Chaque case est décrit par un descripteur :
Adresses case libre précédente et suivante
Nombre de processus se partageant la page
État de la page (verrouillée, accédée, …)
Champ dirty ( page modifiée)
Champ age

La table des pages
• Les champs Accessed et Age sont utilisés par le processus "Dérobeur

de Pages" pour choisir des victimes
– le dérobeur de pages est réveillé toutes les 10 secondes
– le dérobeur de pages libère des pages si le nombre de cases libres

est tombé en dessous d'un seuil minimal
– Une page est victime si elle a atteint un age donné (paramètre

système) sans être référencée.

La table des pages
• Les champs Accessed et Age sont utilisés par le processus "Dérobeur de Pages"
pour choisir des victimes.
• A chaque référence par le processus, l'age de la page devient égal à 0 et le bit
Accessed est mis à vrai
• A chacun de ses passages, le dérobeur de pages :
met à faux le bit Accessed si il est à vrai
incrémente l'age de la page
En mémoire Accessed Age
• Une page est victime si
Accès P v 0
Le bit Accessed est faux
Accès D F 1
l'age limite est atteint (ici par exemple 3)
Accès D F 2
Accès P v 0
Page référencée Accès D F 1
Accès P v 0
Accès D F 1
Page en MC 1 2 3 Page Accès D F 2
à transférer Accès D F 3
Page non référencée Transférée
E/S Page E/S
Hors MC
On considère trois processus PA, PB et PC qui disposent d’un espace d’adressage paginé,
respectivement composé de 4, 2 et 5 pages.
La mémoire centrale est composée de 15 cases numérotées de 1 à 15. Chaque case a une capacité de 512
octets. Lors d’un défaut de pages, la page manquante est chargée dans la case libre de plus petit
numéro.
A l’instant t, l’allocation des espaces d’adressage est la suivante :
Pour le processus PA, seules les pages P1, P2 et P3 sont chargées en mémoire centrale respectivement
dans les cases 5, 2 et 1 ;
Pour le processus PB, seule la page P1 est chargée en mémoire centrale dans la case 10 ;
Pour le processus PC, seules les pages P1, P2 et P5 sont chargées en mémoire centrale respectivement
dans les cases 4, 8 et 11.
Question 1
Représentez sur un schéma les structures de données (tables des pages et mémoire centrale)
correspondant à l’allocation décrite.
Question 2
Le processus PA accède à l’adresse linéaire 804 dans son espace d’adressage Donnez l’adresse paginée
puis l’adresse physique correspondante.
Le processus PB accède à l’adresse linéaire 804 dans son espace d’adressage Donnez l’adresse paginée
Le processus PC accède à l’adresse linéaire 2544 dans son espace d’adressage Donnez l’adresse paginée

537 e 07 Ce 544 Ab

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

537 e 07 Ce 544 Ab

Uploaded by

Copyright:

Available Formats

Gestion de la mémoire centrale

Allocation de la mémoire physique : la pagination

Joëlle Delacroix NFA003 1

CPU Mémoire centrale

ensemble linéaire de mots d'adresses physiques contigües

0 P1 : 100 ms calcul / 100 ms E/S

PCB P1 PCB P2 Élu

• Trois problèmes à résoudre vis-à-vis de la mémoire :

– Définir un espace d'adressage indépendant pour chaque

• L’espace d’adressage d’un processus correspond à l’ensemble

Joëlle Delacroix NFA003 4

Allocation de la mémoire physique : la pagination

Joëlle Delacroix NFA003 5

ensemble insécable de mots contigus

ensemble sécable de mots contigus

espace d'adressage linéaire

Joëlle Delacroix NFA003 6

• La mémoire est découpée en partitions de taille variable, c'est-à-dire

• La mémoire est formée d'un ensemble de zones libres et de zones

• Allouer un programme P de taille Taille(P) :

First Fit : la première zone qui convient

Joëlle Delacroix NFA003 7

Programme 2 Zone libre

Zone libre 100K Zone libre 100K

Zone libre Zone libre

Joëlle Delacroix NFA003 9

Zone libre 100K Programme 7

Zone libre Zone libre

Joëlle Delacroix NFA003 10

• Allocations et désallocations successives des programmes

• Le compactage consiste à déplacer les programmes en

• Le compactage est une opération très coûteuse. Elle

Joëlle Delacroix NFA003 12

Joëlle Delacroix NFA003 13

Editeur de liens Chargeur

Joëlle Delacroix NFA003 14

Adresse physique = (registre de base) + adresse logique

• Déplacer un programme : modifier la valeur du registre de base

• Nécessité d'une opération de compactage de la mémoire

• Exigence d'allouer le programme en une zone d'un seul

Diviser le programme en portions de taille fixe et

Joëlle Delacroix NFA003 18

• L‘espace d’adressage linéaire du programme est coupé en

• Chaque adresse devient une adresse paginée formée

Joëlle Delacroix NFA003 19

1048 1048 (Page 3, dep 24)

• L'espace d'adressage du programme est découpé en

• L'espace de la mémoire physique est lui-même découpé

• La taille d'une case est égale à la taille d'une page

• Charger un programme en mémoire centrale consiste à

Joëlle Delacroix NFA003 21

Page 4 Page 2 Case 6

Espace d'adressage Page 4 Case 7

Le processeur envoie des adresses

Il faut convertir l'adresse paginée en son équivalent adresse physique

Table des pages

Joëlle Delacroix NFA003 24

O_USER + 1280 + 128

Le MMU envoie des

Il faut convertir l'adresse paginée en son équivalent adresse physique

Joëlle Delacroix NFA003 25

1. Processus A actif 2. Processus A préempté

(128) O_USER + 256